【課題】微細化されたトランジスタのオン特性を向上させる。微細化されたトランジスタを歩留まりよく作製する。
【解決手段】一対の低抵抗領域及び該低抵抗領域に挟まれるチャネル形成領域を含む酸化物半導体層と、ゲート絶縁層を介してチャネル形成領域と重畳する第１のゲート電極層と、第１のゲート電極層のチャネル長方向の側面及びゲート絶縁層の上面と接し、一対の低抵抗領域と重畳する一対の第２のゲート電極層と、第２のゲート電極層上の、側端部を第２のゲート電極層の側端部と重畳する一対の側壁絶縁層と、を有する半導体装置を提供する。 （もっと読む）

【課題】簡略化された構成を有するトランジスタアレイを、簡易的に製造することが可能なトランジスタアレイの製造方法を提供することを主目的とする。
【解決手段】金属基板を用い、上記金属基板上に、絶縁性材料からなり、貫通孔を有する絶縁層を形成する絶縁層形成工程と、上記絶縁層上に、ドレイン電極が上記絶縁層に形成された貫通孔を介して上記金属基板に接続されるように薄膜トランジスタを形成する、薄膜トランジスタ形成工程と、上記金属基板をパターニングすることにより、上記金属基板を画素電極とする画素電極形成工程と、を有することを特徴とする、トランジスタアレイの製造方法を提供することにより、上記課題を解決する。 （もっと読む）

【課題】ゲート配線が保護膜に覆われた構造において、保護膜に発生するクラックがゲート配線に到達することを防止することにより、ゲート−エミッタ間のショート不良を防止する。
【解決手段】半導体素子の第１領域と接続される表面電極１７、および通路１２の少なくとも一部に、半導体素子の第２領域と接続される第１金属配線１８を形成する。その後、はんだ２９が実装されない通路１２ｂに形成する第１保護膜２５の高さが、はんだ２９が実装される通路１２ａに形成する第１保護膜２５の高さよりも高くなるように、注入器３２を用いて第１保護膜２５を通路１２に塗布する。続いて、表面電極１７および第１保護膜２５の上に金属層２７、２８を形成してはんだ２９が実装されない通路１２ｂに形成した第１保護膜２５が金属層２７、２８から露出するように、はんだ２９が実装されない通路１２ｂに形成した第１保護膜２５の一部および金属層２７、２８を切削する。 （もっと読む）

【課題】半導体装置の作製工程におけるプラズマダメージの影響を低減し、しきい値電圧
のばらつきの抑制された均一な表示特性の半導体装置を提供する。
【解決手段】トランジスタ上の平坦化層と、該平坦化層の上面もしくは下面に設けられる
と共に前記平坦化層からの水分や脱ガス成分の拡散を抑制するバリア層を備えた半導体装
置であって、これら平坦化層及びバリア層の位置関係を工夫することにより平坦化層に及
ぶプラズマダメージを低減する上で有効なデバイス構成を用いる。また、画素電極の構造
として新規な構造との組み合わせにより、輝度の向上等の効果をも付与する。 （もっと読む）

【課題】本発明は、表面平滑性に優れ、薄膜素子の特性劣化を抑制することが可能な薄膜素子用基板が得られる新規な薄膜素子用基板の製造方法を提供することを主目的とする。
【解決手段】本発明は、金属基材に薬液処理を施す金属基材表面処理工程と、上記金属基材上にポリイミド樹脂組成物を塗布して絶縁層を形成する絶縁層形成工程とを有し、上記絶縁層の表面粗さＲａが３０ｎｍ以下であることを特徴とする薄膜素子用基板の製造方法を提供することにより、上記目的を達成する。 （もっと読む）

【課題】 バリア膜形成による配線の抵抗値増大及びボイドの発生を防ぐことができる半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲットを提供すること。
【解決手段】 Ｓｉ酸化物を含む絶縁膜１にＣｕの配線が設けられている半導体装置であって、絶縁膜１に設けられた溝状の開口部１ａの内面に形成されたバリア膜４と、開口部１ａ内であってバリア膜４上に形成されたＣｕからなる配線本体２と、を備え、バリア膜４が、バリア膜４が、少なくとも絶縁膜１上に形成されたＢａ酸化物及びＳｒ酸化物の少なくとも一方を含有するＣｕ合金下地層を有し、該Ｃｕ合金下地層と絶縁膜１との界面にＢａＳｉ酸化物及びＳｒＳｉ酸化物の少なくとも一方が偏析している。 （もっと読む）

【課題】金属−絶縁体相転移材料として二酸化バナジウム（ＶＯ₂）を用いた機能要素の形成方法及びこれによって形成された機能要素、並びに機能デバイスの製造方法及びこれによって製造された機能デバイスを提供すること。
【解決手段】基板４０の面に、金属−絶縁体相転移材料１０としてＶＯ₂薄膜が形成されており、平行な２つの電極１５ａ、１５ｂがＶＯ₂薄膜の面に形成されている。両電極を結ぶ複数の機能要素としての金属配線２０ａ〜２０ｅは、レーザ光源３０からのレーザ３５がＶＯ₂薄膜に走査方向３７で走査され、レーザ３５によって照射されたＶＯ₂薄膜の部分が絶縁相から金属相に相転移して金属化されるにことよって形成される。金属配線が形成された領域の少なくとも一部にレーザを照射し、高温（例えば、１００℃）とした後、低温（例えば、室温）に冷却して絶縁体化させて、金属配線が形成された領域の少なくとも一部を消去することができる。 （もっと読む）

【課題】簡易に、動作中におけるＯＮ抵抗の経時変化を低減する半導体装置の製造方法を提供すること。
【解決手段】例えば、第２絶縁膜（層間絶縁膜３０）が形成された半導体基板１０をアニール炉に入れ６００℃以上のアニール処理を施した後、酸素ガスが含まれるガス雰囲気下で前記半導体基板を前記アニール炉から取り出す半導体装置の製造方法。 （もっと読む）

【課題】温度が上昇するほどキャリアの移動度を向上できる半導体装置を提供する。
【解決手段】半導体装置は、素子形成面が（１１０）面方位の半導体基板上にチャネル長方向が＜−１１０＞方向に沿って配置される第１絶縁ゲート型電界効果トランジスタｐＭＯＳ１と、前記半導体基板上にチャネル長方向が＜−１１０＞方向に沿って配置され、前記第１絶縁ゲート型電界効果トランジスタと前記チャネル長方向に隣接する第２絶縁ゲート型電界効果トランジスタｎＭＯＳ１と、前記第１，第２絶縁ゲート型電界効果トランジスタ上を覆うように設けられ、正の膨張係数を有し、前記第１，第２絶縁ゲート型電界効果トランジスタに、動作熱によりチャネル長方向に沿って圧縮応力を加えピエゾ材料を含む第１ライナー絶縁膜１１−１とを具備する。 （もっと読む）

【課題】窒化珪素膜でＣｕ配線を挟み込むことによりＣｕによりＴＦＴが汚染されるのを防ぐ。
【解決手段】結晶性半導体膜と、結晶性半導体膜上のゲート絶縁膜とゲート絶縁膜上のゲート電極と、結晶性半導体膜及びゲート電極上の第１の層間絶縁膜と、第１の層間絶縁膜に設けられた第１のコンタクト部を介して結晶性半導体膜に電気的に接続される第１の配線と、第１の層間絶縁膜及び第１の配線上の、第１の配線の一部を露出させた第２のコンタクト部が設けられた第１の窒化珪素膜及び第１の窒化珪素膜上の第２の層間絶縁膜と、第２のコンタクト部により露出させた第１の配線上に設けられたＣｕの拡散を防ぐバリア層と、第２のコンタクト部に設けられたバリア層上のＣｕでなる第２の配線と、第２の配線を被覆して設けられた第２の窒化珪素膜とを有する。 （もっと読む）

【課題】相変化メモリの記憶層を構成する相変化膜と層間絶縁膜との剥がれを防止すると共に、層間絶縁膜と相変化膜との間に介在する接着層の構成原子が相変化膜内に拡散して相変化膜の特性を変動させる不具合を防止する。
【解決手段】層間絶縁膜２０上には抵抗素子ＲＭ１、ＲＭ２が形成されている。抵抗素子ＲＭ１、ＲＭ２のそれぞれは、プラグ２３（下部電極）と、その上部に積層された接着層２４、記憶層２５および上部電極２６によって構成されている。接着層２４は、記憶層２５と層間絶縁膜２０との界面剥離を防止するために設けられているが、プラグ２３（下部電極）の上面には、接着層２４が設けられていない。 （もっと読む）

【課題】メタルキャップ層の製造工程におけるパーティクルの発生や組成比の変動を抑制させて、半導体装置の信頼性と生産性を向上させた半導体装置の製造装置に関するものである。
【解決手段】成膜チャンバ３３は、第１カソード４０ａと第２カソード４０ｂを備え、各カソード４０ａ，４０ｂに、それぞれＺｒを含む第１ターゲット４２ａと、ＢＮを主成分とする第２ターゲット４２ｂを搭載する。そして、成膜チャンバ３３は、各外部電源を駆動して第１ターゲット４２ａと第２ターゲット４２ｂとを同時にスパッタし、第１絶縁層の表面と第１配線の表面、又は、第２絶縁層の表面と第２配線の表面に、ＺｒＢＮを主成分とするメタルキャップ層を成膜させる。 （もっと読む）

【課題】ウェーハ外周部のスルーホールやトレンチ内における被覆性を向上できるマグネトロンスパッタ装置および半導体装置の製造方法を提供する。
【解決手段】サセプタ３に接続された高周波電源８と、スパッタ室２の外側であって、ターゲットの中心軸Ｃ１と同軸のプレート９と、中心軸を中心Ｃにプレートを回転させる回転移動手段と、プレートの一面においてＳ極端をターゲットに向けたＳ極マグネット１０Ｓと、プレートの一面においてＮ極端をターゲットに向けた第１及び第２のＮ極マグネット１０Ｎと、を備え、第１のＮ極マグネットと第２のＮ極マグネットとの磁束密度がＳ極マグネットの磁束密度より大きい。 （もっと読む）

本開示の一の実施例によると、回路素子用の保護膜を作製する方法は概して、基板表面を有する基板を供する工程、前記基板表面上に電気部品を作製する工程、並びに、前記基板表面及び電気部品を第1保護誘電膜でコーティングする工程を有する。前記第1保護誘電膜は概して、透湿性が0.01g/m²/日、吸湿率が0.04%未満、誘電率が10未満、誘電損失が0.005未満、絶縁破壊電圧強度が8×10⁶V/cmよりも大きく、シート抵抗が10¹⁵Ω-cmで、かつ欠陥密度が0.5/cm²未満である、水蒸気に溶けない材料で作られる。
（もっと読む）

少なくとも１つの基板貫通相互接続を形成する方法の一実施形態において、第１の表面２０２、及び反対側の第２の表面２０４を有する半導体基板２００を提供する。半導体基板に、少なくとも１つの開口２１０を、半導体基板内で第１の面から中間深さまで延在するように形成する。少なくとも１つの開口は、基部２１６によって部分的に画定される。基部上に、少なくとも１つの金属触媒ナノ粒子２２０を提供する。金属触媒ナノ粒子によって導電性材料２２２の堆積が促進される条件下で、少なくとも１つの開口内に導電性材料を堆積させる。半導体基板の材料を第２の面から除去することにより、少なくとも１つの開口を充填する導電性材料の一部を露出させることができる（図３Ｋ）。別の実施形態では、ナノ粒子を使用する代りに、導電性材料を、少なくとも１つの開口を部分的に画定する基部に選択的に堆積するように選択することができる。
（もっと読む）

【課題】ヒステリシスを有するＭＩＭ素子を配列した電子装置を、高い歩留まりで製造可能とする。
【解決手段】電子装置は、基板と、前記基板上に互いに平行に第1の方向に延在するように形成されたダミーパターンと、前記ダミーパターンの相対向する第1および第２の側壁面にそれぞれ形成された第1および第2の導電性側壁膜よりなり、各々前記第1の方向に延在する一対の下部電極パターンと、前記基板上に、前記ダミーパターンおよび前記一対の下部電極パターンを覆って形成された、金属酸化物よりなるヒステリシス膜と、前記ヒステリシス膜上に、前記第1の方向とは異なる第2の方向に延在するように形成された導電膜よりなる上部電極パターンと、よりなる。 （もっと読む）

【課題】ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できるようにする。
【解決手段】半導体装置の製造方法は、基板１０の上に窒化チタンを含む金属膜１２を形成する工程（ａ）と、金属膜１２の上に酸化膜１３を形成する工程（ｂ）と、酸化膜１３の上にレジストパターン１４を形成する工程（ｃ）と、レジストパターン１４をマスクとして金属膜１３を選択的にエッチングする工程（ｄ）と、工程（ｄ）よりも後に、レジストパターン１４を酸素プラズマにより除去する工程（ｅ）とを備えている。 （もっと読む）

【課題】導体材料がキャパシタ電極材料に到達するのを抑制可能な半導体装置及びその製造方法を提供すること。
【解決手段】本発明の第１の態様に係る半導体装置は、半導体基板と；前記半導体基板上に形成される下部電極と、前記下部電極上に形成される容量絶縁膜と、前記容量絶縁膜上に形成される上部電極より構成されるキャパシタと；前記上部電極及び下部電極上に形成されるコンタクトホールと；前記コンタクトホール内に形成される、酸素を含有したバリア層と；内面に前記バリア層が形成された前記コンタクトホールに充填される導体層とを備える。 （もっと読む）

【課題】アルミ又はアルミ合金等からなる配線層の熱応力に基づく問題を回避可能な方法を提供すること。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板上に配線層を形成する工程と；前記配線層をパターニングする工程と；前記配線層を保護絶縁膜で覆う工程とを含む。そして、前記配線層を形成する工程の後であって、前記配線層を前記保護絶縁膜で覆う工程の前に行われる必要な全ての熱処理工程を、前記配線層の塑性変形温度以下で行う。 （もっと読む）

【課題】 基板のエッジから膜剥がれが発生しても、膜剥がれの進行を止めることが可能な構造を持つ半導体装置を提供する。
【解決手段】 有効チップ１００を含む半導体基板１０１上に形成された層間絶縁膜１０２と、層間絶縁膜１０２の有効チップ１００上に形成された配線パターン１０３と、層間絶縁膜１０２の有効チップ１００上と半導体基板１０１のエッジ１０４上との間に形成され、層間絶縁膜１０２を、有効チップ１００を含む内周部分（Inside）と有効チップ１００を含まない外周部分（Outside）とに分離する少なくとも一本の溝パターン１０５と、溝パターン１０５内、及び配線パターン１０３内に形成された配線材１０６とを具備する。 （もっと読む）