半導体装置の製造方法
【課題】ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できるようにする。
【解決手段】半導体装置の製造方法は、基板１０の上に窒化チタンを含む金属膜１２を形成する工程（ａ）と、金属膜１２の上に酸化膜１３を形成する工程（ｂ）と、酸化膜１３の上にレジストパターン１４を形成する工程（ｃ）と、レジストパターン１４をマスクとして金属膜１３を選択的にエッチングする工程（ｄ）と、工程（ｄ）よりも後に、レジストパターン１４を酸素プラズマにより除去する工程（ｅ）とを備えている。
【解決手段】半導体装置の製造方法は、基板１０の上に窒化チタンを含む金属膜１２を形成する工程（ａ）と、金属膜１２の上に酸化膜１３を形成する工程（ｂ）と、酸化膜１３の上にレジストパターン１４を形成する工程（ｃ）と、レジストパターン１４をマスクとして金属膜１３を選択的にエッチングする工程（ｄ）と、工程（ｄ）よりも後に、レジストパターン１４を酸素プラズマにより除去する工程（ｅ）とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、窒化チタンを含む金属膜の加工工程を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
窒化チタン（ＴｉＮ）膜及びＴｉＮを含む積層膜は半導体装置を製造する際に、配線形成時のバリア膜、反射防止膜、局所配線又は電極材料等として幅広く用いられている。従って、ＴｉＮ膜等のパターニングは頻繁に行われ、半導体装置を製造する際の重要な工程である。ＴｉＮ膜のパターニングは、例えばまず、ＴｉＮ膜の上にレジストによるパターンを形成する。続いて、パターニングしたレジストをマスクとしてＴｉＮ膜をエッチングした後、レジストを除去する。
【０００３】
レジストの除去は、一般的に酸素プラズマを用いたアッシングにより行われる（例えば、特許文献１を参照。）。また、レジストによるパターンを形成する際にも酸素プラズマによるアッシングが行われる場合がある。例えば、ＤＲＡＭのメモリセルにおけるＭＩＭ（Metal Insulator Metal）構造キャパシタの下部電極を形成する場合には、ＴｉＮ膜の上にキャパシタホールを埋めるようにレジストを塗布した後、酸素プラズマを用いた全面エッチバックを行い不要なレジストを除去することによりパターニングする。
【特許文献１】特開２００３−００７６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来のＴｉＮ膜のパターニング工程には、以下ような問題があることを本願発明者らは見いだした。ＴｉＮ膜の上に形成したレジストは、安定して除去することができずレジスト残りが発生してしまう。
【０００５】
ＴｉＮ膜をエッチングした後にレジスト残りが発生した場合には、ＴｉＮ膜上に残存したレジストにより、その後の膜形成等に異常が生じる。また、レジストをパターニングする際にレジスト残りが発生した場合には、ＴｉＮ膜の除去が不完全となり短絡が生じたりする。従って、いずれの場合においても、半導体装置の信頼性が低下してしまい、特に半導体装置の微細化が進むとレジスト残りは大きな問題となる。
【０００６】
本願発明者らの知見によれば、ＴｉＮ膜上におけるレジスト残りは、次のような理由により発生する。レジストの除去のためのアッシング時間は、あらかじめ求めておいたレジストの処理速度を元に算出する。通常、レジスト除去速度は一定であり、再現性良くレジストを除去することが可能である。しかし、ＴｉＮ膜は、酸素ゲッタリング作用を有している。ＴｉＮ膜は、図４に示すように酸素と反応して、酸化チタン（ＴｉＯx）を形成する。このため、ＴｉＮ膜上のレジストを酸素プラズマにより除去する際に、ＴｉＮ膜の一部が露出すると酸素のラジカルの一部は、ＴｉＮ膜との表面反応に使用されてしまう。従って、レジスト除去に供される酸素ラジカルの濃度が低下してしまうので、レジスト除去速度が低下してレジスト残りが発生する。
【０００７】
レジスト残りの発生を防止するために、アッシング時間を長くすることが考えられるが、レジスト除去速度の低下はＴｉＮ膜の露出面積に依存するため、パターンの形状及び面積の違い等により、レジスト除去速度が変化する。また、同じパターンであってもＴｉＮ膜がどのように露出するかによって毎回レジスト除去速度が異なった値となるので、アッシング時間を決めることは困難である。また、アッシング時間を長くすると、ＴｉＮ膜へのダメージが生じる。さらに、ランニングコストを上昇させる原因となる。
【０００８】
ＴｉＮ膜の上に残存するアッシング残渣を除去する方法は、例えば特許文献１に酸素プラズマを用いてレジスト膜のアッシングをした後、アッシング残渣をプラズマ化したＨ2Ｏガスを用いて除去する方法が開示されている。しかし、ＴｉＮ膜の一部が露出した後にレジスト除去速度が低下すること及びこれによりレジスト残りが発生するという問題については認識されておらず、ＴｉＮ膜の上に残存するレジストを除去する方法については全く言及されていない。
【０００９】
本発明は前記従来の問題を解決し、ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明は半導体装置の製造方法を、窒化チタン膜とレジスト膜との間に酸化膜を形成する工程を備えている構成とする。
【００１１】
具体的に、本発明に係る半導体装置の製造方法は、基板の上に窒化チタンを含む金属膜を形成する工程（ａ）と、金属膜の上に酸化膜を形成する工程（ｂ）と、酸化膜の上にレジストパターンを形成する工程（ｃ）と、レジストパターンをマスクとして金属膜を選択的にエッチングする工程（ｄ）と、工程（ｄ）よりも後に、レジスト膜を酸素プラズマにより除去する工程（ｅ）とを備えていることを特徴とする。
【００１２】
本発明の半導体装置の製造方法によれば、金属膜の上に酸化膜を形成する工程と、酸化膜の上にレジスト膜を形成する工程とを備えているため、レジストを酸素プラズマを用いてパターニングする際又は除去する際に、窒化チタン膜が露出することがない。従って、窒化チタン膜による酸素ゲッタリング作用が生じることがないので、レジストの除去速度が低下することを抑えることができる。その結果、レジスト残りが発生することがない安定したレジスト除去を実現することが可能となる。
【００１３】
本発明の半導体装置の製造方法において、工程（ｂ）は金属膜の上に酸化膜を堆積する工程であることが好ましい。
【００１４】
この場合において、酸化膜は、酸化シリコン膜又は酸化チタン膜であることが好ましい。
【００１５】
本発明の半導体装置の製造方法において、工程（ｂ）において、金属膜の上部を酸化することにより酸化膜を形成することが好ましい。
【００１６】
この場合において、工程（ｂ）は、工程（ａ）において金属膜を形成した際の真空状態を維持したまま行っても、形成した金属膜を大気に暴露した後に行ってもよい。また、酸化膜は、酸化チタン膜であることが好ましい。
【００１７】
本発明の半導体装置の製造方法において金属膜は、窒化チタン膜又は窒化チタン膜を含む積層膜であることが好ましい。
【発明の効果】
【００１８】
本発明の半導体装置の製造方法によれば、ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の製造方法のうち、ＴｉＮを含む膜のパターニングに関する工程を順に示している。
【００２０】
本実施形態のＴｉＮを含む膜のパターニングに関する工程は、ＴｉＮ配線を形成する工程である。まず、図１（ａ）に示すように、シリコン等からなる基板１０の上に形成された絶縁膜１１の上に、厚さが１０ｎｍのＴｉ膜１２Ａ及び厚さが５０ｎｍのＴｉＮ膜１２Ｂをスパッタ法等を用いて順次堆積し、ＴｉＮを含む金属膜１２を形成する。
【００２１】
次に、図１（ｂ）に示すように、金属膜１２の上に厚さが５ｎｍの酸化シリコンからなる酸化膜１３を堆積する。酸化膜１３は、例えば、モノシラン（ＳｉＨ4）ガスと酸素ガスとを用いたプラズマ化学気相堆積（プラズマＣＶＤ）法により堆積すればよい。
【００２２】
次に、図１（ｃ）に示すように、フォトレジスト膜を塗布した後、露光及び現像を行うことによりレジストパターン１４を形成する。
【００２３】
次に、図１（ｄ）に示すように、レジストパターン１４をマスクとしてドライエッチ法により酸化膜１３及び金属膜１２をエッチングする。
【００２４】
次に、図１（ｅ）に示すように、レジストパターン１４を酸素プラズマを用いたアッシングにより除去する。
【００２５】
このように、ＴｉＮ膜１２Ｂとレジストパターン１４との間に酸化膜１３を形成することにより、レジストパターン１４をアッシングする際に酸素ラジカルのゲッタリングが生じることを防止できる。従って、ＴｉＮ膜１２Ｂの一部が露出した際に、レジストパターン１４の除去速度が低下することがなく、迅速で安定したレジスト除去工程が実現できる。
【００２６】
例えば、マイクロ波励起方式のアッシング装置を用い、圧力が２００Ｐａで、ソースパワーが１ｋＷで、酸素流量が毎分３Ｌの条件でアッシングを行った場合、酸化膜１３を形成する本実施形態の方法によれば、本条件下のレジスト除去速度から求めたジャストエッチング時間の１．５倍の時間でアッシングを行うことにより、レジストパターン１４を完全に除去できた。
【００２７】
一方、酸化膜を形成しない従来の方法においては、レジスト除去速度から求めたジャストエッチング時間の１．５倍の時間では、ＴｉＮ膜上のレジストパターンを完全に除去することができず、完全に除去するためにはジャストエッチング時間の３倍以上の時間を要した。
【００２８】
なお、酸化膜１３にＳｉＯ2膜を用いたが、ＴｉＮ膜による酸素ゲッタリング作用を防止できる酸化膜であればよく、ＳｉＯ2膜に代えて酸化チタン膜（ＴｉＯx）等を用いてもよい。ＴｉＯx膜を形成する場合には、例えばプラズマＰＶＤ(Physical Vapor Deposition)法により、原料ガスとしてチタンと窒素を使用して、アルゴン（Ａｒ）スパッタによりＴｉＮ膜４５ｎｍ堆積させる。その後、原料ガスとしてチタンと酸素を使用して、ＡｒスパッタによってＴｉＯx膜を５ｎｍ堆積すればよい。
【００２９】
また、ＴｉＮ膜の上部を酸化してＴｉＯx膜を形成してもよい。この場合には、例えばマイクロ波励起方式のアッシング装置を用いてＴｉＮ膜の上部を酸化すればよい。
【００３０】
レジストパターンの寸法規格はずれ等が発生した場合、レジストパターンを除去した後、再度レジスト膜の塗布及びパターニングを行い、その後金属膜のパターニングと、レジストパターンの除去を行う必要がある。このように、ＴｉＮ膜の上に酸化膜が形成されている場合には、レジストパターンの除去を２回繰り返したとしても、レジストパターンを除去する際に、ＴｉＮ膜が露出しないため、酸素ゲッタリング作用によるレジスト除去速度の低下は起こらず、安定したレジスト除去が可能となる。
【００３１】
図１において絶縁膜１１は基板１０と接して形成されているが、基板１０と絶縁膜１１との間に他の膜が形成されていても問題ない。
【００３２】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図２及び図３は第２の実施形態に係る半導体装置の製造方法のうち、ＴｉＮを含む金属膜のパターニングに関する工程を順に示している。本実施形態におけるＴｉＮを含む金属膜のパターニング工程は、円筒型ＭＩＭキャパシタの下部電極の形成工程である。
【００３３】
まず、図２（ａ）に示すように、基板（図示せず）の上に形成された絶縁膜２１を選択的にエッチングして、円筒形のキャパシタホール２１ａを形成する。本実施形態においてキャパシタホール２１ａの直径及び深さはそれぞれ１３０ｎｍ及び３００ｎｍとした。
【００３４】
次に、図２（ｂ）に示すように、キャパシタホール２１ａの底面及び側面を含む絶縁膜２１の上にＴｉＮからなる金属膜２２を形成する。
【００３５】
本実施形態においては、微細でかつアスペクト比が高いキャパシタホール２１ａの底面及び側面を覆うため、被覆性能が良好なテトラキスジメチルアミノチタン（ＴＤＭＡＴ）を用いた有機金属気相堆積（ＭＯＣＶＤ）法によりＴｉＮからなる金属膜２２を堆積した。この方法を用いた場合、堆積直後のＴｉＮ膜は炭素（Ｃ）を多く含み、抵抗が高い膜となっている。このため、ＴｉＮ膜を堆積した後、Ｈ2及びＮ2のプラズマに暴露することにより、膜中の炭素を除去して、抵抗の低いＴｉＮ膜に改質している。また、金属膜２２は１サイクルあたり５ｎｍ堆積し、５サイクル繰り返すことにより合計２５ｎｍ堆積している。
【００３６】
次に、図２（ｃ）に示すように、金属膜２２を酸素プラズマにより処理して、金属膜２２の上部にＴｉＯxからなる酸化膜２３を形成する。ここでは、金属膜２２を堆積した処理室においてそのまま続けて酸素プラズマ処理を行い、厚さが２ｎｍのＴｉＯx膜を形成している。
【００３７】
次に、図３（ａ）に示すように、フォトレジストを全面に塗布した後、酸素プラズマによる全面エッチバックを行い、キャパシタホール２１ａの内部を除いてフォトレジストを選択的に除去し、レジストパターン２４を形成する。フォトレジストの全面エッチバックは、例えば誘導結合方式の反応性イオンエッチング装置により、チャンバ内の圧力を５０Ｐａとし、ソースパワー及びバイアスパワーをそれぞれ２００Ｗ及び１００Ｗとし、酸素流量が毎分２００ｍＬの条件で行えばよい。
【００３８】
次に、図３（ｂ）に示すように、レジストパターン２４をマスクとして酸化膜２３及び金属膜２２をエッチングし、キャパシタホール２１ａ以外の部分に形成された酸化膜２３及び金属膜２２を除去する。続いて、キャパシタホール２１ａ内に形成したレジストパターン２４をアッシングにより除去する。この後、金属膜２２の上に形成された酸化膜２３を希フッ化水素酸を含んだ溶液で洗浄することにより除去する。
【００３９】
次に、図３（ｃ）に示すように、例えば酸化ハフニウムからなるキャパシタ絶縁膜２５及びＴｉＮ膜からなる上部電極膜２６順次堆積し、堆積したキャパシタ絶縁膜２５及び上部電極膜２６のパターニングを行う。
【００４０】
本実施形態の半導体装置の製造方法は、ＴｉＮからなる金属膜の上に酸化膜が形成されているため、レジストパターンを形成する際及びレジストパターンを除去する際に、ＴｉＮ膜が露出しない。従って、酸素ゲッタリング作用によるレジスト除去速度の低下が生じず、安定した基板表面のレジスト除去とキャパシタホール内のレジスト残膜制御が可能となる。
【００４１】
酸化膜２３を形成した場合には、エッチバック時間をアッシング条件から算出したジャストエッチング時間の１．３倍の時間とすることによりキャパシタホール２１ａ内を除く部分からレジストを完全に除去することができ、キャパシタホール２１ａ内のレジスト残膜もターゲットに対し５％以内の制御性が得られた。
【００４２】
一方、酸化膜を形成しない従来の方法においては、エッチバック時間をレジスト除去速度から求めたジャストエッチング時間の１．３倍の時間とした場合には、ＴｉＮ膜の上にレジストが残存し、完全に除去するためには３倍以上の時間を必要とした。また、キャパシタホール内のレジスト残膜もターゲットに対して２０％以上のばらつきが見られた。
【００４３】
本実施形態においては、酸化膜２３をＴｉＮからなる金属膜２２をプラズマ処理することにより形成したが、ＳｉＯ2膜又はＴｉＯx膜等を堆積して形成してもよい。但し、本実施形態のようにアスペクト比が高いキャパシタホールの内部に酸化膜を形成する場合には、プラズマ処理により金属膜を酸化して酸化膜を形成することにより以下のような効果が得られる。
【００４４】
まず、新たに酸化膜等を堆積させるよりも、既に堆積した金属膜を酸化する方が金属膜上への酸化膜の被覆性が向上する。また、金属膜２２を酸化して酸化膜２３を形成した場合には、金属膜２２の膜厚が酸化膜２３を形成した分だけ薄くなる。このため、キャパシタ絶縁膜の厚さをその分厚くすることが可能となり、キャパシタ容量を増加させることができる。
【００４５】
本実施形態においては、金属膜を形成した後、大気に暴露することなく同一のチャンバ内で続けて金属膜表面の酸化を行ったが、金属膜を形成した基板を一旦取り出し、アッシング装置に入れ替えて金属膜表面の酸化を行ってもよい。
【００４６】
金属膜が、Ｔｉ膜とＴｉＮ膜との積層膜及びＴｉＮの例を示したが、ＴｉＮを含み酸素ゲッタリング作用が生じる膜であればどのような膜においても安定したレジストの除去が実現できる。また、金属膜をＰＶＤ法及びＭＯＣＶＤ法を用いて形成する例を示したが、四塩化チタンを用いた熱ＣＶＤ法等を用いて形成してもよい。また、同様の酸素ゲッタリング作用が生じるＴｉＮ膜が形成されている場合には、酸素ゲッタリング作用を防止しレジスト残りを防止する効果が得られる。
【００４７】
ＴｉＮ膜とレジストとの間に形成する酸化膜は、ＣＶＤ法又はスパッタ法等により堆積した膜であっても、プラズマ酸化法等により金属膜の表面を酸化して形成した膜であってもよい。また、酸化膜の厚さが２ｎｍの場合及び５ｎｍの場合を例として示したが、形成する半導体装置の構造に応じて適宜決定すればよい。但し、酸素ゲッタリング作用の防止という観点からは酸化膜の厚さは１ｎｍ以上とすることが好ましい。
【００４８】
また、レジストを除去するための酸素プラズマを、マイクロ波励起方式及び誘導結合方式により発生させる例を示したが、他のプラズマ生成方式であっても何ら問題はない。
【産業上の利用可能性】
【００４９】
本発明に係る半導体装置の製造方法は、ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現でき、半導体装置の製造方法、特に、窒化チタンを含む金属膜の加工工程を備えた半導体装置の製造方法等として有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法における窒化チタンを含む金属膜の加工工程を工程順に示す断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の製造方法における窒化チタンを含む金属膜の加工工程を工程順に示す断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の製造方法における窒化チタンを含む金属膜の加工工程を工程順に示す断面図である。
【図４】窒化チタン膜による酸素ゲッタリング作用を示す図である。
【符号の説明】
【００５１】
１０ 基板
１１ 絶縁膜
１２ 金属膜
１２Ａ Ｔｉ膜
１２Ｂ ＴｉＮ膜
１３ 酸化膜
１４ レジストパターン
２１ 絶縁膜
２１ａ キャパシタホール
２２ 金属膜
２３ 酸化膜
２４ レジストパターン
２５ キャパシタ絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、窒化チタンを含む金属膜の加工工程を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
窒化チタン（ＴｉＮ）膜及びＴｉＮを含む積層膜は半導体装置を製造する際に、配線形成時のバリア膜、反射防止膜、局所配線又は電極材料等として幅広く用いられている。従って、ＴｉＮ膜等のパターニングは頻繁に行われ、半導体装置を製造する際の重要な工程である。ＴｉＮ膜のパターニングは、例えばまず、ＴｉＮ膜の上にレジストによるパターンを形成する。続いて、パターニングしたレジストをマスクとしてＴｉＮ膜をエッチングした後、レジストを除去する。
【０００３】
レジストの除去は、一般的に酸素プラズマを用いたアッシングにより行われる（例えば、特許文献１を参照。）。また、レジストによるパターンを形成する際にも酸素プラズマによるアッシングが行われる場合がある。例えば、ＤＲＡＭのメモリセルにおけるＭＩＭ（Metal Insulator Metal）構造キャパシタの下部電極を形成する場合には、ＴｉＮ膜の上にキャパシタホールを埋めるようにレジストを塗布した後、酸素プラズマを用いた全面エッチバックを行い不要なレジストを除去することによりパターニングする。
【特許文献１】特開２００３−００７６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来のＴｉＮ膜のパターニング工程には、以下ような問題があることを本願発明者らは見いだした。ＴｉＮ膜の上に形成したレジストは、安定して除去することができずレジスト残りが発生してしまう。
【０００５】
ＴｉＮ膜をエッチングした後にレジスト残りが発生した場合には、ＴｉＮ膜上に残存したレジストにより、その後の膜形成等に異常が生じる。また、レジストをパターニングする際にレジスト残りが発生した場合には、ＴｉＮ膜の除去が不完全となり短絡が生じたりする。従って、いずれの場合においても、半導体装置の信頼性が低下してしまい、特に半導体装置の微細化が進むとレジスト残りは大きな問題となる。
【０００６】
本願発明者らの知見によれば、ＴｉＮ膜上におけるレジスト残りは、次のような理由により発生する。レジストの除去のためのアッシング時間は、あらかじめ求めておいたレジストの処理速度を元に算出する。通常、レジスト除去速度は一定であり、再現性良くレジストを除去することが可能である。しかし、ＴｉＮ膜は、酸素ゲッタリング作用を有している。ＴｉＮ膜は、図４に示すように酸素と反応して、酸化チタン（ＴｉＯx）を形成する。このため、ＴｉＮ膜上のレジストを酸素プラズマにより除去する際に、ＴｉＮ膜の一部が露出すると酸素のラジカルの一部は、ＴｉＮ膜との表面反応に使用されてしまう。従って、レジスト除去に供される酸素ラジカルの濃度が低下してしまうので、レジスト除去速度が低下してレジスト残りが発生する。
【０００７】
レジスト残りの発生を防止するために、アッシング時間を長くすることが考えられるが、レジスト除去速度の低下はＴｉＮ膜の露出面積に依存するため、パターンの形状及び面積の違い等により、レジスト除去速度が変化する。また、同じパターンであってもＴｉＮ膜がどのように露出するかによって毎回レジスト除去速度が異なった値となるので、アッシング時間を決めることは困難である。また、アッシング時間を長くすると、ＴｉＮ膜へのダメージが生じる。さらに、ランニングコストを上昇させる原因となる。
【０００８】
ＴｉＮ膜の上に残存するアッシング残渣を除去する方法は、例えば特許文献１に酸素プラズマを用いてレジスト膜のアッシングをした後、アッシング残渣をプラズマ化したＨ2Ｏガスを用いて除去する方法が開示されている。しかし、ＴｉＮ膜の一部が露出した後にレジスト除去速度が低下すること及びこれによりレジスト残りが発生するという問題については認識されておらず、ＴｉＮ膜の上に残存するレジストを除去する方法については全く言及されていない。
【０００９】
本発明は前記従来の問題を解決し、ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明は半導体装置の製造方法を、窒化チタン膜とレジスト膜との間に酸化膜を形成する工程を備えている構成とする。
【００１１】
具体的に、本発明に係る半導体装置の製造方法は、基板の上に窒化チタンを含む金属膜を形成する工程（ａ）と、金属膜の上に酸化膜を形成する工程（ｂ）と、酸化膜の上にレジストパターンを形成する工程（ｃ）と、レジストパターンをマスクとして金属膜を選択的にエッチングする工程（ｄ）と、工程（ｄ）よりも後に、レジスト膜を酸素プラズマにより除去する工程（ｅ）とを備えていることを特徴とする。
【００１２】
本発明の半導体装置の製造方法によれば、金属膜の上に酸化膜を形成する工程と、酸化膜の上にレジスト膜を形成する工程とを備えているため、レジストを酸素プラズマを用いてパターニングする際又は除去する際に、窒化チタン膜が露出することがない。従って、窒化チタン膜による酸素ゲッタリング作用が生じることがないので、レジストの除去速度が低下することを抑えることができる。その結果、レジスト残りが発生することがない安定したレジスト除去を実現することが可能となる。
【００１３】
本発明の半導体装置の製造方法において、工程（ｂ）は金属膜の上に酸化膜を堆積する工程であることが好ましい。
【００１４】
この場合において、酸化膜は、酸化シリコン膜又は酸化チタン膜であることが好ましい。
【００１５】
本発明の半導体装置の製造方法において、工程（ｂ）において、金属膜の上部を酸化することにより酸化膜を形成することが好ましい。
【００１６】
この場合において、工程（ｂ）は、工程（ａ）において金属膜を形成した際の真空状態を維持したまま行っても、形成した金属膜を大気に暴露した後に行ってもよい。また、酸化膜は、酸化チタン膜であることが好ましい。
【００１７】
本発明の半導体装置の製造方法において金属膜は、窒化チタン膜又は窒化チタン膜を含む積層膜であることが好ましい。
【発明の効果】
【００１８】
本発明の半導体装置の製造方法によれば、ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の製造方法のうち、ＴｉＮを含む膜のパターニングに関する工程を順に示している。
【００２０】
本実施形態のＴｉＮを含む膜のパターニングに関する工程は、ＴｉＮ配線を形成する工程である。まず、図１（ａ）に示すように、シリコン等からなる基板１０の上に形成された絶縁膜１１の上に、厚さが１０ｎｍのＴｉ膜１２Ａ及び厚さが５０ｎｍのＴｉＮ膜１２Ｂをスパッタ法等を用いて順次堆積し、ＴｉＮを含む金属膜１２を形成する。
【００２１】
次に、図１（ｂ）に示すように、金属膜１２の上に厚さが５ｎｍの酸化シリコンからなる酸化膜１３を堆積する。酸化膜１３は、例えば、モノシラン（ＳｉＨ4）ガスと酸素ガスとを用いたプラズマ化学気相堆積（プラズマＣＶＤ）法により堆積すればよい。
【００２２】
次に、図１（ｃ）に示すように、フォトレジスト膜を塗布した後、露光及び現像を行うことによりレジストパターン１４を形成する。
【００２３】
次に、図１（ｄ）に示すように、レジストパターン１４をマスクとしてドライエッチ法により酸化膜１３及び金属膜１２をエッチングする。
【００２４】
次に、図１（ｅ）に示すように、レジストパターン１４を酸素プラズマを用いたアッシングにより除去する。
【００２５】
このように、ＴｉＮ膜１２Ｂとレジストパターン１４との間に酸化膜１３を形成することにより、レジストパターン１４をアッシングする際に酸素ラジカルのゲッタリングが生じることを防止できる。従って、ＴｉＮ膜１２Ｂの一部が露出した際に、レジストパターン１４の除去速度が低下することがなく、迅速で安定したレジスト除去工程が実現できる。
【００２６】
例えば、マイクロ波励起方式のアッシング装置を用い、圧力が２００Ｐａで、ソースパワーが１ｋＷで、酸素流量が毎分３Ｌの条件でアッシングを行った場合、酸化膜１３を形成する本実施形態の方法によれば、本条件下のレジスト除去速度から求めたジャストエッチング時間の１．５倍の時間でアッシングを行うことにより、レジストパターン１４を完全に除去できた。
【００２７】
一方、酸化膜を形成しない従来の方法においては、レジスト除去速度から求めたジャストエッチング時間の１．５倍の時間では、ＴｉＮ膜上のレジストパターンを完全に除去することができず、完全に除去するためにはジャストエッチング時間の３倍以上の時間を要した。
【００２８】
なお、酸化膜１３にＳｉＯ2膜を用いたが、ＴｉＮ膜による酸素ゲッタリング作用を防止できる酸化膜であればよく、ＳｉＯ2膜に代えて酸化チタン膜（ＴｉＯx）等を用いてもよい。ＴｉＯx膜を形成する場合には、例えばプラズマＰＶＤ(Physical Vapor Deposition)法により、原料ガスとしてチタンと窒素を使用して、アルゴン（Ａｒ）スパッタによりＴｉＮ膜４５ｎｍ堆積させる。その後、原料ガスとしてチタンと酸素を使用して、ＡｒスパッタによってＴｉＯx膜を５ｎｍ堆積すればよい。
【００２９】
また、ＴｉＮ膜の上部を酸化してＴｉＯx膜を形成してもよい。この場合には、例えばマイクロ波励起方式のアッシング装置を用いてＴｉＮ膜の上部を酸化すればよい。
【００３０】
レジストパターンの寸法規格はずれ等が発生した場合、レジストパターンを除去した後、再度レジスト膜の塗布及びパターニングを行い、その後金属膜のパターニングと、レジストパターンの除去を行う必要がある。このように、ＴｉＮ膜の上に酸化膜が形成されている場合には、レジストパターンの除去を２回繰り返したとしても、レジストパターンを除去する際に、ＴｉＮ膜が露出しないため、酸素ゲッタリング作用によるレジスト除去速度の低下は起こらず、安定したレジスト除去が可能となる。
【００３１】
図１において絶縁膜１１は基板１０と接して形成されているが、基板１０と絶縁膜１１との間に他の膜が形成されていても問題ない。
【００３２】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図２及び図３は第２の実施形態に係る半導体装置の製造方法のうち、ＴｉＮを含む金属膜のパターニングに関する工程を順に示している。本実施形態におけるＴｉＮを含む金属膜のパターニング工程は、円筒型ＭＩＭキャパシタの下部電極の形成工程である。
【００３３】
まず、図２（ａ）に示すように、基板（図示せず）の上に形成された絶縁膜２１を選択的にエッチングして、円筒形のキャパシタホール２１ａを形成する。本実施形態においてキャパシタホール２１ａの直径及び深さはそれぞれ１３０ｎｍ及び３００ｎｍとした。
【００３４】
次に、図２（ｂ）に示すように、キャパシタホール２１ａの底面及び側面を含む絶縁膜２１の上にＴｉＮからなる金属膜２２を形成する。
【００３５】
本実施形態においては、微細でかつアスペクト比が高いキャパシタホール２１ａの底面及び側面を覆うため、被覆性能が良好なテトラキスジメチルアミノチタン（ＴＤＭＡＴ）を用いた有機金属気相堆積（ＭＯＣＶＤ）法によりＴｉＮからなる金属膜２２を堆積した。この方法を用いた場合、堆積直後のＴｉＮ膜は炭素（Ｃ）を多く含み、抵抗が高い膜となっている。このため、ＴｉＮ膜を堆積した後、Ｈ2及びＮ2のプラズマに暴露することにより、膜中の炭素を除去して、抵抗の低いＴｉＮ膜に改質している。また、金属膜２２は１サイクルあたり５ｎｍ堆積し、５サイクル繰り返すことにより合計２５ｎｍ堆積している。
【００３６】
次に、図２（ｃ）に示すように、金属膜２２を酸素プラズマにより処理して、金属膜２２の上部にＴｉＯxからなる酸化膜２３を形成する。ここでは、金属膜２２を堆積した処理室においてそのまま続けて酸素プラズマ処理を行い、厚さが２ｎｍのＴｉＯx膜を形成している。
【００３７】
次に、図３（ａ）に示すように、フォトレジストを全面に塗布した後、酸素プラズマによる全面エッチバックを行い、キャパシタホール２１ａの内部を除いてフォトレジストを選択的に除去し、レジストパターン２４を形成する。フォトレジストの全面エッチバックは、例えば誘導結合方式の反応性イオンエッチング装置により、チャンバ内の圧力を５０Ｐａとし、ソースパワー及びバイアスパワーをそれぞれ２００Ｗ及び１００Ｗとし、酸素流量が毎分２００ｍＬの条件で行えばよい。
【００３８】
次に、図３（ｂ）に示すように、レジストパターン２４をマスクとして酸化膜２３及び金属膜２２をエッチングし、キャパシタホール２１ａ以外の部分に形成された酸化膜２３及び金属膜２２を除去する。続いて、キャパシタホール２１ａ内に形成したレジストパターン２４をアッシングにより除去する。この後、金属膜２２の上に形成された酸化膜２３を希フッ化水素酸を含んだ溶液で洗浄することにより除去する。
【００３９】
次に、図３（ｃ）に示すように、例えば酸化ハフニウムからなるキャパシタ絶縁膜２５及びＴｉＮ膜からなる上部電極膜２６順次堆積し、堆積したキャパシタ絶縁膜２５及び上部電極膜２６のパターニングを行う。
【００４０】
本実施形態の半導体装置の製造方法は、ＴｉＮからなる金属膜の上に酸化膜が形成されているため、レジストパターンを形成する際及びレジストパターンを除去する際に、ＴｉＮ膜が露出しない。従って、酸素ゲッタリング作用によるレジスト除去速度の低下が生じず、安定した基板表面のレジスト除去とキャパシタホール内のレジスト残膜制御が可能となる。
【００４１】
酸化膜２３を形成した場合には、エッチバック時間をアッシング条件から算出したジャストエッチング時間の１．３倍の時間とすることによりキャパシタホール２１ａ内を除く部分からレジストを完全に除去することができ、キャパシタホール２１ａ内のレジスト残膜もターゲットに対し５％以内の制御性が得られた。
【００４２】
一方、酸化膜を形成しない従来の方法においては、エッチバック時間をレジスト除去速度から求めたジャストエッチング時間の１．３倍の時間とした場合には、ＴｉＮ膜の上にレジストが残存し、完全に除去するためには３倍以上の時間を必要とした。また、キャパシタホール内のレジスト残膜もターゲットに対して２０％以上のばらつきが見られた。
【００４３】
本実施形態においては、酸化膜２３をＴｉＮからなる金属膜２２をプラズマ処理することにより形成したが、ＳｉＯ2膜又はＴｉＯx膜等を堆積して形成してもよい。但し、本実施形態のようにアスペクト比が高いキャパシタホールの内部に酸化膜を形成する場合には、プラズマ処理により金属膜を酸化して酸化膜を形成することにより以下のような効果が得られる。
【００４４】
まず、新たに酸化膜等を堆積させるよりも、既に堆積した金属膜を酸化する方が金属膜上への酸化膜の被覆性が向上する。また、金属膜２２を酸化して酸化膜２３を形成した場合には、金属膜２２の膜厚が酸化膜２３を形成した分だけ薄くなる。このため、キャパシタ絶縁膜の厚さをその分厚くすることが可能となり、キャパシタ容量を増加させることができる。
【００４５】
本実施形態においては、金属膜を形成した後、大気に暴露することなく同一のチャンバ内で続けて金属膜表面の酸化を行ったが、金属膜を形成した基板を一旦取り出し、アッシング装置に入れ替えて金属膜表面の酸化を行ってもよい。
【００４６】
金属膜が、Ｔｉ膜とＴｉＮ膜との積層膜及びＴｉＮの例を示したが、ＴｉＮを含み酸素ゲッタリング作用が生じる膜であればどのような膜においても安定したレジストの除去が実現できる。また、金属膜をＰＶＤ法及びＭＯＣＶＤ法を用いて形成する例を示したが、四塩化チタンを用いた熱ＣＶＤ法等を用いて形成してもよい。また、同様の酸素ゲッタリング作用が生じるＴｉＮ膜が形成されている場合には、酸素ゲッタリング作用を防止しレジスト残りを防止する効果が得られる。
【００４７】
ＴｉＮ膜とレジストとの間に形成する酸化膜は、ＣＶＤ法又はスパッタ法等により堆積した膜であっても、プラズマ酸化法等により金属膜の表面を酸化して形成した膜であってもよい。また、酸化膜の厚さが２ｎｍの場合及び５ｎｍの場合を例として示したが、形成する半導体装置の構造に応じて適宜決定すればよい。但し、酸素ゲッタリング作用の防止という観点からは酸化膜の厚さは１ｎｍ以上とすることが好ましい。
【００４８】
また、レジストを除去するための酸素プラズマを、マイクロ波励起方式及び誘導結合方式により発生させる例を示したが、他のプラズマ生成方式であっても何ら問題はない。
【産業上の利用可能性】
【００４９】
本発明に係る半導体装置の製造方法は、ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現でき、半導体装置の製造方法、特に、窒化チタンを含む金属膜の加工工程を備えた半導体装置の製造方法等として有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法における窒化チタンを含む金属膜の加工工程を工程順に示す断面図である。
【図２】本発明の第２の実施形態に係る半導体装置の製造方法における窒化チタンを含む金属膜の加工工程を工程順に示す断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の製造方法における窒化チタンを含む金属膜の加工工程を工程順に示す断面図である。
【図４】窒化チタン膜による酸素ゲッタリング作用を示す図である。
【符号の説明】
【００５１】
１０ 基板
１１ 絶縁膜
１２ 金属膜
１２Ａ Ｔｉ膜
１２Ｂ ＴｉＮ膜
１３ 酸化膜
１４ レジストパターン
２１ 絶縁膜
２１ａ キャパシタホール
２２ 金属膜
２３ 酸化膜
２４ レジストパターン
２５ キャパシタ絶縁膜
【特許請求の範囲】
【請求項１】
基板の上に窒化チタンを含む金属膜を形成する工程（ａ）と、
前記金属膜の上に酸化膜を形成する工程（ｂ）と、
前記酸化膜の上にレジストパターンを形成する工程（ｃ）と、
前記レジストパターンをマスクとして前記金属膜を選択的にエッチングする工程（ｄ）と、
前記工程（ｄ）よりも後に、前記レジストパターンを酸素プラズマにより除去する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｂ）は、前記金属膜の上に酸化膜を堆積する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸化膜は、酸化シリコン膜又は酸化チタン膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｂ）は、前記金属膜の上部を酸化する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｂ）は、前記工程（ａ）において金属膜を形成した際の真空状態を維持したまま行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｂ）は、前記工程（ａ）において形成した金属膜を大気に暴露した後に行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記酸化膜は、酸化チタン膜であることを特徴とする請求項４から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記金属膜は、窒化チタン膜又は窒化チタン膜を含む積層膜であることを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｃ）は、前記金属膜の上にレジストを塗布した後、塗布したレジストの不要な部分を酸素プラズマによりエッチバックする工程であることを特徴とする請求項１から８のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
基板の上に窒化チタンを含む金属膜を形成する工程（ａ）と、
前記金属膜の上に酸化膜を形成する工程（ｂ）と、
前記酸化膜の上にレジストパターンを形成する工程（ｃ）と、
前記レジストパターンをマスクとして前記金属膜を選択的にエッチングする工程（ｄ）と、
前記工程（ｄ）よりも後に、前記レジストパターンを酸素プラズマにより除去する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｂ）は、前記金属膜の上に酸化膜を堆積する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記酸化膜は、酸化シリコン膜又は酸化チタン膜であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｂ）は、前記金属膜の上部を酸化する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｂ）は、前記工程（ａ）において金属膜を形成した際の真空状態を維持したまま行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記工程（ｂ）は、前記工程（ａ）において形成した金属膜を大気に暴露した後に行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記酸化膜は、酸化チタン膜であることを特徴とする請求項４から６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記金属膜は、窒化チタン膜又は窒化チタン膜を含む積層膜であることを特徴とする請求項１から７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｃ）は、前記金属膜の上にレジストを塗布した後、塗布したレジストの不要な部分を酸素プラズマによりエッチバックする工程であることを特徴とする請求項１から８のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−１２４３９１（Ｐ２００８−１２４３９１Ａ）
【公開日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願番号】特願２００６−３０９３０５（Ｐ２００６−３０９３０５）
【出願日】平成１８年１１月１５日（２００６．１１．１５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２０年５月２９日（２００８．５．２９）
【国際特許分類】
【出願日】平成１８年１１月１５日（２００６．１１．１５）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]