【課題】キャパシタを備えた半導体装置とその製造方法において、キャパシタの品質を向上させること。
【解決手段】第１の導電膜１９、誘電体膜２０、及び第２の導電膜２１をこの順に形成する工程と、第２の導電膜２１をパターニングして、複数の上部電極２１ａを形成する工程と、レジストパターン２７の側面２７ｂが後退するエッチング条件を用いて、該レジストパターン２７をマスクにしながら誘電体膜２０をエッチングし、キャパシタ誘電体膜２０ａを形成する工程と、第１の導電膜１９をパターニングして下部電極１９ａを形成する工程と、上部電極１９ａの上の層間絶縁膜３３にホール３３ａを形成する工程と、ホール３３ａに導体プラグ３７を埋め込む工程とを有し、端部の上部電極２１ａ上のホール３７の形成予定領域が、側面２７ｂが後退した後のレジストパターン２７により覆われる半導体装置の製造方法による。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備えた保護回路等が必要となる。
【解決手段】ゲート電極１５を被覆するゲート絶縁層３７と、ゲート絶縁層３７上においてゲート電極１５と端部が重畳し、第２酸化物半導体層４０と導電層４１が積層された一対の第１配線層３８及び第２配線層３９と、少なくともゲート電極１５と重畳しゲート絶縁層３７及び該第１配線層３８及び該第２配線層３９における導電層４１の側面部及び上面部の一部と第２酸化物半導体層４０の側面部と接する第１酸化物半導体層３６とを有する非線形素子３０ａを用いて保護回路を構成する。
ゲート絶縁層３７上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子３０ａの特性を向上させることができる。 （もっと読む）

【課題】ダマシン法による配線パターン形成の際、低誘電率膜を層間絶縁膜に使った場合においてもビアホールや配線溝の側壁面における損傷や変形の発生を抑制し、同時に、下側配線パターンと上側配線パターンとのコンタクト抵抗を低減する半導体装置の提供。
【解決手段】活性素子を有する基板と、前記基板上において前記活性素子を覆う第１の層間絶縁膜と、前記第１の層間絶縁膜中に埋設された第１の配線層４３Ｃｕと、前記第１の層間絶縁膜上に形成された第２の層間絶縁膜５２と、前記第２の層間絶縁膜中に埋設された第２の配線層と、を備え、前記第２の配線層は配線パターンと、前記配線パターンから延在し前記第１の配線層を構成する導体パターンの表面と直接に接触するビアプラグ５０Ｖとを有し、前記配線パターンの底面および側壁面、および前記ビアプラグの側壁面は拡散バリア膜４９Ａ，４９Ｂにより覆われることを特徴とする半導体装置。 （もっと読む）

【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１と、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に第１の保護膜７０を形成する工程と、第１の保護膜７０に、上部電極６３に達する第１の開口７０ａを形成する工程と、第１の開口７０ａを形成した後に、第１の保護膜７０及び第１の開口７０ａから露出する上部電極６３の上方に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、第１の開口７０ａの内側で上部電極６３に達する第１のホール７１ａを形成する工程と、第１のホール７１ａに第１の導体プラグ７７ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】電極上に膜（水素バリア膜、バリアメタル）が形成される場合に、電極上での膜のカバレッジ不良の発生を防止することができる、半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１では、強誘電体膜１３上に、強誘電体膜１３に接する電極下層１５とこの電極下層１５上に積層される電極上層１６との積層構造を有する上部電極１４が積層されている。そして、電極上層１６の上面は、平坦化により、強誘電体膜１３の表面モホロジーと無関係な平坦面となっている。したがって、電極上層１６上で水素バリア膜１７およびバリアメタル２８をほぼ均一な厚さに形成することができ、上部電極１４上での膜のカバレッジ不良の発生を防止することができる。 （もっと読む）

【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、上部電極６３に達するホール５９ａを形成する工程と、ホール５９ａの内面、及びホール５９ａから露出する上部電極６３の表面に第１のバリア膜６７を形成する工程と、第１のバリア膜６７上に、第１のバリア膜６７よりも酸素濃度が高い第２のバリア膜６８を形成する工程と、第２のバリア膜６８の上方に導電膜７４を形成して、ホール５９ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】フッ素添加カーボン膜（ＣＦ膜）上にハードマスク用の薄膜であるＳｉＣＯ膜あるいはＳｉＣＮ膜を成膜するにあたり、その薄膜とフッ素添加カーボン膜との間で大きな密着性を得ること。
【解決手段】 ＳｉＣＯ膜をハードマスクとして使用する場合に、ＣＦ膜をシリコンの有機化合物例えばトリメチルシランガスを活性化したプラズマ雰囲気に例えば５〜１０秒程度曝し、次いでこのプラズマに窒素プラズマを加えてフッ素添加カーボン膜の上にＳｉＣＮ膜を成膜し、その後例えばトリメチルシランガスと酸素ガスとを活性化したプラズマによりＳｉＣＯ膜を成膜する。ＳｉＣＯ膜の成膜時に、酸素の活性種がＣＦ膜中の炭素と反応することが抑えられ、従ってＣＦ膜の脱ガス量が低減する。またＳｉＣＮ膜をハードマスクとして使用する場合も、同様に最初にトリメチルシランガスのプラズマ処理を行う。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板１上に強誘電体キャパシタ３７を形成する際、下部電極膜２５の上に、アモルファス又は微結晶の酸化導電膜２６を形成する。酸化導電膜２６を熱処理により結晶化した後、強誘電体膜２７の初期層２７Ａの形成時に酸化導電膜２６を還元することにより、結晶粒が小さく且つ配向が整った第２の導電膜２６Ａを形成する。強誘電体膜２７は、ＭＯＣＶＤ法により形成し、その初期層２７Ａは第２の導電膜２６Ａの結晶配向に倣って成長する。これにより、強誘電体膜２７の表面モフォロジが良好になる。 （もっと読む）

【課題】工程効率が向上し、かつ、信頼性が向上した酸化物半導体薄膜トランジスタ基板とその製造方法を提供する。
【解決手段】酸化物半導体薄膜トランジスタは、絶縁基板上に形成され、ゲート電極を含むゲート線と、ゲート線と交差しドレイン電極接続部を含むデータ線と、ゲート電極の周辺に形成される酸化物半導体活性層パターンと、データ線と酸化物半導体活性層パターンの上に形成されドレイン電極接続部を露出する第１開口部、及び酸化物半導体活性層パターンを露出する第２開口部を有するパシベーション層と、第１開口部及び第２開口部によって酸化物半導体活性層パターンとドレイン電極接続部とを電気的に接続するドレイン電極とを含む。 （もっと読む）

【課題】有機材料からなる下地の絶縁性層に対してダメージを与えることなく、かつ上部に設けられる有機半導体層に対して良好なオーミックコンタクトが得られるソース電極およびドレイン電極を低コストで得ることを可能にする。
【解決手段】有機絶縁層からなる基板１１と、基板１１上にめっき成膜された層からなるソース電極１３ｓおよびドレイン電極１３ｄの第１層１３-1と、第１層１３-1よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなり第１層１３-1を覆う状態でめっき成膜されたソース電極１３ｓおよびドレイン電極１３ｄの第２層１３-2と、第１層１３-1および第２層１３-2で構成されたソース電極１３ｓおよびドレイン電極１３ｄ間にわたって設けられた有機半導体層１５とを備えた有機薄膜トランジスタ１ａである。 （もっと読む）

【課題】アクティブマトリクス基板の開口率と消費電力とを向上させる。
【解決手段】アクティブマトリクス基板１０１Ａは、透明基板１０と、透明基板１０上に形成された配線（Ｌ_Ｇ，Ｌ_Ｄ，Ｌ_Ｐ，Ｌ１，Ｌ２等）と、この配線（Ｌ_Ｇ，Ｌ_Ｄ，Ｌ_Ｐ，Ｌ１，Ｌ２等）の少なくとも一部を覆う透明半導体層４４と、配線（Ｌ_Ｇ，Ｌ_Ｄ，Ｌ_Ｐ，Ｌ１，Ｌ２等）および透明半導体層４４の少なくとも一部を覆う透明な絶縁膜と、を備える。配線（Ｌ_Ｇ，Ｌ_Ｄ，Ｌ_Ｐ，Ｌ１，Ｌ２等）は、主配線としての第１メタル配線４１Ｍと、これから分岐する副配線としての透明な配線（４１，４２，４３等）と、を含む。主配線としての第１メタル配線４１Ｍは、少なくとも一部が副配線としての配線（４１，４２，４３等）よりも高い導電性を備えた材料を用いて形成される。 （もっと読む）

【課題】層間絶縁膜に形成した空隙部を導電材料で充填して配線・接続部を形成する際に問題となる、下層の導電領域と配線・接続部との接続状態に起因する不都合を生ぜしめることなく、微細な配線及び接続部が所望の状態に正確且つ容易に実現されてなる信頼性の高い電子デバイスを実現する。
【解決手段】ダミー構造物１６を形成し、ダミー構造物１６の側面のみに側壁膜１７を形成する。このダミー構造物１６を覆うように層間絶縁膜１８を形成する。そして、側壁膜１７が残るようにダミー構造物１６のみを除去し、下層配線１４の表面の一部を露出させ、層間絶縁膜１８に形成された開口１８ａをＣｕで埋め込み、Ｃｕの表層を層間絶縁膜１８の表面に合わせて平坦化する。以上により、下層配線１４と直接的に接続されるＣｕ接続部２２を形成する。 （もっと読む）

【課題】本発明は、少なくとも二つのボンディングパッド間に水平方向の電気接続を確立することを可能にする装置に関する。
【解決手段】本装置はボンディングパッドの垂直壁を接続する水平なカーボンナノチューブを備え、ボンディングパッドは少なくとも二つの物質を積層させることによって形成されていて、その一つはナノチューブ成長に触媒作用をもたらし、他の一つはナノチューブ成長に触媒作用をもたらす物質の層間のスペーサとして機能する。 （もっと読む）

【課題】基板に発生する応力を低減できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体素子が形成される素子領域を有する基板と、素子領域の隣接部分の基板に形成されるビアホールと、ビアホール内に絶縁層を介して設けられる導通部と、基板と絶縁層との間に設けられる緩衝層とを備え、緩衝層は、基板の熱膨張係数と緩衝層の熱膨張係数との差が、基板の熱膨張係数と絶縁層の熱膨張係数との差より小さい材料から形成される。 （もっと読む）

【課題】ソース／ドレイン領域へのコンタクトの方法を改良することにより、配線抵抗を減らす。
【解決手段】基板上の酸化珪素膜と、酸化珪素膜上のソース領域、ドレイン領域、ソース領域の上部に形成された第１のシリサイド、ドレイン領域の上部に形成された第２のシリサイド、及びチャネル形成領域を有する半導体層と、ゲイト絶縁膜と、多結晶珪素膜及び第３のシリサイドを有するゲイト電極と、ゲイト電極の側面に設けられた側壁と、第１のシリサイドに密着して形成された第１の金属配線と、第２のシリサイドに密着して形成された第２の金属配線と、を有し、第１の金属配線と第２の金属配線は同一金属膜をエッチングして形成された構造であり、第１乃至第３のシリサイドは、金属膜に用いられる金属を用いて形成されたシリサイドである。 （もっと読む）

【課題】 最新のスケーリング技術の要件に適応することができ、適切に機能する実行可能なビアを一貫して生成できる、改善されたビア製造プロセスを提供すること。
【解決手段】 改善された高アスペクト比ビア及びそれを形成するための技術が提供される。１つの態様において、銅めっきされた高アスペクト比ビアを製造する方法が提供される。この方法は、以下のステップを含む。誘電体層内に高アスペクト比ビアをエッチングする。高アスペクト比ビア内及び誘電体層の１つ又は複数の表面の上に、拡散バリア領域を堆積させる。拡散バリア層の上に銅層を堆積させる。銅層の上にルテニウム層を堆積させる。高アスペクト比ビアを、ルテニウム層の上にめっきされた銅で充填する。この方法によって形成される銅めっきされた高アスペクト比ビアも提供される。 （もっと読む）

【課題】小型の半導体装置においても静電容量の大きなキャパシタを配置することが可能な構造を有する半導体装置を提供する。
【解決手段】半導体装置１は、半導体素子８が形成された半導体基板２と、半導体基板２のパッシベーション膜１２を介して配置され１方向に長く形成された開口部４ａを有する平面型のスロットアンテナ４と、スロットアンテナ４と並列接続する共振用キャパシタ１５とを備え、共振用キャパシタ１５はチップ型素子となっている。 （もっと読む）

【課題】開口率の高い半導体装置又はその製造方法を提供する。また、消費電力の低い半導体装置又はその製造方法を提供する。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】 膜をパターン形成する方法及びこれらの得られた構造を提供する。
【解決手段】 実施形態において、基板、例えば、ダマシン層の上にアモルファス炭素マスクを形成する。アモルファス炭素マスクの上にスペーサ層を堆積させ、スペーサ層をエッチングして、スペーサを形成するとともにアモルファス炭素マスクをさらす。アモルファス炭素マスクを選択的にスペーサまで除去して、基板層をさらす。ギャップ充填層がスペーサの周りに堆積されて、基板層を覆うがスペーサをさらす。スペーサを除去して、選択的に基板の上にギャップ充填マスクを形成する。ギャップ充填マスクのパターンは、一実施態様においては、ダマシン層に転写されて、ＩＭＤの少なくとも一部を除去するとともにエアギャップを形成する。 （もっと読む）