半導体装置およびその作製方法
【課題】開口率の高い半導体装置又はその製造方法を提供する。また、消費電力の低い半導体装置又はその製造方法を提供する。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、表示装置、それらを生産する方法、または、それらを用いた方法に関する。特に、透光性を有する半導体層を有する半導体装置、表示装置、それらを生産する方法、または、それらを用いた方法に関する。特に、透光性を有する半導体層を有する液晶表示装置、その製造方法、または、それを用いた方法に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。特に、各画素にトランジスタを設けたアクティブマトリックス型のＬＣＤがよく用いられている。そのトランジスタは、半導体層として、アモルファス（非晶質）シリコンやポリ（多結晶）シリコンを用いたものが多く使われている。
【０００３】
しかしながら、そのようなシリコン材料にかわって、透光性を有する半導体層を用いたトランジスタが検討されており、さらに、ゲート電極やソース電極又はドレイン電極も透光性を有する電極を用いることによって、開口率を向上させる技術が検討されている（特許文献１、２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３７００号公報
【特許文献２】特開２００７−８１３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通常、素子と素子、例えば、トランジスタとトランジスタとを接続する配線は、ゲート電極およびソース電極又はドレイン電極を構成する導電層をそのまま引き延ばし、同じ島（アイランド）で形成される。したがって、トランジスタのゲートと別のトランジスタのゲートとを接続する配線（ゲート配線と呼ぶ）は、トランジスタのゲート電極と同じ層構造や同じ材料で形成されており、トランジスタのソースと別のトランジスタのソースとを接続する配線（ソース配線と呼ぶ）は、トランジスタのソース電極と同じ層構造や同じ材料で形成されていることが多い。したがって、ゲート電極並びにソース電極もしくはドレイン電極として、透光性を有する材料を用いて形成した場合、ゲート配線およびソース配線はゲート電極並びにソース電極もしくはドレイン電極と同様、透光性を有する材料を用いて形成されていることが多い。
【０００６】
しかしながら、通常、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などの透光性を有する導電材料は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、銀（Ａｇ）などの遮光性及び反射性を有する導電材料と比較して、導電率が低い。従って、透光性を有する導電材料を用いて配線を形成すると、配線抵抗が高くなってしまう。例えば、大型の表示装置を製造する場合、配線が長くなるため、配線抵抗が非常に高くなってしまう。配線抵抗が高くなると、その配線を伝搬していく信号の波形なまりが生じ、配線抵抗での電圧降下によって、供給される電圧が小さくなってしまう。そのため、正確な電圧や電流を供給することが困難となってしまい、正常な表示や動作を行うことが困難となってしまう。
【０００７】
一方、ゲート電極並びにソース電極もしくはドレイン電極として、遮光性を有する導電材料を用いることによって、ゲート配線およびソース配線も遮光性を有する導電材料とした場合、配線の導電率は向上するため、信号の波形なまりは抑制することができる。しかしながら、ゲート電極やソース電極又はドレイン電極が遮光性を有する材料となってしまうため、開口率が低下し、消費電力も高くなってしまう。
【０００８】
また、表示性能の面から画素には大きな保持容量を持たせるとともに、高開口率化が求められている。各画素が高い開口率を持つことにより光利用効率が向上し、表示装置の省電力化および小型化が達成できる。近年、画素サイズの微細化が進み、より高精細な画像が求められている。画素サイズの微細化は１つの画素に占めるトランジスタ及び配線の形成面積が大きくなり画素開口率を低減させている。そこで、規定の画素サイズの中で各画素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。
【０００９】
上記課題を鑑み本発明の一態様では、開口率の高い半導体装置又はその製造方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその製造方法を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の一態様は、第１の導電膜と第２の導電膜との順で積層されたゲート電極を含むゲート配線と、ゲート電極及びゲート配線を覆うゲート絶縁膜と、ゲート絶縁膜を介して設けられた島状の半導体膜と、第３の導電膜と第４の導電膜との順で積層されたソース電極を含むソース配線と、島状の半導体膜と、ソース電極を含むソース配線を覆う層間絶縁膜と、層間絶縁膜の上方に設けられ、島状の半導体膜に電気的に接続された画素電極と、容量配線とを有し、ゲート電極は、第１の導電膜で形成され、ゲート配線は、第１の導電膜と第２の導電膜で形成され、ソース電極は、第３の導電膜で形成され、ソース配線は、第３の導電膜と第４の導電膜で形成されていることを含む半導体装置である。
【００１１】
また、本発明の一態様は、第１の方向に延長して形成される複数のゲート配線と、ゲート配線と交差する第２の方向に延在する複数のソース配線と、ゲート配線と前記ソース配線とによって定義される複数の画素部と、各画素部に形成され、ゲート配線から延在するゲート電極と、前記ソース配線から延在するソース電極とを含むスイッチング素子とを有し、ゲート配線は、第１の導電膜上に第２の導電膜とで形成され、ソース配線は、第３の導電膜上に第４の導電膜とで形成され、ゲート電極は、前記第１の導電膜で形成され、ソース電極は、前記第３の導電膜で形成されることを含む半導体装置である。
【００１２】
また、本発明の一態様は、第１の導電膜及び第３の導電膜は、透光性を有することが好ましい。また、本発明の一態様は、第２の導電膜及び第４の導電膜は、遮光性を有することが好ましい。また、本発明の一態様は、第３の導電膜及び第４の導電膜は、第１の導電膜及び第３の導電膜よりも導電率が高いことが好ましい。
【００１３】
また、本発明の一態様は、第２の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴としている。また、第４の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴としている。
【００１４】
このような構成とすることにより、透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置しても、開口率が低くなってしまうことを抑制することができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、又は、容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【００１５】
また、本発明の一態様は、半導体膜は、酸化亜鉛、酸化チタン、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム、ＩｎＧａＯ３（ＺｎＯ）５及びＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体から選択されたいずれか一であることを含む半導体装置である。
【００１６】
また、本発明の一態様は、透光性を有する絶縁基板上に、第１の導電膜と第２の導電膜とを順に形成し、多階調マスクを用いたフォトリソグラフィにより、第１の導電膜と第２の導電膜の積層を残存させる部分と、第１の導電膜のみを残存させる部分とで、膜厚の異なる第１のレジストマスクを形成し、第１のレジストマスクを用いて、第１の導電膜及び第２の導電膜をエッチングし、第１のレジストマスクをアッシングして第２のレジストマスクを形成し、第２のレジストマスクを用いて、第２の導電膜をエッチングして、第１の導電膜の一部を露出させ、絶縁基板、第１の導電膜及び第２の導電膜を覆うように第１の絶縁膜を形成し、第１の導電膜上に第１の絶縁膜を介して、島状の半導体膜を形成し、絶縁膜上に、第３の導電膜と第４の導電膜とを順に形成し、多階調マスクを用いたフォトリソグラフィにより、第３の導電膜と第４の導電膜の積層を残存させる部分と、第１の導電膜のみを残存させる部分とで、膜厚の異なる第３のレジストマスクを形成し、第３のレジストマスクを用いて、第３の導電膜及び第４の導電膜をエッチングし、第３のレジストマスクをアッシングして第４のレジストマスクを形成し、第４のレジストマスクを用いて、第４の導電膜をエッチングして、第３の導電膜の一部を露出させることを含む半導体装置の作製方法である。
【００１７】
さらに、導電層において、多階調マスクを用いることにより、１枚のマスク（レチクル）で、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。これにより、マスク数を増加させることなく、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。
【００１８】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路及び電子機器は全て半導体装置である。
【発明の効果】
【００１９】
本発明の一態様により、透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量を配置する場合であっても、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様に係る半導体装置の上面図及び断面図。
【図２】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図３】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図４】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図５】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図６】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図７】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図８】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図９】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図１０】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１１】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１２】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１３】本発明の一態様に適用可能な多階調マスクを説明する図。
【図１４】本発明の一態様に係る表示装置を説明する上面図及び断面図。
【図１５】本発明の一態様に係る表示装置を用いた電子機器を説明する図。
【図１６】本発明の一態様に係る表示装置を用いた電子機器を説明する図。
【図１７】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１８】本発明の一態様に係る表示装置を説明する上面図及び断面図。
【図１９】本発明の一態様に係る半導体装置の断面図。
【発明を実施するための形態】
【００２１】
以下、本発明の形態について図面を参照しながら説明する。但し、本発明は多くの態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を様々に変更しえることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【００２２】
（実施の形態１）
図１（Ａ）は、本実施の形態に係る半導体装置の一例を示す上面図であり、図１（Ｂ）は、図１（Ａ）Ａ−Ｂの断面図である。
【００２３】
図１（Ａ）に示すように、素子基板は、１の方向に配置されたゲート配線及び保持容量線と、ゲート配線及び保持容量線と交差する２の方向に配置されたソース配線と、ゲート配線とソース配線の交差部付近のトランジスタを有する画素部を含む。
【００２４】
画素の開口率を向上させるために、本実施の形態に係るトランジスタは、ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。
【００２５】
このように、トランジスタの半導体層及び電極を、透光性を有する物質で形成することにより、画素の開口率を向上させることができる。しかし、ゲート電極と電気的に接続されるゲート配線と、ソース電極又はドレイン電極と電気的に接続されるソース配線とを、透光性を有する物質で形成すると配線抵抗が高くなってしまい、消費電力も高くなってしまう。そこで、ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層構造で形成する。なお、トランジスタは、トップゲート型、ボトムゲート型のいずれを用いてもよい。
【００２６】
トランジスタのゲート電極と電気的に接続されるゲート配線は、透光性を有する導電層１０７ａと、遮光性を有する導電層１１０ａとの順で積層されており、トランジスタのソース電極又はドレイン電極と電気的に接続されるソース配線は、透光性を有する導電層１１９ａと遮光性を有する導電層１２２との順で積層されている。つまり、トランジスタのゲート電極は、ゲート配線を構成する透光性を有する導電層１０７ａの一部で形成されており、ソース電極又はドレイン電極は、ソース配線を構成する透光性を有する導電層１１９ａの一部で構成されている。
【００２７】
ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。
【００２８】
ゲート配線上にトランジスタを作製する場合、トランジスタの大きさは、トランジスタのゲート配線幅に依存するが、本実施の形態では、画素内にトランジスタを形成するため、トランジスタを大きく形成することができる。図１７に示すように、ゲート配線幅よりも大きいトランジスタを作製することができる。トランジスタを大きくすることにより、その電流能力を十分上げることができ、画素への信号書き込み時間を短縮することができる。よって、高精細な表示装置を提供することができる。
【００２９】
また、ゲート配線と同じ１の方向に配置された保持容量線もゲート配線と同様に、透光性を有する導電層と遮光性を有する導電層との順で積層されている。保持容量線には保持容量部が形成されている。保持容量部は、ゲート絶縁膜として機能する絶縁膜を誘電体として、下部電極として機能する透光性を有する導電層と、上部電極として機能する透光性を有する導電層とで構成されている。
【００３０】
このようにして、保持容量部を、透光性を有する導電層で構成することにより、開口率を向上させることができる。また、保持容量部を、透光性を有する導電層で構成することにより、保持容量部を大きくすることもできるため、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。
【００３１】
また、図１に示す画素構造を有する素子基板を形成するために必要なマスク数を５枚とすることができる。すなわち、１枚目は、ゲート配線及び容量配線を形成するマスク、２枚目は、半導体層１１３を形成するマスク、３枚目は、ソース配線及び保持容量部の上部電極を形成するマスク、４枚目は、ソース配線と保持容量部の上部電極とにそれぞれ達するコンタクトホールを形成するマスク、５枚目は、画素電極１２４を形成するマスクである。
【００３２】
以上のように、図１に示す画素構造とした場合、少ないマスク数で開口率の高い表示装置を実現することができる。
【００３３】
次に、図２乃至図９において、断面図を用いて本実施の形態に係る半導体装置の製造プロセスの一例を示す。図２乃至図９において、多階調マスクを用いた場合について説明するが、これに限定されない。なお、図２、図４、図６及び図８は、図１のＡ−Ｃ断面であり、図３、図５、図７、図９は、図１のＤ−Ｅ断面である。図２は図３と、図４は図５と、図６は図７と、図８は図９とそれぞれ対応している。なお、図２、図４、図６には、ソース配線部３０１、トランジスタ部３０２、ゲート配線部３０３、保持容量部３０４を示しており、図３、図５、図７には、トランジスタ部３０２、ゲート配線部３０３を示している。
【００３４】
まず、図２（Ａ）及び図３（Ａ）に示すように、基板１０１上に、導電膜１０２と導電膜１０３をスパッタリング法により積層形成する。この工程は連続的に行われ、マルチチャンバーを用いて連続スパッタリングを行うことも可能である。連続的に、導電膜１０２と導電膜１０３とを成膜することにより、スループットが向上し、不純物やゴミの混入を抑制することができる。
【００３５】
基板１０１は、光透過率の高い材質であることが望ましい。例えば、ガラス基板、プラスチック基板、アクリル基板、セラミック基板などを用いることができる。
【００３６】
導電膜１０２の光透過率は、十分に高いことが望ましい。また、導電膜１０２の光透過率は、導電膜１０３の光透過率よりも高いことが望ましい。
【００３７】
導電膜１０２は、インジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素を含むＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング法により、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には、複数の膜の全ての光透過率が十分に高いことが望ましい。
【００３８】
導電膜１０３の抵抗率は十分に低く、導電率は十分に高いことが望ましい。また、導電膜１０２の抵抗率は、導電膜１０３の抵抗率よりも低いことが望ましい。ただし、導電膜１０２は、導電層として機能するため、導電膜１０２の抵抗率は、絶縁層の抵抗率よりも低いことが望ましい。
【００３９】
導電膜１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、スパッタリング法又は真空蒸着法により、単層構造又は積層構造で形成することができる。また、導電膜１０３が積層構造で形成する場合には、複数の膜に透光性を有する導電膜が含まれていても良い。
【００４０】
なお、導電膜１０２の上に、導電膜１０３を形成した場合、両者の膜が反応を起こしてしまう場合がある。例えば、導電膜１０２の上側の面（導電膜１０３と接する面）がＩＴＯの場合において、導電膜１０３の下側の面（導電膜１０２と接する面）がアルミニウムの場合、化学反応が起きてしまう。したがって、それを避けるために、導電膜１０３の下側の面（導電膜１０２と接する面）には、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（Ｎｄ）などがあげられる。そして、高融点材料を用いた膜の上に、導電率の高い材料を用いて、導電膜１０３を多層膜とすることは、好適である。導電率の高い材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などがあげられる。例えば、導電膜１０３を積層構造で形成する場合には、１層目をモリブデン（Ｍｏ）、２層目をアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をモリブデン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層で形成することができる。
【００４１】
本実施の形態の構成において導電膜１０２は、導電膜１０３の下層に形成されているため、市販されているＩＴＯ（インジウム錫酸化物）付きガラスを用いて導電膜１０３のみをスパッタリング法により形成することも可能である。
【００４２】
なお、図示しないが、基板１０１と導電膜１０２との間に下地膜として、酸化珪素、窒化珪素、酸化窒化珪素などを形成することもできる。基板１０１と透光性を有する導電膜との間に下地膜を形成することによって、基板１０１から素子へ可動イオンや不純物等が拡散することを抑制し、素子の特性劣化を防止することができる。
【００４３】
次に、図２（Ｂ）及び図３（Ｂ）に示すように、導電膜１０３上にレジストマスク１０６ａ、１０６ｂを形成する。レジストマスク１０６ａ、１０６ｂは、多階調マスクを用いることにより、厚さの異なる領域を有するレジストマスクを形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程が減少するため好ましい。本実施の形態において、導電膜１０２及び導電膜１０３のパターンを形成する工程と、ゲート電極として機能する透光性を有する導電層を形成する工程において、多階調マスクを用いることができる。
【００４４】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【００４５】
図１３（Ａ−１）及び図１３（Ｂ−１）は、代表的な多階調マスクの断面を示す。図１３（Ａ−１）には、グレートーンマスク１８０を示し、図１３（Ｂ−１）にはハーフトーンマスク１８５を示す。
【００４６】
図１３（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１に遮光層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１８３で構成されている。
【００４７】
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過量を制御する。なお、回折格子部１８３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【００４８】
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００４９】
グレートーンマスク１８０に露光するための光を照射した場合、図１３（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２又は回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０％〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調節可能である。
【００５０】
図１３（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８１上に半透光層により形成された半透光部１８７及び遮光層により形成された遮光部１８８で構成されている。
【００５１】
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００５２】
ハーフトーンマスク１８５に露光するための光を照射した場合、図１３（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８又は半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０％〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により調整可能である。
【００５３】
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有するレジストマスクを形成することができる。また、膜厚の異なるレジストマスクを形成することができる。
【００５４】
図２（Ｂ）及び図３（Ｂ）に示すように、ハーフトーンマスクは、光を透過する基板１０４上に半透過層１０５ａ、１０５ｃ及び遮光層１０５ｂで構成されている。したがって、導電膜１０３上には、後に保持容量部の下部電極及びゲート電極となる箇所には、レジストマスク１０６ａの膜厚が薄い領域、薄いレジストマスク１０６ｂ、後にゲート配線となる箇所にはレジストマスク１０６ａの膜厚が厚い領域が形成される。
【００５５】
次に、図２（Ｃ）及び図３（Ｃ）に示すように、レジストマスク１０６ａ、１０６ｂを用いて導電膜１０２及び導電膜１０３にエッチングを行う。エッチングを行うことにより、導電層１０７ａ、導電層１０８ａ、導電層１０７ｂ、導電層１０８ｂを形成することができる。
【００５６】
次に、図２（Ｄ）及び図３（Ｄ）に示すように、レジストマスク１０６ａ、１０６ｂに対して、酸素プラズマによるアッシングを行う。レジストマスク１０６ａ、１０６ｂに対して酸素プラズマによるアッシングを行うことにより、レジストマスク１０６ａの膜厚が薄い領域は除去され、その下の遮光性を有する導電層が露出する。また、レジストマスク１０６ａの膜厚が厚い領域は縮小し、レジストマスク１０９として残存する。このように多階調マスクで形成したレジストマスクを用いることで、追加のレジストマスクを用いることがなくなるので、工程を簡略化することができる。
【００５７】
次に、レジストマスク１０９を用いて、遮光性を有する導電層１０８ａに対してエッチングを行う。その結果、導電層１０８ａの一部は除去され、導電層１０７ａが露出する。また、導電層１０８ａは、レジストマスク１０９が形成されている部分を残して除去される。これは、レジストマスク１０６ａがアッシング処理により縮小し、導電層１０８ａの一部が露出されるためである。従って、レジストマスク１０９からはみ出した導電層１０８ａの一部も同時にエッチングされる。これにより、導電層１０８ａと導電層１０７ａとは、それぞれの層が有する面積が大きく異なってくる。つまり、導電層１０７ａが有する面積は、導電層１０８ａが有する面積よりも大きい。または、導電層１０８ａと導電層１０７ａとは、導電層１０８ａと導電層１０７ａとが重なった領域と、導電層１０８ａと導電層１０７ａとが重なっていない領域とを有する。
【００５８】
遮光性を有する導電層を除去する際に、透光性を有する導電層も一部（例えば、遮光性を有する導電層と接していた表面部分など）が除去される場合がある。透光性を有する導電層が、どの程度除去されるのかは、透光性を有する導電層と遮光性を有する導電層とのエッチングの選択比によって決まる。そのため、例えば、導電層１１０ａで覆われている領域の導電層１０７ａの膜厚は、導電層１１０ａで覆われていない領域の導電層１０７ａの膜厚よりも、厚くなる場合が多い。
【００５９】
透光性を有する導電層を残し、遮光性を有する導電層のみをウェットエッチングで除去する場合には、透光性を有する導電層と遮光性を有する導電層とで選択比の高いエッチング溶液を使用する。遮光性を有する導電層として、１層目をモリブデン（Ｍｏ）、２層目をアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をモリブデン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層などを用いる場合には、例えばリン酸、硝酸、酢酸及び水から成る混酸によって行うこともできる。この混酸を用いることにより、均一に良好な順テーパー形状を与えることもできる。このようにウェットエッチングは、テーパー形状による被覆性向上に加え、エッチング液によるエッチング、純水によるリンス、乾燥という簡単な工程でありながらもスループットが高いので、上記遮光性を有する導電層のエッチングに用いることが適している。
【００６０】
次に、図４（Ａ）及び図５（Ａ）に示すように、レジストマスク１０９を除去する。
【００６１】
導電層１１０ａおよび導電層１０７ａは、主に、その一部の領域（主に導電層１１０ａの領域）が、ゲート配線、またはゲート配線の一部として機能し、別の一部の領域（主に導電層１０７ａのみがある領域）が、トランジスタのゲート電極、またはゲート電極の一部として機能することが可能である。より好ましくは、導電層１１０ａと導電層１０７ａとが重なっている領域では、導電率の高い導電層１１０ａを有している場合があるので、ゲート配線またはゲート配線の一部として機能することが望ましい。または、より好ましくは、導電層１１０ａが配置されていない領域における導電層１０７ａは、光を透過させることができる場合があるので、トランジスタのゲート電極、またはゲート電極の一部として機能することが望ましい。
【００６２】
したがって、導電層１１０ａおよび導電層１０７ａにおいては、ゲート電極としての機能を有する配線が、ゲート配線として機能する配線（または、ゲート配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、導電層１１０ａおよび導電層１０７ａにおいては、ゲート配線が有する少なくとも一つの層が、ゲート配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ゲート電極として機能する、と考えることができる。または、導電層１１０ａおよび導電層１０７ａにおいては、導電層１０７ａが、導電層１１０ａよりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ゲート電極として機能する、と考えることができる。すなわち、ゲート配線の一部が、ゲート電極またはゲート電極の一部として機能する、と考えることができる。または、ゲート電極またはゲート電極の一部として主に機能する導電層である導電層１０７ａの上に、ゲート配線またはゲート配線の一部として主に機能する導電層である導電層１１０ａが設けられている、ということもできる。
【００６３】
同様に、遮光性を有する導電層および導電層１０７ｂは、主に、その一部の領域（主に導電層１１０ｂの領域）が、容量配線、または容量配線の一部として機能し、別の一部の領域（主に導電層１０７ｂのみがある領域）が、容量素子の電極、または容量素子の電極の一部として機能することが可能である。より好ましくは、遮光性を有する導電層と導電層１０７ｂとが重なっている領域では、導電率の高い遮光性を有する導電層を有している場合があるので、容量配線または容量配線の一部として機能することが望ましい。または、より好ましくは、遮光性を有する導電層が配置されていない領域における導電層１０７ｂは、光を透過させることができる場合があるので、容量素子の電極、または容量素子の電極の一部として機能することが望ましい。
【００６４】
したがって、遮光性を有する導電層および導電層１０７ｂにおいては、容量素子の電極としての機能を有する配線が、容量素子として機能する配線（または、容量配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、遮光性を有する導電層および導電層１０７ｂにおいては、容量配線が有する少なくとも一つの層が、容量配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。または、遮光性を有する導電層および導電層１０７ｂにおいては、導電層１０７ｂが、遮光性を有する導電層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。すなわち、容量配線の一部が、容量素子の電極または容量素子の電極の一部として機能する、と考えることができる。または、容量素子の電極または容量素子の電極の一部として主に機能する導電層である導電層１０７ｂの上に、容量配線または容量配線の一部として主に機能する導電層である導電層１１０ｂが設けられている、ということもできる。
【００６５】
次に、図４（Ｂ）及び図５（Ｂ）に示すように、透光性を有する導電層及び遮光性を有する導電層を覆い、ゲート絶縁膜として機能する絶縁膜１１１を成膜する。その後、絶縁膜１１１の上に、半導体膜１１２を成膜する。
【００６６】
絶縁膜１１１は、単層構造で形成しても良いし、複数の膜を積層構造にしてもよい。複数の膜を積層構造にする場合には、全ての膜において光透過率が十分に高いことが望ましい。同様に、半導体膜１１２は、単層構造で形成しても良いし、複数の膜を積層構造にしてもよい。複数の膜を積層構造にする場合には、全ての膜において光透過率が十分に高いことが望ましい。
【００６７】
透光性を有する導電層及び遮光性を有する導電層を覆う絶縁膜１１１は、膜厚５０〜５００ｎｍ程度形成する。絶縁膜１１１は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して形成する。具体的には、酸化珪素を含む膜（ＳｉＯｘ）、酸化窒化珪素を含む膜（ＳｉＯｘＮｙ）、窒化酸化珪素を含む膜（ＳｉＮｘＯｙ）を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。
【００６８】
透光性を有する導電層及び遮光性を有する導電層に酸素、窒素、または酸素及び窒素を含む雰囲気中で、高密度プラズマ処理を行うことにより、透光性を有する導電層及び遮光性を有する導電層の表面を酸化または窒化して、絶縁膜を形成してもよい。高密度プラズマ処理により形成された絶縁膜は、膜厚や膜質などの均一性に優れ、且つ緻密な膜を形成することができる。酸素を含む雰囲気としては、酸素（Ｏ２）、二酸化窒素（ＮＯ２）、もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスとの混合ガス、または、酸素（Ｏ２）、二酸化窒素（ＮＯ２）もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。また、窒素を含む雰囲気としては、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスとの混合ガス、または、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。高密度プラズマにより生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、透光性を有する導電層及び遮光性を有する導電層の表面を酸化又は窒化することができる。
【００６９】
高密度プラズマ処理を行って絶縁膜１１１を形成する場合、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が透光性を有する導電層及び遮光性を有する導電層を覆うように形成される。この場合の反応は固相反応であるため、当該絶縁膜１１１と透光性を有する導電層及び遮光性を有する導電層との界面準位密度をきわめて低くすることができる。また、透光性を有する導電層及び遮光性を有する導電層を直接酸化または窒化するため、形成される絶縁膜１１１の厚さを、均一にすることができる。すなわち、ここで示す高密度プラズマ処理で電極の表面を固相酸化することにより、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。ここでは、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料の酸化物が絶縁膜１１１として機能する。
【００７０】
絶縁膜１１１は、高密度プラズマ処理によって形成される絶縁膜のみを用いてもよいし、それに加えてプラズマや熱反応を利用したＣＶＤ法により酸化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素などの絶縁膜を堆積し、少なくとも一つ積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜がゲート絶縁膜の一部又は全部であるトランジスタは、特性のばらつきを小さくすることができる。
【００７１】
また、絶縁膜１１１は、酸化物半導体膜との整合性の良好なアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、酸化リチウム（Ｌｉ２Ｏ）、酸化カリウム（Ｋ２Ｏ）酸化ナトリウム（Ｎａ２Ｏ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）又はこれらのうち少なくとも２つを含む材料を用いてもよく、単層又は２層以上積層させて形成してもよい。
【００７２】
絶縁膜１１１は、透光性を有する材料または光透過率が高い材料を有していることが望ましいが、導電層１０７ａ、１０７ｂ、又は半導体膜１１２も透光性を有する材料または光透過率が高い材料を有していることが望ましい。したがって、両者の光透過率を比較すると、絶縁膜１１１のほうが、導電層１０７ａ、導電層１０７ｂ、または、半導体膜１１２よりも、光透過率が高いまたは同程度であることが望ましい。なぜなら、絶縁膜１１１は、大面積で形成する場合があるため、光利用効率を向上させるためには、光透過率が高いことが望ましいからである。
【００７３】
絶縁膜１１１は、絶縁体として機能することが望ましいため、絶縁体として適した抵抗率を有していることが望ましい。一方、導電層１０７ａ、１０７ｂは、導体として機能させることが望ましく、半導体膜１１２は、半導体として機能させることが望ましい。そのため、絶縁膜１１１の抵抗率は、導電層１０７ａ、１０７ｂ、導電層１１０ａ、１１０ｂ、または、半導体膜１１２の抵抗率よりも高いことが望ましい。絶縁膜１１１の抵抗率が高い場合は、導体同士を電気的に絶縁させることができるため、漏れ電流などを低減することができ、回路をよりよく動作させることが可能となるため、好適である。
【００７４】
次に、絶縁膜１１１上に半導体膜１１２を形成する。透光性を有する材料または光透過率が高い材料を有して形成されることが望ましい。半導体膜１１２は、酸化物半導体を用いて形成することができる。酸化物半導体として、１族元素（例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、ルビジウム（Ｒｂ）、セシウム（Ｃｓ））、１３族元素（例えば、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ））、１４族元素（例えば、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ））、１５族元素（例えば、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ））又は１７族元素（例えば、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ））等の不純物元素のうち一種、又は複数種が添加された酸化亜鉛（ＺｎＯ）の非晶質（アモルファス）状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶（マイクロクリスタルとも呼ばれる。）状態のもの、又は何も不純物元素が添加されていないものを用いることができる。また、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）又は酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体（ａ−ＩＧＺＯ）のうちいずれかを用いることができる。半導体膜１１２は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで０．４Ｐａの圧力のもと、Ａｒ：Ｏ２＝５０：５ｓｃｃｍの流量となる条件でスパッタリング法により成膜し、その後、０．０５％に希釈したフッ酸を用いてエッチングにより所望の形状に形成する。半導体膜１１２は、非晶質珪素膜を用いた半導体膜と比べて、酸化のおそれがなく高真空にせずとも成膜できるため、プロセスとして安価である。なお、酸化亜鉛を有する酸化物半導体膜はプラズマに強いため、プラズマＣＶＤ（ＰＣＶＤ又はＰＥＣＶＤともいう）法を用いて成膜してもよい。プラズマＣＶＤ法はＣＶＤ法の中でも特に装置が簡単であり、生産性もよい。
【００７５】
また、上記酸化物半導体には、窒素が添加されていても良い。窒素を添加することにより、酸化物半導体がｎ型の半導体の性質を示す場合、窒素がアクセプタ不純物として働く。このため、窒素が添加された酸化物半導体膜を用いて作製されたトランジスタのしきい値電圧を制御することができる。酸化物半導体にＺｎＯを用いる場合、窒素を添加（ドープ）しておくとよい。ＺｎＯは本来ｎ型の半導体の性質を示す。窒素を添加することで窒素がＺｎＯに対してアクセプタ不純物として働くため、結果としてしきい値電圧を制御することができる。酸化物半導体膜は特に何をせずともｎ型を示す場合、チャネルが形成される酸化物半導体膜の部分に、ｐ型の導電性を付与する不純物を添加し、極力Ｉ型（真性半導体）に近づくようにその導電型を制御しておいてもよい。
【００７６】
半導体膜１１２に対して熱処理を行ってもよい。半導体膜１１２に対して熱処理を行うことにより、半導体膜１１２の結晶性を高めることができる。半導体膜１１２の結晶化は、少なくともトランジスタのチャネル形成領域において行われていればよい。トランジスタのチャネル形成領域において結晶性を高めることにより、トランジスタの特性を向上させることができる。
【００７７】
ここでの熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ハロゲンランプ若しくはランプで加熱するＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置では、赤外光領域、可視光領域、紫外光領域等の波長の光を用いることができる。例えば、ＬＲＴＡ装置を用いる場合、２５０〜５７０℃（好ましくは３００℃〜４００℃、より好ましくは３００〜３５０℃）で１分〜１時間、好ましくは１０分〜３０分行うとよい。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行う。
【００７８】
また、ＬＲＴＡの代わりにレーザ光を照射して加熱処理を行ってもよく、例えば、レーザ光として赤外光レーザ、可視光レーザ、紫外光レーザ等を用いることができる。また、ＬＲＴＡ及びレーザ光照射を組み合わせて選択的に酸化物半導体膜の結晶性を改善してもよい。レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、結晶性を良好にすることができる。なお、レーザ光は酸化物半導体膜のバンドギャップよりもエネルギーの大きいものを用いる方が好ましい。例えば、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、又はＸｅＦのエキシマレーザ発振器から射出されるレーザ光を用いてもよい。
【００７９】
半導体膜１１２は、透光性を有する材料または光透過率が高い材料を有していることが望ましいが、導電層１０７ａ、１０７ｂも透光性を有する材料または光透過率が高い材料を有していることが望ましい。したがって、両者の光透過率を比較すると、半導体膜１１２よりも、導電層１０７ａ、１０７ｂのほうが、光透過率が高いまたは同程度であることが望ましい。なぜなら、導電層１０７ａ、１０７ｂは、大きな面積で形成する場合があるため、光利用効率を向上させるためには、光透過率が高いことが望ましいからである。
【００８０】
半導体膜１１２は、透光性を有する材料または光透過率が高い材料を有していることが望ましいが、これに限定されない。光透過率が小さくても、光を透過することが可能な材料を有していても良い。例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）を有して形成することも可能である。さらに、結晶状態は、単結晶（モノクリスタル）状態、多結晶（ポリクリスタル）、非晶質（アモルファス）、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファス）状態などから選ばれた少なくとも一つの結晶状態を有していることが望ましい。非晶質の場合、低い製造温度で形成でき、または、大型な半導体装置または表示装置を形成することができ、または、ガラスよりも融点の低い基板を用いて形成することができる、などの利点を有しており、好適である。
【００８１】
半導体膜１１２は、半導体として機能することが望ましいため、半導体として適した抵抗率を有していることが望ましい。一方、導電層１０７ａ、１０７ｂは、導体として機能させることが望ましい。そのため、半導体膜１１２の抵抗率は、導電層１０７ａ、１０７ｂの抵抗率よりも高いことが望ましい。
【００８２】
次に、図４（Ｃ）、図５（Ｃ）に示すように、半導体膜１１２上にフォトリソグラフィ法を用いてレジストマスクを作製し（図示せず）、レジストマスクを用いてエッチングを行い、所望の形状に加工された半導体層１１３（島状半導体層ともいう）を形成する。エッチングには、０．０５％に希釈したフッ酸、塩酸等を用いることができる。
【００８３】
半導体層１１３は、トランジスタの半導体層（活性層）またはトランジスタの半導体層（活性層）の一部として機能させることが可能である。または、半導体層１１３は、ＭＯＳ容量またはＭＯＳ容量の一部として機能させることが可能である。または、半導体層１１３は、配線と配線との交差部における寄生容量を小さくするための膜として機能させることが可能である。なお、図示しないが、半導体層１１３上にソース領域及びドレイン領域を形成する、一導電型を付与する不純物元素を含む半導体層を形成してもよい。
【００８４】
次に、図４（Ｄ）、図５（Ｄ）に示すように、半導体層１１３及び絶縁膜１１１を覆うように、導電膜１１４と導電膜１１５をスパッタリング法により積層形成する。この工程は連続的に行われ、マルチチャンバーを用いて連続スパッタリングを行うことも可能である。連続的に、導電膜１１４と導電膜１１５とを成膜することにより、スループットが向上し、不純物やゴミの混入を抑制することができる。
【００８５】
導電膜１１４の光透過率は、十分に高いことが望ましい。また、導電膜１１４の光透過率は、導電膜１１５の光透過率よりも高いことが望ましい。
【００８６】
導電膜１１４は、インジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素を含むＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング法により、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には、複数の膜の全ての光透過率が十分に高いことが望ましい。
【００８７】
導電膜１１４は、導電膜１０２を形成した材料と概ね同じ材料を有して構成されることが望ましい。概ね同じ材料とは、主成分の元素が同じ材料のことであり、不純物レベルでは、含まれる元素の種類や濃度などが異なっている場合がある。このように、概ね同じ材料を用いることにより、スパッタや蒸着などで透光性を有する導電膜を形成する場合、材料を共有できるというメリットがある。材料を共有できると、同じ製造装置を用いることができ、製造工程をスムーズに流すことができ、スループットを向上させることが可能となり、低コスト化を実現することが可能となる。
【００８８】
導電膜１１５の抵抗率は十分に低く、導電率は十分に高いことが望ましい。また、導電膜１１４の抵抗率は、導電膜１１５の抵抗率よりも高いことが望ましい。ただし、導電膜１１４は、導電層として機能するため、導電膜１１４の抵抗率は、絶縁層の抵抗率よりも低いことが望ましい。
【００８９】
導電膜１１５は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、スパッタリング法又は真空蒸着法により、単層構造又は積層構造で形成することができる。また、導電膜１１５が積層構造で形成する場合には、複数の膜に透光性を有する導電膜が含まれていても良い。
【００９０】
また、導電膜１１５は、導電膜１０３を形成した材料とは、異なる材料を有して構成されることが望ましい。または、導電膜１１５は、遮光性を有する導電膜とは異なる積層構造を有して構成されることが望ましい。なぜなら、製造工程において、加えられる温度が導電膜１１５と導電膜１０３とでは異なる場合が多いからである。通常、導電膜１０３の方が、高温な状態になることが多い。したがって、導電膜１０３の方が融点の高い材料または積層構造を用いることが望ましい。または、導電膜１０３の方が、ヒロックがおきにくい材料又は積層構造を用いることが望ましい。または、導電膜１１５は、映像信号が供給される信号線を構成する場合があるため、導電膜１０３よりも配線抵抗が小さい材料又は積層構造を用いることが望ましい。
【００９１】
導電膜１１４の上に、導電膜１１５を形成した場合、両者の膜が反応を起こしてしまう場合がある。例えば、導電膜１１４の上側の面（導電膜１１５と接する面）がＩＴＯの場合において、導電膜１１５の下側の面（導電膜１１４と接する面）がアルミニウムの場合、化学反応が起きてしまう。したがって、それを避けるために、導電膜１１５の下側の面（導電膜１１４と接する面）には、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（Ｎｄ）などがあげられる。そして、それらの膜の上に、導電率の高い材料を用いて、導電膜１１５を多層膜とすることは、好適である。導電率の高い材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などがあげられる。これらの材料は、遮光性及び反射性を有している。
【００９２】
次に、図６（Ａ）及び図７（Ａ）に示すように、導電膜１１５上にレジストマスク１１８ａ〜１１８ｃを形成する。レジストマスク１１８ａ〜１１８ｃは、多階調マスクを用いることにより、厚さの異なる領域を有するレジストマスクである。
【００９３】
図６（Ａ）及び図７（Ａ）に示すように、ハーフトーンマスクは、光を透過する基板１１６上に半透過層１１７ｂ〜１１７ｄ及び遮光層１１７ａで構成されている。従って、導電膜１１５上には、後に保持容量部の上部電極、ソース電極又はドレイン電極となる箇所には薄いレジストマスク、後にソース配線となる箇所には厚いレジストマスクが形成される。
【００９４】
図６（Ｂ）及び図７（Ｂ）に示すように、レジストマスク１１８ａ〜１１８ｃを用いて導電膜１１４及び導電膜１１５にエッチングを行う。エッチングを行うことにより、導電層１１９ａ、導電層１２０ａ、導電層１１９ｂ、導電層１２０ｂ、導電層１１９ｃ、導電層１２０ｃを形成することができる。
【００９５】
ここで、半導体層１１３に対して、希釈したフッ酸を用いてエッチングを行うことにより、チャネルの一部をエッチングすることができる。
【００９６】
次に、図６（Ｃ）及び図７（Ｃ）に示すように、レジストマスク１１８ａ〜１１８ｃに対して、酸素プラズマによるアッシングを行う。レジストマスク１１８ａ〜１１８ｃに対して酸素プラズマによるアッシングを行うことにより、レジストマスク１１８ｂ、１１８ｃは除去され、その下の導電層１２０ａ、１２０ｃが露出する。また、レジストマスク１１８ａは縮小し、レジストマスク１２１として残存する。このように多階調マスクで形成したレジストマスクを用いることで、追加のレジストマスクを用いることなく、工程を簡略化することができる。
【００９７】
次に、図８（Ａ）及び図９（Ａ）に示すように、レジストマスク１２１を用いて、遮光性を有する導電層に対してエッチングする。その結果、導電層１２０ａの一部と１２０ｃは除去され、導電層１１９ｂと１１９ｃが露出する。また、導電層１１９ａと１２０ａは、レジストマスク１２１が形成されている部分を残して除去される。これは、レジストマスク１１８ａがアッシング処理により縮小し、導電層１２０ａが露出されるためである。従って、レジストマスク１２１からはみ出した遮光性を有する導電層も同時にエッチングされる。これにより、導電層１２２と導電層１１９ａとは、それぞれの層が有する面積が大きく異なってくる。つまり、導電層１１９ａが有する面積は、導電層１２２が有する面積よりも大きい。または、導電層１２２と導電層１１９ａとは、導電層１２２と導電層１１９ａとが重なった領域と、導電層１２２と導電層１１９ａとが重なっていない領域とを有する。
【００９８】
遮光性を有する導電層を除去する際に、透光性を有する導電層も一部（例えば、遮光性を有する導電層と接していた表面部分など）が除去される場合がある。透光性を有する導電層が、どの程度除去されるのかは、透光性を有する導電層と遮光性を有する導電層とのエッチングの選択比によって決まる。そのため、例えば、導電層１２２で覆われている領域の導電層１１９ａの膜厚は、導電層１２２で覆われていない領域の導電層１１９ａの膜厚よりも、厚くなる場合が多い。
【００９９】
なお、導電層１２２および導電層１１９ａは、主に、その一部の領域（主に導電層１２２の領域）が、ソース配線、またはソース配線の一部として機能し、別の一部の領域（主に導電層１１９ａのみがある領域）が、トランジスタのソース電極、またはソース電極の一部として機能することが可能である。より好ましくは、導電層１２２と導電層１１９ａとが重なっている領域では、導電率の高い導電層１２２を有している場合があるので、ソース配線またはソース配線の一部として機能することが望ましい。または、より好ましくは、導電層１２２が配置されていない領域における導電層１１９ａは、光を透過させることができる場合があるので、トランジスタのソース電極、またはソース電極の一部として機能することが望ましい。
【０１００】
したがって、導電層１２２および導電層１１９ａにおいては、ソース電極としての機能を有する配線が、ソース配線として機能する配線（または、ソース配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、導電層１２２および導電層１１９ａにおいては、ソース配線が有する少なくとも一つの層が、ソース配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ソース電極として機能する、と考えることができる。または、導電層１２２および導電層１１９ａにおいては、導電層１１９ａが、導電層１２２よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ソース電極として機能する、と考えることができる。すなわち、ソース配線の一部が、ソース電極またはソース電極の一部として機能する、と考えることができる。または、ソース電極またはソース電極の一部として主に機能する導電層である導電層１１９ａの上に、ソース配線またはソース配線の一部として主に機能する導電層である導電層１２２が設けられている、ということもできる。
【０１０１】
ここで、ソース電極と述べたが、ソースとドレインとは、電圧の大小、または、トランジスタの極性などによって入れ替わるため、ソースは、ドレインであるとすることも可能である。
【０１０２】
また、導電層１１０ａ及び導電層１０７ａにおいて説明したように、遮光性を有する導電層および導電層１１９ｃは、主に、その一部の領域（主に遮光性を有する導電層の領域）が、容量配線、または容量配線の一部として機能し、別の一部の領域（主に導電層１１９ｃのみがある領域）が、容量素子の電極、または容量素子の電極の一部として機能することが可能である。より好ましくは、遮光性を有する導電層と導電層１１９ｃとが重なっている領域では、導電率の高い遮光性を有する導電層を有している場合があるので、容量配線または容量配線の一部として機能することが望ましい。または、より好ましくは、遮光性を有する導電層が配置されていない領域における導電層１１９ｃは、光を透過させることができる場合があるので、容量素子の電極、または容量素子の電極の一部として機能することが望ましい。
【０１０３】
したがって、遮光性を有する導電層および導電層１１９ｃにおいては、容量素子の電極としての機能を有する配線が、容量素子として機能する配線（または、容量配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、遮光性を有する導電層および導電層１１９ｃにおいては、容量配線が有する少なくとも一つの層が、容量配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。または、遮光性を有する導電層および導電層１１９ｃにおいては、導電層１１９ｃが、遮光性を有する導電層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。すなわち、容量配線の一部が、容量素子の電極または容量素子の電極の一部として機能する、と考えることができる。または、容量素子の電極または容量素子の電極の一部として主に機能する導電層である導電層１１０ｂの上に、容量配線または容量配線の一部として主に機能する導電層である導電層１１９ｃが設けられている、ということもできる。
【０１０４】
次に、図８（Ｂ）及び図９（Ｂ）に示すように、レジストマスク１２１を除去する。以上により、トランジスタ１３０、容量素子１３１を作製することができ、トランジスタ１３０、容量素子１３１を、透光性を有する素子とすることができる。
【０１０５】
図９（Ｂ）においては、ソース電極又はドレイン電極の形成されている方向に対して、９０°回転した向きでの断面図であるため、ソース電極又はドレイン電極が図示されていない。
【０１０６】
次に、図８（Ｃ）及び図９（Ｃ）に示すように、絶縁膜１２３を形成する。絶縁膜１２３は、単層構造又は積層構造で形成することができる。積層構造で形成する場合には、それぞれの膜の光透過率が十分に高いことが望ましい。絶縁膜１２３は、不純物などからトランジスタを保護する絶縁膜として機能する。また、絶縁膜１２３は、トランジスタ、容量素子、又は配線などによる凹凸を緩和し、トランジスタ、容量素子、又は配線などが形成された表面を平坦にする絶縁膜として機能することが可能である。つまり、絶縁膜１２３は、平坦化膜として機能することが可能である。
【０１０７】
特に、トランジスタ１３０、容量素子１３１を、透光性を有する素子として形成することができるため、それらが配置されている領域も開口領域として利用できるようにするため、トランジスタ１３０、容量素子１３１又は配線などによる凹凸を緩和して、これらの素子が形成された上部を平坦にすることは有益である。
【０１０８】
絶縁膜１２３は、窒化珪素を有する膜で形成されることが望ましい。窒化珪素膜は、不純物をブロッキングする効果が高いため好適である。または、絶縁膜１２３は、有機材料を有する膜で形成されることが望ましい。有機材料の例として、アクリル、ポリイミド、ポリアミドなどが好適である。これらの有機材料は、凹凸を平坦にする機能が高いため好適である。したがって、絶縁膜１２３を窒化珪素膜と有機材料の膜とで積層構造とする場合には、下側に窒化珪素膜を配置し、上側に有機材料の膜を配置することが好適である。
【０１０９】
なお、絶縁膜１２３は、カラーフィルターとしての機能を有することが可能である。基板１０１上にカラーフィルターを設けることにより、対向基板にカラーフィルターを設ける必要がなくなり、２つの基板の位置を調整するためのマージンが必要なくなるため、パネルの製造を容易にすることができる。
【０１１０】
次に、絶縁膜１２３、又は絶縁膜１２３及び絶縁膜１１１の一部分を除去してコンタクトホールを形成する。
【０１１１】
次に、図８（Ｄ）及び図９（Ｄ）に示すように、絶縁膜１２３及びコンタクトホール上に導電膜を形成し、該導電膜の一部をエッチングすることにより、１２４ａ、１２４ｂを形成する。導電膜は、単層構造又は積層構造で形成することができる。積層構造とする場合には、それぞれの膜の光透過率が十分に高いことが好ましい。
【０１１２】
導電膜１２４ａ、１２４ｂは、画素電極として機能させることができる。又は、導電膜１２４ａ、１２４ｂは、容量素子の電極として機能させることができる。そのため、導電膜１２４ａ、１２４ｂは、透光性を有する材料または光透過率の高い材料を有して構成されることが望ましい。
【０１１３】
導電膜１２４ａ、１２４ｂは、コンタクトホールを介して、ソース配線、ソース電極、ゲート配線、ゲート電極、画素電極、容量配線、容量素子の電極などを互いに接続することが可能となる。したがって、導電膜１２４ａ、１２４ｂは、導体と導体とを接続するための配線として機能させることができる。
【０１１４】
導電膜１２４ａ、１２４ｂと、導電膜１０２とは、概ね同じ材料を有して構成されることが望ましい。あるいは、導電膜１２４ａ、１２４ｂ、導電膜１１４とは、概ね同じ材料を有して構成されることが望ましい。このように、概ね同じ材料で形成することにより、スパッタや蒸着などで透光性を有する導電膜を形成する場合、材料を共有できるというメリットがある。材料を共有できると、同じ製造装置を用いることができ、製造工程をスムーズに流すことができ、スループットを向上させることが可能となり、低コスト化を実現することが可能となる。
【０１１５】
本実施の形態では、チャネルエッチ型のトランジスタの作製方法を示したが、本発明の一態様はこれに限られず、チャネル保護型のトランジスタを作製することもできる。チャネル保護型のトランジスタの断面図の一例を図１９に示す。チャネル保護型のトランジスタを作製する場合には、図４（Ａ）及び図５（Ａ）までは、チャネルエッチ型と同様に作製することができる。次に、図４（Ｂ）及び図５（Ｂ）において、半導体膜１１２を形成した後に、保護膜１３２を形成する。保護膜１３２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを適宜用いることができる。次に、保護膜１３２上にレジストマスクを形成し、エッチングを行うことにより、保護膜を所望の形状に加工してチャネル保護層を形成することができる。その後、図４（Ｃ）及び図５（Ｃ）以降は、チャネルの一部を除去する工程を除いて、チャネルエッチ型の作製方法と同様に行えばよい。
【０１１６】
以上により、本発明の一態様を適用することにより、透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置する場合であっても、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【０１１７】
次に、図１と異なる素子基板の他の一例について図１０を用いて説明する。図１０（Ａ）は、本実施の形態に係る半導体装置の上面図であり、図１０（Ｂ）は、Ｆ−Ｇの断面図である。図１と異なる点は、保持容量部の下部電極の面積を大きくし、保持容量部の上部電極を画素電極１２４としている点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好ましい。以下、保持容量部及び保持容量配線以外の構成は、図１で示した構成と同様であるため、詳細な説明は省略する。
【０１１８】
このような構成とすることにより、ソース配線及びソース電極又はドレイン電極を形成する際に、保持容量部の上部電極を形成する必要がなくなるため、透過率を高めることができる。また、透過率の高い保持容量部を大きく形成することができる。保持容量部を大きくすることによって、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。また、保持容量部を大きく形成した場合であっても、開口率を高めることができ消費電力を低減することができる。また、絶縁膜を２層としているため、絶縁膜に形成されるピンホール等による層間ショートを防止することができる。また、容量配線の凹凸を低減することができ、液晶の配向乱れを抑制することができる。
【０１１９】
次に、図１と異なる素子基板の他の一例について図１１を用いて説明する。図１１（Ａ）は、本実施の形態に係る半導体装置の上面図であり、図１１（Ｂ）は、Ｈ−Ｉの断面図である。図１と異なる点は、保持容量部の下部電極を大きくし、容量配線を透光性を有する導電層と遮光性を有する導電層との順で積層し、保持容量部の上部電極を大きくしている点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好ましい。以下、保持容量部以外の構成は、図１で示した構成と同様であるため、詳細な説明は省略する。
【０１２０】
このような構成とすることにより、容量配線を抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。また、画素電極のコンタクトホールによる凹凸で、液晶の配向乱れがあったとしても、容量配線の遮光性を有する導電層により、光漏れを防止することができる。また、保持容量を大きくすることによって、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。また、保持容量を大きく形成した場合であっても、開口率を高めることができ消費電力を低減することができる。
【０１２１】
次に、図１と異なる素子基板の他の一例について図１２を用いて説明する。図１２（Ａ）は、本実施の形態に係る半導体装置の上面図であり、図１２（Ｂ）は、Ｊ−Ｋの断面図である。図１と異なる点は、保持容量部の下部電極として機能する透光性を有する導電層を大きくし、保持容量部の上部電極として機能する透光性を有する導電層を大きくしている点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好ましい。以下、保持容量部以外の構成は、図１で示した構成と同様であるため、詳細な説明は省略する。
【０１２２】
このような構成とすることにより、透過率の高い保持容量を大きく形成することができる。保持容量を大きくすることによって、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。また、保持容量を大きく形成した場合であっても、開口率を高めることができ、消費電力を低減することができる。
【０１２３】
次に、本実施の形態に係る表示装置の外観及び断面について、図１４を用いて説明する。図１４は、第１の基板４００１上に形成された半導体層を有する薄膜トランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、液晶表示装置の上面図であり、図１４（Ｂ）は、図１４（Ａ）のＡ−Ａ’における断面図相当する。
【０１２４】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１４では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
【０１２５】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は半導体層を用いた薄膜トランジスタに相当する。画素部４００２には、保持容量部が図示されていないが、図１、図１０乃至図１２に図示するような保持容量部を形成することもできる。
【０１２６】
上述したように、トランジスタのゲート電極と電気的に接続されるゲート配線は、透光性を有する導電層と、遮光性を有する導電層との順で積層されており、トランジスタのソース電極又はドレイン電極と電気的に接続されるソース配線は、透光性を有する導電層と遮光性を有する導電層との順で積層されている。つまり、トランジスタのゲート電極は、ゲート配線を構成する透光性を有する導電層の一部で形成されており、ソース電極又はドレイン電極は、ソース配線を構成する透光性を有する導電層と一部で構成されている。
【０１２７】
ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。
【０１２８】
このようにして、保持容量部を、透光性を有する導電層で構成することにより、開口率を向上させることができる。また、保持容量部を、透光性を有する導電層で構成することにより、保持容量部を大きくすることができるため、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。
【０１２９】
また４０１３は液晶素子に相当し、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。
【０１３０】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１３１】
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。
【０１３２】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、ＦＰＣ４０１８から供給されている。
【０１３３】
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０４１と同じ導電膜で形成されている。
【０１３４】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１３５】
なお、図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルターや遮蔽膜を有していても良い。
【０１３６】
また、図１４では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１３７】
次に、半導体装置の一態様に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１８を用いて説明する。図１８は、第１の基板４５０１上に形成された実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール材４５０５によって封止した、パネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相当する。
【０１３８】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１３９】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０１４０】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０１４１】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０１４２】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１４３】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１４４】
発光素子４５１１に酸素、水素、二酸化炭素、又は水分等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０１４５】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０１４６】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０１４７】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０１４８】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１４９】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いる。
【０１５０】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１５１】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に限定されない。
【０１５２】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０１５３】
以上のように、本実施の形態を適用して表示装置を製造することにより、画素部に透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置した場合であっても、開口率を向上させることができる。したがって、高輝度の表示装置を作製することができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、又は容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【０１５４】
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。
【０１５５】
（実施の形態２）
本発明の一態様に係る素子基板、及びそれを用いた表示装置等によって、アクティブマトリクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明の一態様を実施できる。
【０１５６】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１５に示す。
【０１５７】
図１５（Ａ）はテレビジョン装置である。表示パネルを、図１５（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
【０１５８】
図１５（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０１５９】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた液晶表示パネルで形成し、サブ画面を低消費電力で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を発光表示パネルで形成し、サブ画面を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
【０１６０】
本発明の一態様を適用することによって、開口率の高い画素を形成することができるため、高輝度の表示装置を作製することができる。したがって、テレビジョン装置の低消費電力化を図ることができる。
【０１６１】
図１５（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、本発明の一態様を適用することによって、開口率の高い画素を形成することができるため、高輝度の表示装置を作製することができる。したがって、携帯電話の低消費電力化を図ることができる。
【０１６２】
また、図１５（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、本発明の一態様を適用することによって、開口率の高い画素を形成することができるため、高輝度の表示装置を作製することができる。したがって、コンピュータの低消費電力化を図ることができる。
【０１６３】
図１６はスマートフォン携帯電話機の構成の一例を示しており、例えば表示部に、上記実施の形態で示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用される。図１６（Ａ）が正面図、図１６（Ｂ）が背面図、図１６（Ｃ）が展開図である。スマートフォン携帯電話機は、筐体１１１１及び筐体１００２二つの筐体で構成されている。スマートフォン携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォンとも呼ばれている。
【０１６４】
携帯電話機は、筐体１１１１及び筐体１００２の二つの筐体で構成されている。筐体１１１１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングディバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子ジャック１１０７、イヤホン端子１００８等を備え、筐体１００２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４などにより構成されている。また、アンテナは筐体１１１１内部に内蔵されている。
【０１６５】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１６６】
図１６（Ａ）では筐体１１１１と筐体１００２が重なり合っており、図１６（Ａ）の状態から筐体１１１１と筐体１００２がスライドし、図１６（Ｃ）のように展開する。表示部１１０１には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に及び表面カメラ用レンズ１１０６を同一の面に備えているため、テレビ電話が可能である。また、表示部１１０１をファインダーとし裏面カメラ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。
【０１６７】
スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できる。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。
【０１６８】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１２０１を用いると便利である。重なり合った筐体１１１１と筐体１００２（図１６（Ａ））はスライドでき、図１６（Ｃ）のように展開して携帯情報端末として使用できる。また、キーボード１２０１、ポインティングディバイス１１０５を用い円滑な操作でマウスの操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入し大量のデータ保存及び移動に対応できる。
【０１６９】
筐体１００２の裏面（図１６（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
【０１７０】
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
【０１７１】
上記実施の形態に示す表示装置を適用することにより、画質の向上したスマートフォンを提供することができる。
【０１７２】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０１７３】
１０１ 基板
１０２ 導電膜
１０３ 導電膜
１０４ 基板
１０５ａ 半透過層
１０５ｂ 遮光層
１０５ｃ 半透過層
１０６ａ レジストマスク
１０６ｂ レジストマスク
１０７ａ 導電層
１０７ｂ 導電層
１０８ａ 導電層
１０８ｂ 導電層
１０９ レジストマスク
１１０ａ 導電層
１１０ｂ 導電層
１１１ 絶縁膜
１１２ 半導体膜
１１３ 半導体層
１１４ 導電膜
１１５ 導電膜
１１６ 基板
１１７ａ 遮光層
１１７ｂ 半透過層
１１７ｃ 半透過層
１１７ｄ 半透過層
１１８ａ レジストマスク
１１８ｂ レジストマスク
１１８ｃ レジストマスク
１１９ａ 導電層
１１９ｂ 導電層
１１９ｃ 導電層
１２０ａ 導電層
１２０ｂ 導電層
１２０ｃ 導電層
１２１ レジストマスク
１２２ 導電層
１２３ 絶縁膜
１２４ 画素電極
１２４ａ 導電膜
１２４ｂ 導電膜
１３０ トランジスタ
１３１ 容量素子
１３２ 保護膜
１８０ グレートーンマスク
１８１ 基板
１８２ 遮光部
１８３ 回折格子部
１８５ ハーフトーンマスク
１８６ 基板
１８７ 半透光部
１８８ 遮光部
３０１ ソース配線部
３０２ トランジスタ部
３０３ ゲート配線部
３０４ 保持容量部
１００２ 筐体
１１０１ 表示部
１１０２ スピーカ
１１０３ マイクロフォン
１１０４ 操作キー
１１０５ ポインティングディバイス
１１０６ 表面カメラ用レンズ
１１０７ 外部接続端子ジャック
１００８ イヤホン端子
１１１１ 筐体
１２０１ キーボード
１２０２ 外部メモリスロット
１２０３ 裏面カメラ
１２０４ ライト
２００１ 筐体
２００２ 表示用パネル
２００３ 主画面
２００４ モデム
２００５ 受信機
２００６ リモコン操作機
２００７ 表示部
２００８ サブ画面
２００９ スピーカ部
２３０１ 携帯電話機
２３０２ 表示部
２３０３ 操作部
２４０１ 本体
２４０２ 表示部
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶
４００９ 薄膜トランジスタ
４０１０ 薄膜トランジスタ
４０１３ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極
４０３１ 対向電極
４０３５ スペーサ
４０４０ 配線
４０４１ 配線
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
【技術分野】
【０００１】
本発明は、半導体装置、表示装置、それらを生産する方法、または、それらを用いた方法に関する。特に、透光性を有する半導体層を有する半導体装置、表示装置、それらを生産する方法、または、それらを用いた方法に関する。特に、透光性を有する半導体層を有する液晶表示装置、その製造方法、または、それを用いた方法に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイ（ＬＣＤ）などのフラットパネルディスプレイが広く普及してきている。特に、各画素にトランジスタを設けたアクティブマトリックス型のＬＣＤがよく用いられている。そのトランジスタは、半導体層として、アモルファス（非晶質）シリコンやポリ（多結晶）シリコンを用いたものが多く使われている。
【０００３】
しかしながら、そのようなシリコン材料にかわって、透光性を有する半導体層を用いたトランジスタが検討されており、さらに、ゲート電極やソース電極又はドレイン電極も透光性を有する電極を用いることによって、開口率を向上させる技術が検討されている（特許文献１、２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３７００号公報
【特許文献２】特開２００７−８１３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通常、素子と素子、例えば、トランジスタとトランジスタとを接続する配線は、ゲート電極およびソース電極又はドレイン電極を構成する導電層をそのまま引き延ばし、同じ島（アイランド）で形成される。したがって、トランジスタのゲートと別のトランジスタのゲートとを接続する配線（ゲート配線と呼ぶ）は、トランジスタのゲート電極と同じ層構造や同じ材料で形成されており、トランジスタのソースと別のトランジスタのソースとを接続する配線（ソース配線と呼ぶ）は、トランジスタのソース電極と同じ層構造や同じ材料で形成されていることが多い。したがって、ゲート電極並びにソース電極もしくはドレイン電極として、透光性を有する材料を用いて形成した場合、ゲート配線およびソース配線はゲート電極並びにソース電極もしくはドレイン電極と同様、透光性を有する材料を用いて形成されていることが多い。
【０００６】
しかしながら、通常、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などの透光性を有する導電材料は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、銀（Ａｇ）などの遮光性及び反射性を有する導電材料と比較して、導電率が低い。従って、透光性を有する導電材料を用いて配線を形成すると、配線抵抗が高くなってしまう。例えば、大型の表示装置を製造する場合、配線が長くなるため、配線抵抗が非常に高くなってしまう。配線抵抗が高くなると、その配線を伝搬していく信号の波形なまりが生じ、配線抵抗での電圧降下によって、供給される電圧が小さくなってしまう。そのため、正確な電圧や電流を供給することが困難となってしまい、正常な表示や動作を行うことが困難となってしまう。
【０００７】
一方、ゲート電極並びにソース電極もしくはドレイン電極として、遮光性を有する導電材料を用いることによって、ゲート配線およびソース配線も遮光性を有する導電材料とした場合、配線の導電率は向上するため、信号の波形なまりは抑制することができる。しかしながら、ゲート電極やソース電極又はドレイン電極が遮光性を有する材料となってしまうため、開口率が低下し、消費電力も高くなってしまう。
【０００８】
また、表示性能の面から画素には大きな保持容量を持たせるとともに、高開口率化が求められている。各画素が高い開口率を持つことにより光利用効率が向上し、表示装置の省電力化および小型化が達成できる。近年、画素サイズの微細化が進み、より高精細な画像が求められている。画素サイズの微細化は１つの画素に占めるトランジスタ及び配線の形成面積が大きくなり画素開口率を低減させている。そこで、規定の画素サイズの中で各画素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。
【０００９】
上記課題を鑑み本発明の一態様では、開口率の高い半導体装置又はその製造方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその製造方法を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の一態様は、第１の導電膜と第２の導電膜との順で積層されたゲート電極を含むゲート配線と、ゲート電極及びゲート配線を覆うゲート絶縁膜と、ゲート絶縁膜を介して設けられた島状の半導体膜と、第３の導電膜と第４の導電膜との順で積層されたソース電極を含むソース配線と、島状の半導体膜と、ソース電極を含むソース配線を覆う層間絶縁膜と、層間絶縁膜の上方に設けられ、島状の半導体膜に電気的に接続された画素電極と、容量配線とを有し、ゲート電極は、第１の導電膜で形成され、ゲート配線は、第１の導電膜と第２の導電膜で形成され、ソース電極は、第３の導電膜で形成され、ソース配線は、第３の導電膜と第４の導電膜で形成されていることを含む半導体装置である。
【００１１】
また、本発明の一態様は、第１の方向に延長して形成される複数のゲート配線と、ゲート配線と交差する第２の方向に延在する複数のソース配線と、ゲート配線と前記ソース配線とによって定義される複数の画素部と、各画素部に形成され、ゲート配線から延在するゲート電極と、前記ソース配線から延在するソース電極とを含むスイッチング素子とを有し、ゲート配線は、第１の導電膜上に第２の導電膜とで形成され、ソース配線は、第３の導電膜上に第４の導電膜とで形成され、ゲート電極は、前記第１の導電膜で形成され、ソース電極は、前記第３の導電膜で形成されることを含む半導体装置である。
【００１２】
また、本発明の一態様は、第１の導電膜及び第３の導電膜は、透光性を有することが好ましい。また、本発明の一態様は、第２の導電膜及び第４の導電膜は、遮光性を有することが好ましい。また、本発明の一態様は、第３の導電膜及び第４の導電膜は、第１の導電膜及び第３の導電膜よりも導電率が高いことが好ましい。
【００１３】
また、本発明の一態様は、第２の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴としている。また、第４の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴としている。
【００１４】
このような構成とすることにより、透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置しても、開口率が低くなってしまうことを抑制することができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、又は、容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【００１５】
また、本発明の一態様は、半導体膜は、酸化亜鉛、酸化チタン、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム、ＩｎＧａＯ３（ＺｎＯ）５及びＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体から選択されたいずれか一であることを含む半導体装置である。
【００１６】
また、本発明の一態様は、透光性を有する絶縁基板上に、第１の導電膜と第２の導電膜とを順に形成し、多階調マスクを用いたフォトリソグラフィにより、第１の導電膜と第２の導電膜の積層を残存させる部分と、第１の導電膜のみを残存させる部分とで、膜厚の異なる第１のレジストマスクを形成し、第１のレジストマスクを用いて、第１の導電膜及び第２の導電膜をエッチングし、第１のレジストマスクをアッシングして第２のレジストマスクを形成し、第２のレジストマスクを用いて、第２の導電膜をエッチングして、第１の導電膜の一部を露出させ、絶縁基板、第１の導電膜及び第２の導電膜を覆うように第１の絶縁膜を形成し、第１の導電膜上に第１の絶縁膜を介して、島状の半導体膜を形成し、絶縁膜上に、第３の導電膜と第４の導電膜とを順に形成し、多階調マスクを用いたフォトリソグラフィにより、第３の導電膜と第４の導電膜の積層を残存させる部分と、第１の導電膜のみを残存させる部分とで、膜厚の異なる第３のレジストマスクを形成し、第３のレジストマスクを用いて、第３の導電膜及び第４の導電膜をエッチングし、第３のレジストマスクをアッシングして第４のレジストマスクを形成し、第４のレジストマスクを用いて、第４の導電膜をエッチングして、第３の導電膜の一部を露出させることを含む半導体装置の作製方法である。
【００１７】
さらに、導電層において、多階調マスクを用いることにより、１枚のマスク（レチクル）で、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。これにより、マスク数を増加させることなく、透光性を有する領域（光透過率の高い領域）と、遮光性を有する領域（光透過率の低い領域）とを形成することができる。
【００１８】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路及び電子機器は全て半導体装置である。
【発明の効果】
【００１９】
本発明の一態様により、透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量を配置する場合であっても、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一態様に係る半導体装置の上面図及び断面図。
【図２】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図３】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図４】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図５】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図６】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図７】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図８】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図９】本発明の一態様に係る半導体装置の製造方法を説明する断面図。
【図１０】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１１】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１２】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１３】本発明の一態様に適用可能な多階調マスクを説明する図。
【図１４】本発明の一態様に係る表示装置を説明する上面図及び断面図。
【図１５】本発明の一態様に係る表示装置を用いた電子機器を説明する図。
【図１６】本発明の一態様に係る表示装置を用いた電子機器を説明する図。
【図１７】本発明の一態様に係る半導体装置の上面図及び断面図。
【図１８】本発明の一態様に係る表示装置を説明する上面図及び断面図。
【図１９】本発明の一態様に係る半導体装置の断面図。
【発明を実施するための形態】
【００２１】
以下、本発明の形態について図面を参照しながら説明する。但し、本発明は多くの態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を様々に変更しえることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【００２２】
（実施の形態１）
図１（Ａ）は、本実施の形態に係る半導体装置の一例を示す上面図であり、図１（Ｂ）は、図１（Ａ）Ａ−Ｂの断面図である。
【００２３】
図１（Ａ）に示すように、素子基板は、１の方向に配置されたゲート配線及び保持容量線と、ゲート配線及び保持容量線と交差する２の方向に配置されたソース配線と、ゲート配線とソース配線の交差部付近のトランジスタを有する画素部を含む。
【００２４】
画素の開口率を向上させるために、本実施の形態に係るトランジスタは、ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。
【００２５】
このように、トランジスタの半導体層及び電極を、透光性を有する物質で形成することにより、画素の開口率を向上させることができる。しかし、ゲート電極と電気的に接続されるゲート配線と、ソース電極又はドレイン電極と電気的に接続されるソース配線とを、透光性を有する物質で形成すると配線抵抗が高くなってしまい、消費電力も高くなってしまう。そこで、ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層構造で形成する。なお、トランジスタは、トップゲート型、ボトムゲート型のいずれを用いてもよい。
【００２６】
トランジスタのゲート電極と電気的に接続されるゲート配線は、透光性を有する導電層１０７ａと、遮光性を有する導電層１１０ａとの順で積層されており、トランジスタのソース電極又はドレイン電極と電気的に接続されるソース配線は、透光性を有する導電層１１９ａと遮光性を有する導電層１２２との順で積層されている。つまり、トランジスタのゲート電極は、ゲート配線を構成する透光性を有する導電層１０７ａの一部で形成されており、ソース電極又はドレイン電極は、ソース配線を構成する透光性を有する導電層１１９ａの一部で構成されている。
【００２７】
ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。
【００２８】
ゲート配線上にトランジスタを作製する場合、トランジスタの大きさは、トランジスタのゲート配線幅に依存するが、本実施の形態では、画素内にトランジスタを形成するため、トランジスタを大きく形成することができる。図１７に示すように、ゲート配線幅よりも大きいトランジスタを作製することができる。トランジスタを大きくすることにより、その電流能力を十分上げることができ、画素への信号書き込み時間を短縮することができる。よって、高精細な表示装置を提供することができる。
【００２９】
また、ゲート配線と同じ１の方向に配置された保持容量線もゲート配線と同様に、透光性を有する導電層と遮光性を有する導電層との順で積層されている。保持容量線には保持容量部が形成されている。保持容量部は、ゲート絶縁膜として機能する絶縁膜を誘電体として、下部電極として機能する透光性を有する導電層と、上部電極として機能する透光性を有する導電層とで構成されている。
【００３０】
このようにして、保持容量部を、透光性を有する導電層で構成することにより、開口率を向上させることができる。また、保持容量部を、透光性を有する導電層で構成することにより、保持容量部を大きくすることもできるため、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。
【００３１】
また、図１に示す画素構造を有する素子基板を形成するために必要なマスク数を５枚とすることができる。すなわち、１枚目は、ゲート配線及び容量配線を形成するマスク、２枚目は、半導体層１１３を形成するマスク、３枚目は、ソース配線及び保持容量部の上部電極を形成するマスク、４枚目は、ソース配線と保持容量部の上部電極とにそれぞれ達するコンタクトホールを形成するマスク、５枚目は、画素電極１２４を形成するマスクである。
【００３２】
以上のように、図１に示す画素構造とした場合、少ないマスク数で開口率の高い表示装置を実現することができる。
【００３３】
次に、図２乃至図９において、断面図を用いて本実施の形態に係る半導体装置の製造プロセスの一例を示す。図２乃至図９において、多階調マスクを用いた場合について説明するが、これに限定されない。なお、図２、図４、図６及び図８は、図１のＡ−Ｃ断面であり、図３、図５、図７、図９は、図１のＤ−Ｅ断面である。図２は図３と、図４は図５と、図６は図７と、図８は図９とそれぞれ対応している。なお、図２、図４、図６には、ソース配線部３０１、トランジスタ部３０２、ゲート配線部３０３、保持容量部３０４を示しており、図３、図５、図７には、トランジスタ部３０２、ゲート配線部３０３を示している。
【００３４】
まず、図２（Ａ）及び図３（Ａ）に示すように、基板１０１上に、導電膜１０２と導電膜１０３をスパッタリング法により積層形成する。この工程は連続的に行われ、マルチチャンバーを用いて連続スパッタリングを行うことも可能である。連続的に、導電膜１０２と導電膜１０３とを成膜することにより、スループットが向上し、不純物やゴミの混入を抑制することができる。
【００３５】
基板１０１は、光透過率の高い材質であることが望ましい。例えば、ガラス基板、プラスチック基板、アクリル基板、セラミック基板などを用いることができる。
【００３６】
導電膜１０２の光透過率は、十分に高いことが望ましい。また、導電膜１０２の光透過率は、導電膜１０３の光透過率よりも高いことが望ましい。
【００３７】
導電膜１０２は、インジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素を含むＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング法により、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には、複数の膜の全ての光透過率が十分に高いことが望ましい。
【００３８】
導電膜１０３の抵抗率は十分に低く、導電率は十分に高いことが望ましい。また、導電膜１０２の抵抗率は、導電膜１０３の抵抗率よりも低いことが望ましい。ただし、導電膜１０２は、導電層として機能するため、導電膜１０２の抵抗率は、絶縁層の抵抗率よりも低いことが望ましい。
【００３９】
導電膜１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、スパッタリング法又は真空蒸着法により、単層構造又は積層構造で形成することができる。また、導電膜１０３が積層構造で形成する場合には、複数の膜に透光性を有する導電膜が含まれていても良い。
【００４０】
なお、導電膜１０２の上に、導電膜１０３を形成した場合、両者の膜が反応を起こしてしまう場合がある。例えば、導電膜１０２の上側の面（導電膜１０３と接する面）がＩＴＯの場合において、導電膜１０３の下側の面（導電膜１０２と接する面）がアルミニウムの場合、化学反応が起きてしまう。したがって、それを避けるために、導電膜１０３の下側の面（導電膜１０２と接する面）には、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（Ｎｄ）などがあげられる。そして、高融点材料を用いた膜の上に、導電率の高い材料を用いて、導電膜１０３を多層膜とすることは、好適である。導電率の高い材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などがあげられる。例えば、導電膜１０３を積層構造で形成する場合には、１層目をモリブデン（Ｍｏ）、２層目をアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をモリブデン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層で形成することができる。
【００４１】
本実施の形態の構成において導電膜１０２は、導電膜１０３の下層に形成されているため、市販されているＩＴＯ（インジウム錫酸化物）付きガラスを用いて導電膜１０３のみをスパッタリング法により形成することも可能である。
【００４２】
なお、図示しないが、基板１０１と導電膜１０２との間に下地膜として、酸化珪素、窒化珪素、酸化窒化珪素などを形成することもできる。基板１０１と透光性を有する導電膜との間に下地膜を形成することによって、基板１０１から素子へ可動イオンや不純物等が拡散することを抑制し、素子の特性劣化を防止することができる。
【００４３】
次に、図２（Ｂ）及び図３（Ｂ）に示すように、導電膜１０３上にレジストマスク１０６ａ、１０６ｂを形成する。レジストマスク１０６ａ、１０６ｂは、多階調マスクを用いることにより、厚さの異なる領域を有するレジストマスクを形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程が減少するため好ましい。本実施の形態において、導電膜１０２及び導電膜１０３のパターンを形成する工程と、ゲート電極として機能する透光性を有する導電層を形成する工程において、多階調マスクを用いることができる。
【００４４】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【００４５】
図１３（Ａ−１）及び図１３（Ｂ−１）は、代表的な多階調マスクの断面を示す。図１３（Ａ−１）には、グレートーンマスク１８０を示し、図１３（Ｂ−１）にはハーフトーンマスク１８５を示す。
【００４６】
図１３（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１に遮光層により形成された遮光部１８２、及び遮光層のパターンにより設けられた回折格子部１８３で構成されている。
【００４７】
回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過量を制御する。なお、回折格子部１８３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【００４８】
透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光層は、金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００４９】
グレートーンマスク１８０に露光するための光を照射した場合、図１３（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２又は回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０％〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調節可能である。
【００５０】
図１３（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８１上に半透光層により形成された半透光部１８７及び遮光層により形成された遮光部１８８で構成されている。
【００５１】
半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の層を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００５２】
ハーフトーンマスク１８５に露光するための光を照射した場合、図１３（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８又は半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０％〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により調整可能である。
【００５３】
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有するレジストマスクを形成することができる。また、膜厚の異なるレジストマスクを形成することができる。
【００５４】
図２（Ｂ）及び図３（Ｂ）に示すように、ハーフトーンマスクは、光を透過する基板１０４上に半透過層１０５ａ、１０５ｃ及び遮光層１０５ｂで構成されている。したがって、導電膜１０３上には、後に保持容量部の下部電極及びゲート電極となる箇所には、レジストマスク１０６ａの膜厚が薄い領域、薄いレジストマスク１０６ｂ、後にゲート配線となる箇所にはレジストマスク１０６ａの膜厚が厚い領域が形成される。
【００５５】
次に、図２（Ｃ）及び図３（Ｃ）に示すように、レジストマスク１０６ａ、１０６ｂを用いて導電膜１０２及び導電膜１０３にエッチングを行う。エッチングを行うことにより、導電層１０７ａ、導電層１０８ａ、導電層１０７ｂ、導電層１０８ｂを形成することができる。
【００５６】
次に、図２（Ｄ）及び図３（Ｄ）に示すように、レジストマスク１０６ａ、１０６ｂに対して、酸素プラズマによるアッシングを行う。レジストマスク１０６ａ、１０６ｂに対して酸素プラズマによるアッシングを行うことにより、レジストマスク１０６ａの膜厚が薄い領域は除去され、その下の遮光性を有する導電層が露出する。また、レジストマスク１０６ａの膜厚が厚い領域は縮小し、レジストマスク１０９として残存する。このように多階調マスクで形成したレジストマスクを用いることで、追加のレジストマスクを用いることがなくなるので、工程を簡略化することができる。
【００５７】
次に、レジストマスク１０９を用いて、遮光性を有する導電層１０８ａに対してエッチングを行う。その結果、導電層１０８ａの一部は除去され、導電層１０７ａが露出する。また、導電層１０８ａは、レジストマスク１０９が形成されている部分を残して除去される。これは、レジストマスク１０６ａがアッシング処理により縮小し、導電層１０８ａの一部が露出されるためである。従って、レジストマスク１０９からはみ出した導電層１０８ａの一部も同時にエッチングされる。これにより、導電層１０８ａと導電層１０７ａとは、それぞれの層が有する面積が大きく異なってくる。つまり、導電層１０７ａが有する面積は、導電層１０８ａが有する面積よりも大きい。または、導電層１０８ａと導電層１０７ａとは、導電層１０８ａと導電層１０７ａとが重なった領域と、導電層１０８ａと導電層１０７ａとが重なっていない領域とを有する。
【００５８】
遮光性を有する導電層を除去する際に、透光性を有する導電層も一部（例えば、遮光性を有する導電層と接していた表面部分など）が除去される場合がある。透光性を有する導電層が、どの程度除去されるのかは、透光性を有する導電層と遮光性を有する導電層とのエッチングの選択比によって決まる。そのため、例えば、導電層１１０ａで覆われている領域の導電層１０７ａの膜厚は、導電層１１０ａで覆われていない領域の導電層１０７ａの膜厚よりも、厚くなる場合が多い。
【００５９】
透光性を有する導電層を残し、遮光性を有する導電層のみをウェットエッチングで除去する場合には、透光性を有する導電層と遮光性を有する導電層とで選択比の高いエッチング溶液を使用する。遮光性を有する導電層として、１層目をモリブデン（Ｍｏ）、２層目をアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層、若しくは、１層目をモリブデン（Ｍｏ）、２層目にネオジム（Ｎｄ）を微量に含むアルミニウム（Ａｌ）、３層目をモリブデン（Ｍｏ）の積層などを用いる場合には、例えばリン酸、硝酸、酢酸及び水から成る混酸によって行うこともできる。この混酸を用いることにより、均一に良好な順テーパー形状を与えることもできる。このようにウェットエッチングは、テーパー形状による被覆性向上に加え、エッチング液によるエッチング、純水によるリンス、乾燥という簡単な工程でありながらもスループットが高いので、上記遮光性を有する導電層のエッチングに用いることが適している。
【００６０】
次に、図４（Ａ）及び図５（Ａ）に示すように、レジストマスク１０９を除去する。
【００６１】
導電層１１０ａおよび導電層１０７ａは、主に、その一部の領域（主に導電層１１０ａの領域）が、ゲート配線、またはゲート配線の一部として機能し、別の一部の領域（主に導電層１０７ａのみがある領域）が、トランジスタのゲート電極、またはゲート電極の一部として機能することが可能である。より好ましくは、導電層１１０ａと導電層１０７ａとが重なっている領域では、導電率の高い導電層１１０ａを有している場合があるので、ゲート配線またはゲート配線の一部として機能することが望ましい。または、より好ましくは、導電層１１０ａが配置されていない領域における導電層１０７ａは、光を透過させることができる場合があるので、トランジスタのゲート電極、またはゲート電極の一部として機能することが望ましい。
【００６２】
したがって、導電層１１０ａおよび導電層１０７ａにおいては、ゲート電極としての機能を有する配線が、ゲート配線として機能する配線（または、ゲート配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、導電層１１０ａおよび導電層１０７ａにおいては、ゲート配線が有する少なくとも一つの層が、ゲート配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ゲート電極として機能する、と考えることができる。または、導電層１１０ａおよび導電層１０７ａにおいては、導電層１０７ａが、導電層１１０ａよりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ゲート電極として機能する、と考えることができる。すなわち、ゲート配線の一部が、ゲート電極またはゲート電極の一部として機能する、と考えることができる。または、ゲート電極またはゲート電極の一部として主に機能する導電層である導電層１０７ａの上に、ゲート配線またはゲート配線の一部として主に機能する導電層である導電層１１０ａが設けられている、ということもできる。
【００６３】
同様に、遮光性を有する導電層および導電層１０７ｂは、主に、その一部の領域（主に導電層１１０ｂの領域）が、容量配線、または容量配線の一部として機能し、別の一部の領域（主に導電層１０７ｂのみがある領域）が、容量素子の電極、または容量素子の電極の一部として機能することが可能である。より好ましくは、遮光性を有する導電層と導電層１０７ｂとが重なっている領域では、導電率の高い遮光性を有する導電層を有している場合があるので、容量配線または容量配線の一部として機能することが望ましい。または、より好ましくは、遮光性を有する導電層が配置されていない領域における導電層１０７ｂは、光を透過させることができる場合があるので、容量素子の電極、または容量素子の電極の一部として機能することが望ましい。
【００６４】
したがって、遮光性を有する導電層および導電層１０７ｂにおいては、容量素子の電極としての機能を有する配線が、容量素子として機能する配線（または、容量配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、遮光性を有する導電層および導電層１０７ｂにおいては、容量配線が有する少なくとも一つの層が、容量配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。または、遮光性を有する導電層および導電層１０７ｂにおいては、導電層１０７ｂが、遮光性を有する導電層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。すなわち、容量配線の一部が、容量素子の電極または容量素子の電極の一部として機能する、と考えることができる。または、容量素子の電極または容量素子の電極の一部として主に機能する導電層である導電層１０７ｂの上に、容量配線または容量配線の一部として主に機能する導電層である導電層１１０ｂが設けられている、ということもできる。
【００６５】
次に、図４（Ｂ）及び図５（Ｂ）に示すように、透光性を有する導電層及び遮光性を有する導電層を覆い、ゲート絶縁膜として機能する絶縁膜１１１を成膜する。その後、絶縁膜１１１の上に、半導体膜１１２を成膜する。
【００６６】
絶縁膜１１１は、単層構造で形成しても良いし、複数の膜を積層構造にしてもよい。複数の膜を積層構造にする場合には、全ての膜において光透過率が十分に高いことが望ましい。同様に、半導体膜１１２は、単層構造で形成しても良いし、複数の膜を積層構造にしてもよい。複数の膜を積層構造にする場合には、全ての膜において光透過率が十分に高いことが望ましい。
【００６７】
透光性を有する導電層及び遮光性を有する導電層を覆う絶縁膜１１１は、膜厚５０〜５００ｎｍ程度形成する。絶縁膜１１１は、スパッタリング法やプラズマＣＶＤ法等の各種ＣＶＤ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して形成する。具体的には、酸化珪素を含む膜（ＳｉＯｘ）、酸化窒化珪素を含む膜（ＳｉＯｘＮｙ）、窒化酸化珪素を含む膜（ＳｉＮｘＯｙ）を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。
【００６８】
透光性を有する導電層及び遮光性を有する導電層に酸素、窒素、または酸素及び窒素を含む雰囲気中で、高密度プラズマ処理を行うことにより、透光性を有する導電層及び遮光性を有する導電層の表面を酸化または窒化して、絶縁膜を形成してもよい。高密度プラズマ処理により形成された絶縁膜は、膜厚や膜質などの均一性に優れ、且つ緻密な膜を形成することができる。酸素を含む雰囲気としては、酸素（Ｏ２）、二酸化窒素（ＮＯ２）、もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスとの混合ガス、または、酸素（Ｏ２）、二酸化窒素（ＮＯ２）もしくは一酸化二窒素（Ｎ２Ｏ）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。また、窒素を含む雰囲気としては、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスとの混合ガス、または、窒素（Ｎ２）もしくはアンモニア（ＮＨ３）と、希ガスと、水素（Ｈ２）との混合ガスを用いることができる。高密度プラズマにより生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、透光性を有する導電層及び遮光性を有する導電層の表面を酸化又は窒化することができる。
【００６９】
高密度プラズマ処理を行って絶縁膜１１１を形成する場合、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が透光性を有する導電層及び遮光性を有する導電層を覆うように形成される。この場合の反応は固相反応であるため、当該絶縁膜１１１と透光性を有する導電層及び遮光性を有する導電層との界面準位密度をきわめて低くすることができる。また、透光性を有する導電層及び遮光性を有する導電層を直接酸化または窒化するため、形成される絶縁膜１１１の厚さを、均一にすることができる。すなわち、ここで示す高密度プラズマ処理で電極の表面を固相酸化することにより、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。ここでは、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料の酸化物が絶縁膜１１１として機能する。
【００７０】
絶縁膜１１１は、高密度プラズマ処理によって形成される絶縁膜のみを用いてもよいし、それに加えてプラズマや熱反応を利用したＣＶＤ法により酸化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素などの絶縁膜を堆積し、少なくとも一つ積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜がゲート絶縁膜の一部又は全部であるトランジスタは、特性のばらつきを小さくすることができる。
【００７１】
また、絶縁膜１１１は、酸化物半導体膜との整合性の良好なアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ２）、ジルコニア（ＺｒＯ２）、酸化リチウム（Ｌｉ２Ｏ）、酸化カリウム（Ｋ２Ｏ）酸化ナトリウム（Ｎａ２Ｏ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化イットリウム（Ｙ２Ｏ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）又はこれらのうち少なくとも２つを含む材料を用いてもよく、単層又は２層以上積層させて形成してもよい。
【００７２】
絶縁膜１１１は、透光性を有する材料または光透過率が高い材料を有していることが望ましいが、導電層１０７ａ、１０７ｂ、又は半導体膜１１２も透光性を有する材料または光透過率が高い材料を有していることが望ましい。したがって、両者の光透過率を比較すると、絶縁膜１１１のほうが、導電層１０７ａ、導電層１０７ｂ、または、半導体膜１１２よりも、光透過率が高いまたは同程度であることが望ましい。なぜなら、絶縁膜１１１は、大面積で形成する場合があるため、光利用効率を向上させるためには、光透過率が高いことが望ましいからである。
【００７３】
絶縁膜１１１は、絶縁体として機能することが望ましいため、絶縁体として適した抵抗率を有していることが望ましい。一方、導電層１０７ａ、１０７ｂは、導体として機能させることが望ましく、半導体膜１１２は、半導体として機能させることが望ましい。そのため、絶縁膜１１１の抵抗率は、導電層１０７ａ、１０７ｂ、導電層１１０ａ、１１０ｂ、または、半導体膜１１２の抵抗率よりも高いことが望ましい。絶縁膜１１１の抵抗率が高い場合は、導体同士を電気的に絶縁させることができるため、漏れ電流などを低減することができ、回路をよりよく動作させることが可能となるため、好適である。
【００７４】
次に、絶縁膜１１１上に半導体膜１１２を形成する。透光性を有する材料または光透過率が高い材料を有して形成されることが望ましい。半導体膜１１２は、酸化物半導体を用いて形成することができる。酸化物半導体として、１族元素（例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、ルビジウム（Ｒｂ）、セシウム（Ｃｓ））、１３族元素（例えば、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ））、１４族元素（例えば、炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）、鉛（Ｐｂ））、１５族元素（例えば、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ））又は１７族元素（例えば、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ））等の不純物元素のうち一種、又は複数種が添加された酸化亜鉛（ＺｎＯ）の非晶質（アモルファス）状態、多結晶状態又は非晶質状態と多結晶状態が混在する微結晶（マイクロクリスタルとも呼ばれる。）状態のもの、又は何も不純物元素が添加されていないものを用いることができる。また、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇｘＺｎ１−ｘＯ）又は酸化カドミウム亜鉛（ＣｄｘＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体（ａ−ＩＧＺＯ）のうちいずれかを用いることができる。半導体膜１１２は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで０．４Ｐａの圧力のもと、Ａｒ：Ｏ２＝５０：５ｓｃｃｍの流量となる条件でスパッタリング法により成膜し、その後、０．０５％に希釈したフッ酸を用いてエッチングにより所望の形状に形成する。半導体膜１１２は、非晶質珪素膜を用いた半導体膜と比べて、酸化のおそれがなく高真空にせずとも成膜できるため、プロセスとして安価である。なお、酸化亜鉛を有する酸化物半導体膜はプラズマに強いため、プラズマＣＶＤ（ＰＣＶＤ又はＰＥＣＶＤともいう）法を用いて成膜してもよい。プラズマＣＶＤ法はＣＶＤ法の中でも特に装置が簡単であり、生産性もよい。
【００７５】
また、上記酸化物半導体には、窒素が添加されていても良い。窒素を添加することにより、酸化物半導体がｎ型の半導体の性質を示す場合、窒素がアクセプタ不純物として働く。このため、窒素が添加された酸化物半導体膜を用いて作製されたトランジスタのしきい値電圧を制御することができる。酸化物半導体にＺｎＯを用いる場合、窒素を添加（ドープ）しておくとよい。ＺｎＯは本来ｎ型の半導体の性質を示す。窒素を添加することで窒素がＺｎＯに対してアクセプタ不純物として働くため、結果としてしきい値電圧を制御することができる。酸化物半導体膜は特に何をせずともｎ型を示す場合、チャネルが形成される酸化物半導体膜の部分に、ｐ型の導電性を付与する不純物を添加し、極力Ｉ型（真性半導体）に近づくようにその導電型を制御しておいてもよい。
【００７６】
半導体膜１１２に対して熱処理を行ってもよい。半導体膜１１２に対して熱処理を行うことにより、半導体膜１１２の結晶性を高めることができる。半導体膜１１２の結晶化は、少なくともトランジスタのチャネル形成領域において行われていればよい。トランジスタのチャネル形成領域において結晶性を高めることにより、トランジスタの特性を向上させることができる。
【００７７】
ここでの熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ハロゲンランプ若しくはランプで加熱するＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置では、赤外光領域、可視光領域、紫外光領域等の波長の光を用いることができる。例えば、ＬＲＴＡ装置を用いる場合、２５０〜５７０℃（好ましくは３００℃〜４００℃、より好ましくは３００〜３５０℃）で１分〜１時間、好ましくは１０分〜３０分行うとよい。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行う。
【００７８】
また、ＬＲＴＡの代わりにレーザ光を照射して加熱処理を行ってもよく、例えば、レーザ光として赤外光レーザ、可視光レーザ、紫外光レーザ等を用いることができる。また、ＬＲＴＡ及びレーザ光照射を組み合わせて選択的に酸化物半導体膜の結晶性を改善してもよい。レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、結晶性を良好にすることができる。なお、レーザ光は酸化物半導体膜のバンドギャップよりもエネルギーの大きいものを用いる方が好ましい。例えば、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、又はＸｅＦのエキシマレーザ発振器から射出されるレーザ光を用いてもよい。
【００７９】
半導体膜１１２は、透光性を有する材料または光透過率が高い材料を有していることが望ましいが、導電層１０７ａ、１０７ｂも透光性を有する材料または光透過率が高い材料を有していることが望ましい。したがって、両者の光透過率を比較すると、半導体膜１１２よりも、導電層１０７ａ、１０７ｂのほうが、光透過率が高いまたは同程度であることが望ましい。なぜなら、導電層１０７ａ、１０７ｂは、大きな面積で形成する場合があるため、光利用効率を向上させるためには、光透過率が高いことが望ましいからである。
【００８０】
半導体膜１１２は、透光性を有する材料または光透過率が高い材料を有していることが望ましいが、これに限定されない。光透過率が小さくても、光を透過することが可能な材料を有していても良い。例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）を有して形成することも可能である。さらに、結晶状態は、単結晶（モノクリスタル）状態、多結晶（ポリクリスタル）、非晶質（アモルファス）、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファス）状態などから選ばれた少なくとも一つの結晶状態を有していることが望ましい。非晶質の場合、低い製造温度で形成でき、または、大型な半導体装置または表示装置を形成することができ、または、ガラスよりも融点の低い基板を用いて形成することができる、などの利点を有しており、好適である。
【００８１】
半導体膜１１２は、半導体として機能することが望ましいため、半導体として適した抵抗率を有していることが望ましい。一方、導電層１０７ａ、１０７ｂは、導体として機能させることが望ましい。そのため、半導体膜１１２の抵抗率は、導電層１０７ａ、１０７ｂの抵抗率よりも高いことが望ましい。
【００８２】
次に、図４（Ｃ）、図５（Ｃ）に示すように、半導体膜１１２上にフォトリソグラフィ法を用いてレジストマスクを作製し（図示せず）、レジストマスクを用いてエッチングを行い、所望の形状に加工された半導体層１１３（島状半導体層ともいう）を形成する。エッチングには、０．０５％に希釈したフッ酸、塩酸等を用いることができる。
【００８３】
半導体層１１３は、トランジスタの半導体層（活性層）またはトランジスタの半導体層（活性層）の一部として機能させることが可能である。または、半導体層１１３は、ＭＯＳ容量またはＭＯＳ容量の一部として機能させることが可能である。または、半導体層１１３は、配線と配線との交差部における寄生容量を小さくするための膜として機能させることが可能である。なお、図示しないが、半導体層１１３上にソース領域及びドレイン領域を形成する、一導電型を付与する不純物元素を含む半導体層を形成してもよい。
【００８４】
次に、図４（Ｄ）、図５（Ｄ）に示すように、半導体層１１３及び絶縁膜１１１を覆うように、導電膜１１４と導電膜１１５をスパッタリング法により積層形成する。この工程は連続的に行われ、マルチチャンバーを用いて連続スパッタリングを行うことも可能である。連続的に、導電膜１１４と導電膜１１５とを成膜することにより、スループットが向上し、不純物やゴミの混入を抑制することができる。
【００８５】
導電膜１１４の光透過率は、十分に高いことが望ましい。また、導電膜１１４の光透過率は、導電膜１１５の光透過率よりも高いことが望ましい。
【００８６】
導電膜１１４は、インジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素を含むＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。これらの材料をスパッタリング法により、単層構造又は積層構造で形成することができる。ただし、積層構造とする場合には、複数の膜の全ての光透過率が十分に高いことが望ましい。
【００８７】
導電膜１１４は、導電膜１０２を形成した材料と概ね同じ材料を有して構成されることが望ましい。概ね同じ材料とは、主成分の元素が同じ材料のことであり、不純物レベルでは、含まれる元素の種類や濃度などが異なっている場合がある。このように、概ね同じ材料を用いることにより、スパッタや蒸着などで透光性を有する導電膜を形成する場合、材料を共有できるというメリットがある。材料を共有できると、同じ製造装置を用いることができ、製造工程をスムーズに流すことができ、スループットを向上させることが可能となり、低コスト化を実現することが可能となる。
【００８８】
導電膜１１５の抵抗率は十分に低く、導電率は十分に高いことが望ましい。また、導電膜１１４の抵抗率は、導電膜１１５の抵抗率よりも高いことが望ましい。ただし、導電膜１１４は、導電層として機能するため、導電膜１１４の抵抗率は、絶縁層の抵抗率よりも低いことが望ましい。
【００８９】
導電膜１１５は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、スパッタリング法又は真空蒸着法により、単層構造又は積層構造で形成することができる。また、導電膜１１５が積層構造で形成する場合には、複数の膜に透光性を有する導電膜が含まれていても良い。
【００９０】
また、導電膜１１５は、導電膜１０３を形成した材料とは、異なる材料を有して構成されることが望ましい。または、導電膜１１５は、遮光性を有する導電膜とは異なる積層構造を有して構成されることが望ましい。なぜなら、製造工程において、加えられる温度が導電膜１１５と導電膜１０３とでは異なる場合が多いからである。通常、導電膜１０３の方が、高温な状態になることが多い。したがって、導電膜１０３の方が融点の高い材料または積層構造を用いることが望ましい。または、導電膜１０３の方が、ヒロックがおきにくい材料又は積層構造を用いることが望ましい。または、導電膜１１５は、映像信号が供給される信号線を構成する場合があるため、導電膜１０３よりも配線抵抗が小さい材料又は積層構造を用いることが望ましい。
【００９１】
導電膜１１４の上に、導電膜１１５を形成した場合、両者の膜が反応を起こしてしまう場合がある。例えば、導電膜１１４の上側の面（導電膜１１５と接する面）がＩＴＯの場合において、導電膜１１５の下側の面（導電膜１１４と接する面）がアルミニウムの場合、化学反応が起きてしまう。したがって、それを避けるために、導電膜１１５の下側の面（導電膜１１４と接する面）には、高融点材料を用いることが望ましい。例えば、高融点材料の例としては、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ネオジム（Ｎｄ）などがあげられる。そして、それらの膜の上に、導電率の高い材料を用いて、導電膜１１５を多層膜とすることは、好適である。導電率の高い材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などがあげられる。これらの材料は、遮光性及び反射性を有している。
【００９２】
次に、図６（Ａ）及び図７（Ａ）に示すように、導電膜１１５上にレジストマスク１１８ａ〜１１８ｃを形成する。レジストマスク１１８ａ〜１１８ｃは、多階調マスクを用いることにより、厚さの異なる領域を有するレジストマスクである。
【００９３】
図６（Ａ）及び図７（Ａ）に示すように、ハーフトーンマスクは、光を透過する基板１１６上に半透過層１１７ｂ〜１１７ｄ及び遮光層１１７ａで構成されている。従って、導電膜１１５上には、後に保持容量部の上部電極、ソース電極又はドレイン電極となる箇所には薄いレジストマスク、後にソース配線となる箇所には厚いレジストマスクが形成される。
【００９４】
図６（Ｂ）及び図７（Ｂ）に示すように、レジストマスク１１８ａ〜１１８ｃを用いて導電膜１１４及び導電膜１１５にエッチングを行う。エッチングを行うことにより、導電層１１９ａ、導電層１２０ａ、導電層１１９ｂ、導電層１２０ｂ、導電層１１９ｃ、導電層１２０ｃを形成することができる。
【００９５】
ここで、半導体層１１３に対して、希釈したフッ酸を用いてエッチングを行うことにより、チャネルの一部をエッチングすることができる。
【００９６】
次に、図６（Ｃ）及び図７（Ｃ）に示すように、レジストマスク１１８ａ〜１１８ｃに対して、酸素プラズマによるアッシングを行う。レジストマスク１１８ａ〜１１８ｃに対して酸素プラズマによるアッシングを行うことにより、レジストマスク１１８ｂ、１１８ｃは除去され、その下の導電層１２０ａ、１２０ｃが露出する。また、レジストマスク１１８ａは縮小し、レジストマスク１２１として残存する。このように多階調マスクで形成したレジストマスクを用いることで、追加のレジストマスクを用いることなく、工程を簡略化することができる。
【００９７】
次に、図８（Ａ）及び図９（Ａ）に示すように、レジストマスク１２１を用いて、遮光性を有する導電層に対してエッチングする。その結果、導電層１２０ａの一部と１２０ｃは除去され、導電層１１９ｂと１１９ｃが露出する。また、導電層１１９ａと１２０ａは、レジストマスク１２１が形成されている部分を残して除去される。これは、レジストマスク１１８ａがアッシング処理により縮小し、導電層１２０ａが露出されるためである。従って、レジストマスク１２１からはみ出した遮光性を有する導電層も同時にエッチングされる。これにより、導電層１２２と導電層１１９ａとは、それぞれの層が有する面積が大きく異なってくる。つまり、導電層１１９ａが有する面積は、導電層１２２が有する面積よりも大きい。または、導電層１２２と導電層１１９ａとは、導電層１２２と導電層１１９ａとが重なった領域と、導電層１２２と導電層１１９ａとが重なっていない領域とを有する。
【００９８】
遮光性を有する導電層を除去する際に、透光性を有する導電層も一部（例えば、遮光性を有する導電層と接していた表面部分など）が除去される場合がある。透光性を有する導電層が、どの程度除去されるのかは、透光性を有する導電層と遮光性を有する導電層とのエッチングの選択比によって決まる。そのため、例えば、導電層１２２で覆われている領域の導電層１１９ａの膜厚は、導電層１２２で覆われていない領域の導電層１１９ａの膜厚よりも、厚くなる場合が多い。
【００９９】
なお、導電層１２２および導電層１１９ａは、主に、その一部の領域（主に導電層１２２の領域）が、ソース配線、またはソース配線の一部として機能し、別の一部の領域（主に導電層１１９ａのみがある領域）が、トランジスタのソース電極、またはソース電極の一部として機能することが可能である。より好ましくは、導電層１２２と導電層１１９ａとが重なっている領域では、導電率の高い導電層１２２を有している場合があるので、ソース配線またはソース配線の一部として機能することが望ましい。または、より好ましくは、導電層１２２が配置されていない領域における導電層１１９ａは、光を透過させることができる場合があるので、トランジスタのソース電極、またはソース電極の一部として機能することが望ましい。
【０１００】
したがって、導電層１２２および導電層１１９ａにおいては、ソース電極としての機能を有する配線が、ソース配線として機能する配線（または、ソース配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、導電層１２２および導電層１１９ａにおいては、ソース配線が有する少なくとも一つの層が、ソース配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ソース電極として機能する、と考えることができる。または、導電層１２２および導電層１１９ａにおいては、導電層１１９ａが、導電層１２２よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、ソース電極として機能する、と考えることができる。すなわち、ソース配線の一部が、ソース電極またはソース電極の一部として機能する、と考えることができる。または、ソース電極またはソース電極の一部として主に機能する導電層である導電層１１９ａの上に、ソース配線またはソース配線の一部として主に機能する導電層である導電層１２２が設けられている、ということもできる。
【０１０１】
ここで、ソース電極と述べたが、ソースとドレインとは、電圧の大小、または、トランジスタの極性などによって入れ替わるため、ソースは、ドレインであるとすることも可能である。
【０１０２】
また、導電層１１０ａ及び導電層１０７ａにおいて説明したように、遮光性を有する導電層および導電層１１９ｃは、主に、その一部の領域（主に遮光性を有する導電層の領域）が、容量配線、または容量配線の一部として機能し、別の一部の領域（主に導電層１１９ｃのみがある領域）が、容量素子の電極、または容量素子の電極の一部として機能することが可能である。より好ましくは、遮光性を有する導電層と導電層１１９ｃとが重なっている領域では、導電率の高い遮光性を有する導電層を有している場合があるので、容量配線または容量配線の一部として機能することが望ましい。または、より好ましくは、遮光性を有する導電層が配置されていない領域における導電層１１９ｃは、光を透過させることができる場合があるので、容量素子の電極、または容量素子の電極の一部として機能することが望ましい。
【０１０３】
したがって、遮光性を有する導電層および導電層１１９ｃにおいては、容量素子の電極としての機能を有する配線が、容量素子として機能する配線（または、容量配線として機能する配線のうちの少なくとも一つの層）と、接続されている、と考えることもできる。あるいは、遮光性を有する導電層および導電層１１９ｃにおいては、容量配線が有する少なくとも一つの層が、容量配線が有する別の層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。または、遮光性を有する導電層および導電層１１９ｃにおいては、導電層１１９ｃが、遮光性を有する導電層よりも、面積が大きい状態で形成され、面積が大きくなっている領域の一部は、容量素子の電極として機能する、と考えることができる。すなわち、容量配線の一部が、容量素子の電極または容量素子の電極の一部として機能する、と考えることができる。または、容量素子の電極または容量素子の電極の一部として主に機能する導電層である導電層１１０ｂの上に、容量配線または容量配線の一部として主に機能する導電層である導電層１１９ｃが設けられている、ということもできる。
【０１０４】
次に、図８（Ｂ）及び図９（Ｂ）に示すように、レジストマスク１２１を除去する。以上により、トランジスタ１３０、容量素子１３１を作製することができ、トランジスタ１３０、容量素子１３１を、透光性を有する素子とすることができる。
【０１０５】
図９（Ｂ）においては、ソース電極又はドレイン電極の形成されている方向に対して、９０°回転した向きでの断面図であるため、ソース電極又はドレイン電極が図示されていない。
【０１０６】
次に、図８（Ｃ）及び図９（Ｃ）に示すように、絶縁膜１２３を形成する。絶縁膜１２３は、単層構造又は積層構造で形成することができる。積層構造で形成する場合には、それぞれの膜の光透過率が十分に高いことが望ましい。絶縁膜１２３は、不純物などからトランジスタを保護する絶縁膜として機能する。また、絶縁膜１２３は、トランジスタ、容量素子、又は配線などによる凹凸を緩和し、トランジスタ、容量素子、又は配線などが形成された表面を平坦にする絶縁膜として機能することが可能である。つまり、絶縁膜１２３は、平坦化膜として機能することが可能である。
【０１０７】
特に、トランジスタ１３０、容量素子１３１を、透光性を有する素子として形成することができるため、それらが配置されている領域も開口領域として利用できるようにするため、トランジスタ１３０、容量素子１３１又は配線などによる凹凸を緩和して、これらの素子が形成された上部を平坦にすることは有益である。
【０１０８】
絶縁膜１２３は、窒化珪素を有する膜で形成されることが望ましい。窒化珪素膜は、不純物をブロッキングする効果が高いため好適である。または、絶縁膜１２３は、有機材料を有する膜で形成されることが望ましい。有機材料の例として、アクリル、ポリイミド、ポリアミドなどが好適である。これらの有機材料は、凹凸を平坦にする機能が高いため好適である。したがって、絶縁膜１２３を窒化珪素膜と有機材料の膜とで積層構造とする場合には、下側に窒化珪素膜を配置し、上側に有機材料の膜を配置することが好適である。
【０１０９】
なお、絶縁膜１２３は、カラーフィルターとしての機能を有することが可能である。基板１０１上にカラーフィルターを設けることにより、対向基板にカラーフィルターを設ける必要がなくなり、２つの基板の位置を調整するためのマージンが必要なくなるため、パネルの製造を容易にすることができる。
【０１１０】
次に、絶縁膜１２３、又は絶縁膜１２３及び絶縁膜１１１の一部分を除去してコンタクトホールを形成する。
【０１１１】
次に、図８（Ｄ）及び図９（Ｄ）に示すように、絶縁膜１２３及びコンタクトホール上に導電膜を形成し、該導電膜の一部をエッチングすることにより、１２４ａ、１２４ｂを形成する。導電膜は、単層構造又は積層構造で形成することができる。積層構造とする場合には、それぞれの膜の光透過率が十分に高いことが好ましい。
【０１１２】
導電膜１２４ａ、１２４ｂは、画素電極として機能させることができる。又は、導電膜１２４ａ、１２４ｂは、容量素子の電極として機能させることができる。そのため、導電膜１２４ａ、１２４ｂは、透光性を有する材料または光透過率の高い材料を有して構成されることが望ましい。
【０１１３】
導電膜１２４ａ、１２４ｂは、コンタクトホールを介して、ソース配線、ソース電極、ゲート配線、ゲート電極、画素電極、容量配線、容量素子の電極などを互いに接続することが可能となる。したがって、導電膜１２４ａ、１２４ｂは、導体と導体とを接続するための配線として機能させることができる。
【０１１４】
導電膜１２４ａ、１２４ｂと、導電膜１０２とは、概ね同じ材料を有して構成されることが望ましい。あるいは、導電膜１２４ａ、１２４ｂ、導電膜１１４とは、概ね同じ材料を有して構成されることが望ましい。このように、概ね同じ材料で形成することにより、スパッタや蒸着などで透光性を有する導電膜を形成する場合、材料を共有できるというメリットがある。材料を共有できると、同じ製造装置を用いることができ、製造工程をスムーズに流すことができ、スループットを向上させることが可能となり、低コスト化を実現することが可能となる。
【０１１５】
本実施の形態では、チャネルエッチ型のトランジスタの作製方法を示したが、本発明の一態様はこれに限られず、チャネル保護型のトランジスタを作製することもできる。チャネル保護型のトランジスタの断面図の一例を図１９に示す。チャネル保護型のトランジスタを作製する場合には、図４（Ａ）及び図５（Ａ）までは、チャネルエッチ型と同様に作製することができる。次に、図４（Ｂ）及び図５（Ｂ）において、半導体膜１１２を形成した後に、保護膜１３２を形成する。保護膜１３２は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを適宜用いることができる。次に、保護膜１３２上にレジストマスクを形成し、エッチングを行うことにより、保護膜を所望の形状に加工してチャネル保護層を形成することができる。その後、図４（Ｃ）及び図５（Ｃ）以降は、チャネルの一部を除去する工程を除いて、チャネルエッチ型の作製方法と同様に行えばよい。
【０１１６】
以上により、本発明の一態様を適用することにより、透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置する場合であっても、開口率を向上させることができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、または容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【０１１７】
次に、図１と異なる素子基板の他の一例について図１０を用いて説明する。図１０（Ａ）は、本実施の形態に係る半導体装置の上面図であり、図１０（Ｂ）は、Ｆ−Ｇの断面図である。図１と異なる点は、保持容量部の下部電極の面積を大きくし、保持容量部の上部電極を画素電極１２４としている点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好ましい。以下、保持容量部及び保持容量配線以外の構成は、図１で示した構成と同様であるため、詳細な説明は省略する。
【０１１８】
このような構成とすることにより、ソース配線及びソース電極又はドレイン電極を形成する際に、保持容量部の上部電極を形成する必要がなくなるため、透過率を高めることができる。また、透過率の高い保持容量部を大きく形成することができる。保持容量部を大きくすることによって、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。また、保持容量部を大きく形成した場合であっても、開口率を高めることができ消費電力を低減することができる。また、絶縁膜を２層としているため、絶縁膜に形成されるピンホール等による層間ショートを防止することができる。また、容量配線の凹凸を低減することができ、液晶の配向乱れを抑制することができる。
【０１１９】
次に、図１と異なる素子基板の他の一例について図１１を用いて説明する。図１１（Ａ）は、本実施の形態に係る半導体装置の上面図であり、図１１（Ｂ）は、Ｈ−Ｉの断面図である。図１と異なる点は、保持容量部の下部電極を大きくし、容量配線を透光性を有する導電層と遮光性を有する導電層との順で積層し、保持容量部の上部電極を大きくしている点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好ましい。以下、保持容量部以外の構成は、図１で示した構成と同様であるため、詳細な説明は省略する。
【０１２０】
このような構成とすることにより、容量配線を抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。また、画素電極のコンタクトホールによる凹凸で、液晶の配向乱れがあったとしても、容量配線の遮光性を有する導電層により、光漏れを防止することができる。また、保持容量を大きくすることによって、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。また、保持容量を大きく形成した場合であっても、開口率を高めることができ消費電力を低減することができる。
【０１２１】
次に、図１と異なる素子基板の他の一例について図１２を用いて説明する。図１２（Ａ）は、本実施の形態に係る半導体装置の上面図であり、図１２（Ｂ）は、Ｊ−Ｋの断面図である。図１と異なる点は、保持容量部の下部電極として機能する透光性を有する導電層を大きくし、保持容量部の上部電極として機能する透光性を有する導電層を大きくしている点にある。保持容量部の大きさは、画素ピッチの７割以上、又は８割以上とすることが好ましい。以下、保持容量部以外の構成は、図１で示した構成と同様であるため、詳細な説明は省略する。
【０１２２】
このような構成とすることにより、透過率の高い保持容量を大きく形成することができる。保持容量を大きくすることによって、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。また、フィードスルー電位を小さくすることができる。また、保持容量を大きく形成した場合であっても、開口率を高めることができ、消費電力を低減することができる。
【０１２３】
次に、本実施の形態に係る表示装置の外観及び断面について、図１４を用いて説明する。図１４は、第１の基板４００１上に形成された半導体層を有する薄膜トランジスタ４０１０及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、液晶表示装置の上面図であり、図１４（Ｂ）は、図１４（Ａ）のＡ−Ａ’における断面図相当する。
【０１２４】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお本実施の形態では、多結晶半導体膜を用いた薄膜トランジスタを有する信号線駆動回路を、第１の基板４００１に貼り合わせる例について説明するが、単結晶半導体を用いたトランジスタで信号線駆動回路を形成し、貼り合わせるようにしても良い。図１４では、信号線駆動回路４００３に含まれる、多結晶半導体膜で形成された薄膜トランジスタ４００９を例示する。
【０１２５】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１４（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０とを例示している。薄膜トランジスタ４０１０は半導体層を用いた薄膜トランジスタに相当する。画素部４００２には、保持容量部が図示されていないが、図１、図１０乃至図１２に図示するような保持容量部を形成することもできる。
【０１２６】
上述したように、トランジスタのゲート電極と電気的に接続されるゲート配線は、透光性を有する導電層と、遮光性を有する導電層との順で積層されており、トランジスタのソース電極又はドレイン電極と電気的に接続されるソース配線は、透光性を有する導電層と遮光性を有する導電層との順で積層されている。つまり、トランジスタのゲート電極は、ゲート配線を構成する透光性を有する導電層の一部で形成されており、ソース電極又はドレイン電極は、ソース配線を構成する透光性を有する導電層と一部で構成されている。
【０１２７】
ゲート配線及びソース配線を、透光性を有する導電層と遮光性を有する導電層との順で積層することにより、配線抵抗を低減し、消費電力を低減することができる。また、ゲート配線及びソース配線は、遮光性を有する導電層を用いて構成されているため、画素間を遮光することができる。つまり、行方向に配置されたゲート配線と、列方向に配置されたソース配線とによって、ブラックマトリクスを用いることなく画素間の隙間を遮光することができる。
【０１２８】
このようにして、保持容量部を、透光性を有する導電層で構成することにより、開口率を向上させることができる。また、保持容量部を、透光性を有する導電層で構成することにより、保持容量部を大きくすることができるため、トランジスタがオフになったときでも、画素電極の電位が保持されやすくなる。
【０１２９】
また４０１３は液晶素子に相当し、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と配線４０４０を介して電気的に接続されている。そして液晶素子４０１３の対向電極４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極４０３１と液晶４００８とが重なっている部分が、液晶素子４０１３に相当する。
【０１３０】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１３１】
また４０３５は球状のスペーサであり、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお絶縁膜を選択的にエッチングすることで得られるスペーサを用いていても良い。
【０１３２】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４、４０１５を介して、ＦＰＣ４０１８から供給されている。
【０１３３】
本実施の形態では、接続端子４０１６が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成されている。また、引き回し配線４０１４、４０１５は、配線４０４１と同じ導電膜で形成されている。
【０１３４】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１３５】
なお、図示していないが、本実施の形態に示した液晶表示装置は配向膜、偏光板を有し、更にカラーフィルターや遮蔽膜を有していても良い。
【０１３６】
また、図１４では、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１３７】
次に、半導体装置の一態様に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１８を用いて説明する。図１８は、第１の基板４５０１上に形成された実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール材４５０５によって封止した、パネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＨ−Ｉにおける断面図に相当する。
【０１３８】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１３９】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０１４０】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０１４１】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０１４２】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１４３】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１４４】
発光素子４５１１に酸素、水素、二酸化炭素、又は水分等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０１４５】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０１４６】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【０１４７】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０１４８】
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１４９】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いる。
【０１５０】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１５１】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１８の構成に限定されない。
【０１５２】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０１５３】
以上のように、本実施の形態を適用して表示装置を製造することにより、画素部に透光性を有するトランジスタ又は透光性を有する容量素子を形成することができる。そのため、画素内にトランジスタや容量素子を配置した場合であっても、開口率を向上させることができる。したがって、高輝度の表示装置を作製することができる。さらに、トランジスタと素子（例えば、別のトランジスタ）とを接続する配線、又は容量素子と素子（例えば、別の容量素子）とを接続する配線は、抵抗率が低く導電率が高い材料を用いて形成することができるため、信号の波形なまりを低減し、配線抵抗による電圧降下を低減することができる。
【０１５４】
本実施の形態は、他の実施の形態に記載した構成と組み合わせて実施することが可能である。
【０１５５】
（実施の形態２）
本発明の一態様に係る素子基板、及びそれを用いた表示装置等によって、アクティブマトリクス型表示装置パネルに用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明の一態様を実施できる。
【０１５６】
その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１５に示す。
【０１５７】
図１５（Ａ）はテレビジョン装置である。表示パネルを、図１５（Ａ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面２００３が形成され、その他付属設備としてスピーカ部２００９、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。
【０１５８】
図１５（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。
【０１５９】
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れた液晶表示パネルで形成し、サブ画面を低消費電力で表示可能な発光表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を発光表示パネルで形成し、サブ画面を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。
【０１６０】
本発明の一態様を適用することによって、開口率の高い画素を形成することができるため、高輝度の表示装置を作製することができる。したがって、テレビジョン装置の低消費電力化を図ることができる。
【０１６１】
図１５（Ｂ）は携帯電話機２３０１の一例を示している。この携帯電話機２３０１は、表示部２３０２、操作部２３０３などを含んで構成されている。表示部２３０２においては、本発明の一態様を適用することによって、開口率の高い画素を形成することができるため、高輝度の表示装置を作製することができる。したがって、携帯電話の低消費電力化を図ることができる。
【０１６２】
また、図１５（Ｃ）に示す携帯型のコンピュータは、本体２４０１、表示部２４０２等を含んでいる。表示部２４０２に、本発明の一態様を適用することによって、開口率の高い画素を形成することができるため、高輝度の表示装置を作製することができる。したがって、コンピュータの低消費電力化を図ることができる。
【０１６３】
図１６はスマートフォン携帯電話機の構成の一例を示しており、例えば表示部に、上記実施の形態で示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用される。図１６（Ａ）が正面図、図１６（Ｂ）が背面図、図１６（Ｃ）が展開図である。スマートフォン携帯電話機は、筐体１１１１及び筐体１００２二つの筐体で構成されている。スマートフォン携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォンとも呼ばれている。
【０１６４】
携帯電話機は、筐体１１１１及び筐体１００２の二つの筐体で構成されている。筐体１１１１においては、表示部１１０１、スピーカ１１０２、マイクロフォン１１０３、操作キー１１０４、ポインティングディバイス１１０５、表面カメラ用レンズ１１０６、外部接続端子ジャック１１０７、イヤホン端子１００８等を備え、筐体１００２においては、キーボード１２０１、外部メモリスロット１２０２、裏面カメラ１２０３、ライト１２０４などにより構成されている。また、アンテナは筐体１１１１内部に内蔵されている。
【０１６５】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１６６】
図１６（Ａ）では筐体１１１１と筐体１００２が重なり合っており、図１６（Ａ）の状態から筐体１１１１と筐体１００２がスライドし、図１６（Ｃ）のように展開する。表示部１１０１には、上記実施の形態に示される表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部１１０１と同一面上に及び表面カメラ用レンズ１１０６を同一の面に備えているため、テレビ電話が可能である。また、表示部１１０１をファインダーとし裏面カメラ１２０３及びライト１２０４で静止画及び動画の撮影が可能である。
【０１６７】
スピーカ１１０２及びマイクロフォン１１０３は音声通話に限らず、テレビ電話、録音、再生等の用途に使用できる。操作キー１１０４では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール、カーソル移動等が可能である。
【０１６８】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード１２０１を用いると便利である。重なり合った筐体１１１１と筐体１００２（図１６（Ａ））はスライドでき、図１６（Ｃ）のように展開して携帯情報端末として使用できる。また、キーボード１２０１、ポインティングディバイス１１０５を用い円滑な操作でマウスの操作が可能である。外部接続端子ジャック１１０７はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット１２０２に記録媒体を挿入し大量のデータ保存及び移動に対応できる。
【０１６９】
筐体１００２の裏面（図１６（Ｂ））には、裏面カメラ１２０３及びライト１２０４を備えており、表示部１１０１をファインダーとし静止画及び動画の撮影が可能である。
【０１７０】
また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えたものであってもよい。
【０１７１】
上記実施の形態に示す表示装置を適用することにより、画質の向上したスマートフォンを提供することができる。
【０１７２】
なお、本実施の形態は、他の実施の形態と適宜組み合わせることができる。
【符号の説明】
【０１７３】
１０１ 基板
１０２ 導電膜
１０３ 導電膜
１０４ 基板
１０５ａ 半透過層
１０５ｂ 遮光層
１０５ｃ 半透過層
１０６ａ レジストマスク
１０６ｂ レジストマスク
１０７ａ 導電層
１０７ｂ 導電層
１０８ａ 導電層
１０８ｂ 導電層
１０９ レジストマスク
１１０ａ 導電層
１１０ｂ 導電層
１１１ 絶縁膜
１１２ 半導体膜
１１３ 半導体層
１１４ 導電膜
１１５ 導電膜
１１６ 基板
１１７ａ 遮光層
１１７ｂ 半透過層
１１７ｃ 半透過層
１１７ｄ 半透過層
１１８ａ レジストマスク
１１８ｂ レジストマスク
１１８ｃ レジストマスク
１１９ａ 導電層
１１９ｂ 導電層
１１９ｃ 導電層
１２０ａ 導電層
１２０ｂ 導電層
１２０ｃ 導電層
１２１ レジストマスク
１２２ 導電層
１２３ 絶縁膜
１２４ 画素電極
１２４ａ 導電膜
１２４ｂ 導電膜
１３０ トランジスタ
１３１ 容量素子
１３２ 保護膜
１８０ グレートーンマスク
１８１ 基板
１８２ 遮光部
１８３ 回折格子部
１８５ ハーフトーンマスク
１８６ 基板
１８７ 半透光部
１８８ 遮光部
３０１ ソース配線部
３０２ トランジスタ部
３０３ ゲート配線部
３０４ 保持容量部
１００２ 筐体
１１０１ 表示部
１１０２ スピーカ
１１０３ マイクロフォン
１１０４ 操作キー
１１０５ ポインティングディバイス
１１０６ 表面カメラ用レンズ
１１０７ 外部接続端子ジャック
１００８ イヤホン端子
１１１１ 筐体
１２０１ キーボード
１２０２ 外部メモリスロット
１２０３ 裏面カメラ
１２０４ ライト
２００１ 筐体
２００２ 表示用パネル
２００３ 主画面
２００４ モデム
２００５ 受信機
２００６ リモコン操作機
２００７ 表示部
２００８ サブ画面
２００９ スピーカ部
２３０１ 携帯電話機
２３０２ 表示部
２３０３ 操作部
２４０１ 本体
２４０２ 表示部
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶
４００９ 薄膜トランジスタ
４０１０ 薄膜トランジスタ
４０１３ 液晶素子
４０１４ 配線
４０１５ 配線
４０１６ 接続端子
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極
４０３１ 対向電極
４０３５ スペーサ
４０４０ 配線
４０４１ 配線
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
【特許請求の範囲】
【請求項１】
第１の導電膜と第２の導電膜との順で積層された、ゲート電極を含むゲート配線と、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上方に設けられた島状の半導体膜と、
第３の導電膜と第４の導電膜との順で積層された、ソース電極を含むソース配線と、
前記島状の半導体膜と、前記ソース電極を含むソース配線を覆う層間絶縁膜と、
前記層間絶縁膜の上方に設けられ、前記島状の半導体膜に電気的に接続された画素電極と、
容量配線とを有し、
前記ゲート電極は、前記第１の導電膜で形成され、
前記ゲート配線は、前記第１の導電膜と第２の導電膜で形成され、
前記ソース電極は、前記第３の導電膜で形成され、
前記ソース配線は、前記第３の導電膜と前記第４の導電膜で形成されていることを特徴とする半導体装置。
【請求項２】
第１の導電膜と第２の導電膜との順で積層された、ゲート電極を含むゲート配線と、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上方に設けられた島状の半導体膜と、
第３の導電膜と第４の導電膜との順で積層された、ソース電極を含むソース配線と、
前記島状の半導体膜と、前記ソース電極を含むソース配線を覆う層間絶縁膜と、
前記層間絶縁膜の上方に設けられ、前記島状の半導体膜に電気的に接続された画素電極と、
容量配線とを有し、
前記ゲート電極は、前記第１の導電膜で形成され、
前記ゲート配線は、前記第１の導電膜と第２の導電膜で形成され、
前記ソース電極は、第３の導電膜で形成され、
前記ソース配線は、前記第３の導電膜と前記第４の導電膜で形成され、
前記ゲート絶縁膜を誘電体として、前記第１の導電膜と前記第３の導電膜とで形成される保持容量を有することを特徴とする半導体装置。
【請求項３】
第１の導電膜と第２の導電膜が積層された、ゲート電極を含むゲート配線と、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上方に設けられた島状の半導体膜と、
第３の導電膜と第４の導電膜が積層された、ソース電極を含むソース配線と、
前記島状の半導体膜と、前記ソース電極を含むソース配線を覆う層間絶縁膜と、
前記層間絶縁膜の上方に設けられ、前記島状の半導体膜に電気的に接続された画素電極と、
容量配線とを有し、
前記ゲート電極は、前記第１の導電膜で形成され、
前記ゲート配線は、前記第１の導電膜と第２の導電膜で形成され、
前記ソース電極は、前記第３の導電膜で形成され、
前記ソース配線は、前記第３の導電膜と前記第４の導電膜で形成され、
前記容量配線は、前記半導体膜が形成されている材料と同じ材料で形成されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３において、
前記第１の導電膜及び前記第３の導電膜は、透光性を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４において、
前記第２の導電膜及び前記第４の導電膜は、遮光性を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第３の導電膜及び第４の導電膜は、前記第１の導電膜及び第２の導電膜よりも導電率が高いことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６において、
前記第２の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７において、
前記第４の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８において、
前記第１の導電膜及び前記第３の導電膜は、透光性を有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記半導体膜は、酸化亜鉛、酸化チタン、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム、ＩｎＧａＯ３（ＺｎＯ）５及びａ−ＩＧＺＯから選択されたいずれか一であることを特徴とする半導体装置。
【請求項１１】
透光性を有する絶縁基板上に、第１の導電膜と第２の導電膜とを順に形成し、
多階調マスクを用いて、前記第１の導電膜と前記第２の導電膜の積層を残存させる部分と、前記第１の導電膜を残存させる部分とで、膜厚の異なる第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記第１の導電膜及び前記第２の導電膜をエッチングし、
前記第１のマスクをアッシングして第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて、前記第２の導電膜をエッチングして、前記第１の導電膜の一部を露出させ、
前記透光性を有する絶縁基板、前記第１の導電膜及び前記第２の導電膜を覆うように第１の絶縁膜を形成し、
前記第１の導電膜上に前記第１の絶縁膜を介して、島状の半導体膜を形成し、
前記絶縁膜上に、第３の導電膜と第４の導電膜とを順に形成し、
多階調マスクを用いて、前記第３の導電膜と前記第４の導電膜の積層を残存させる部分と、前記第３の導電膜を残存させる部分とで、膜厚の異なる第３のレジストマスクを形成し、
前記第３のレジストマスクを用いて、前記第３の導電膜及び前記第４の導電膜をエッチングし、
前記第３のレジストマスクをアッシングして第４のマスクを形成し、
前記第４のレジストマスクを用いて、前記第４の導電膜をエッチングして、前記第３の導電膜の一部を露出させることを特徴とする半導体装置の作製方法。
【請求項１】
第１の導電膜と第２の導電膜との順で積層された、ゲート電極を含むゲート配線と、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上方に設けられた島状の半導体膜と、
第３の導電膜と第４の導電膜との順で積層された、ソース電極を含むソース配線と、
前記島状の半導体膜と、前記ソース電極を含むソース配線を覆う層間絶縁膜と、
前記層間絶縁膜の上方に設けられ、前記島状の半導体膜に電気的に接続された画素電極と、
容量配線とを有し、
前記ゲート電極は、前記第１の導電膜で形成され、
前記ゲート配線は、前記第１の導電膜と第２の導電膜で形成され、
前記ソース電極は、前記第３の導電膜で形成され、
前記ソース配線は、前記第３の導電膜と前記第４の導電膜で形成されていることを特徴とする半導体装置。
【請求項２】
第１の導電膜と第２の導電膜との順で積層された、ゲート電極を含むゲート配線と、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上方に設けられた島状の半導体膜と、
第３の導電膜と第４の導電膜との順で積層された、ソース電極を含むソース配線と、
前記島状の半導体膜と、前記ソース電極を含むソース配線を覆う層間絶縁膜と、
前記層間絶縁膜の上方に設けられ、前記島状の半導体膜に電気的に接続された画素電極と、
容量配線とを有し、
前記ゲート電極は、前記第１の導電膜で形成され、
前記ゲート配線は、前記第１の導電膜と第２の導電膜で形成され、
前記ソース電極は、第３の導電膜で形成され、
前記ソース配線は、前記第３の導電膜と前記第４の導電膜で形成され、
前記ゲート絶縁膜を誘電体として、前記第１の導電膜と前記第３の導電膜とで形成される保持容量を有することを特徴とする半導体装置。
【請求項３】
第１の導電膜と第２の導電膜が積層された、ゲート電極を含むゲート配線と、
前記ゲート電極及び前記ゲート配線を覆うゲート絶縁膜と、
前記ゲート絶縁膜の上方に設けられた島状の半導体膜と、
第３の導電膜と第４の導電膜が積層された、ソース電極を含むソース配線と、
前記島状の半導体膜と、前記ソース電極を含むソース配線を覆う層間絶縁膜と、
前記層間絶縁膜の上方に設けられ、前記島状の半導体膜に電気的に接続された画素電極と、
容量配線とを有し、
前記ゲート電極は、前記第１の導電膜で形成され、
前記ゲート配線は、前記第１の導電膜と第２の導電膜で形成され、
前記ソース電極は、前記第３の導電膜で形成され、
前記ソース配線は、前記第３の導電膜と前記第４の導電膜で形成され、
前記容量配線は、前記半導体膜が形成されている材料と同じ材料で形成されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３において、
前記第１の導電膜及び前記第３の導電膜は、透光性を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４において、
前記第２の導電膜及び前記第４の導電膜は、遮光性を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第３の導電膜及び第４の導電膜は、前記第１の導電膜及び第２の導電膜よりも導電率が高いことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６において、
前記第２の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７において、
前記第４の導電膜は、Ａｌ、Ｔｉ、Ｃｕ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｔａ、Ｚｒ及びＣｏから選ばれる一つ又は複数の元素から形成されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８において、
前記第１の導電膜及び前記第３の導電膜は、透光性を有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記半導体膜は、酸化亜鉛、酸化チタン、酸化マグネシウム亜鉛、酸化カドミウム亜鉛、酸化カドミウム、ＩｎＧａＯ３（ＺｎＯ）５及びａ−ＩＧＺＯから選択されたいずれか一であることを特徴とする半導体装置。
【請求項１１】
透光性を有する絶縁基板上に、第１の導電膜と第２の導電膜とを順に形成し、
多階調マスクを用いて、前記第１の導電膜と前記第２の導電膜の積層を残存させる部分と、前記第１の導電膜を残存させる部分とで、膜厚の異なる第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記第１の導電膜及び前記第２の導電膜をエッチングし、
前記第１のマスクをアッシングして第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて、前記第２の導電膜をエッチングして、前記第１の導電膜の一部を露出させ、
前記透光性を有する絶縁基板、前記第１の導電膜及び前記第２の導電膜を覆うように第１の絶縁膜を形成し、
前記第１の導電膜上に前記第１の絶縁膜を介して、島状の半導体膜を形成し、
前記絶縁膜上に、第３の導電膜と第４の導電膜とを順に形成し、
多階調マスクを用いて、前記第３の導電膜と前記第４の導電膜の積層を残存させる部分と、前記第３の導電膜を残存させる部分とで、膜厚の異なる第３のレジストマスクを形成し、
前記第３のレジストマスクを用いて、前記第３の導電膜及び前記第４の導電膜をエッチングし、
前記第３のレジストマスクをアッシングして第４のマスクを形成し、
前記第４のレジストマスクを用いて、前記第４の導電膜をエッチングして、前記第３の導電膜の一部を露出させることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２００９−３０２５２０（Ｐ２００９−３０２５２０Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００９−１１５３２７（Ｐ２００９−１１５３２７）
【出願日】平成２１年５月１２日（２００９．５．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２１年５月１２日（２００９．５．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]