【課題】予備スパッタの安定化を図ることにより膜質や膜厚制御性を向上させた成膜装置及び成膜方法を提供する。
【解決手段】シャッタ板１５は、回動経路Ｒに設けられてターゲット１８とシャッタ板１５との間にターゲット１８を遮蔽するための遮蔽面１５Ｕを有し、また、回動経路Ｒに設けられてターゲット１８とシャッタ板１５との間に基板Ｓ側に向かって凹設された凹部１５Ｂとを有する。そして、シャッタ板１５は、ターゲット１８のプレスパッタを実行するとき、その凹部１５Ｂとターゲット１８とを対向させ、ターゲット１８の本スパッタを実行するとき、その開口１５Ａとターゲット１８とを対向させる。 （もっと読む）

【課題】強誘電体キャパシタの特性ばらつきを低減する。
【解決手段】本発明の製造方法は、基体上に第１電極３２と強誘電体膜３３と第２電極３４とが順次積層された強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３及び前記基体を覆って第１層間絶縁膜５を形成する工程と、第１層間絶縁膜５を覆って第２層間絶縁膜６の材料膜６１を形成する工程と、材料膜６１の上面側をＣＭＰ法で研磨することにより、強誘電体キャパシタ３上に位置する第１層間絶縁膜５を露出させる工程と、第１層間絶縁膜５を露出させる工程の後に、第１層間絶縁膜５を貫通して第２電極３４を露出させるコンタクトホール７０を形成する工程と、コンタクトホール７０内に、第２電極３４と導通するプラグ導電部を形成する工程と、を有する。第１層間絶縁膜５は、第２層間絶縁膜６と比して、ＣＭＰ法による研磨速度が遅くなるようにする。 （もっと読む）

【課題】貫通配線１６ａ〜１６ｃが基板１８から剥離することを抑制し、且つ貫通孔４４の内壁面に均一な膜厚の絶縁膜を膜厚制御性良く形成する。
【解決手段】シリコンからなる基板１８の表裏面を貫通孔４４が貫通し、貫通孔４４の内部に熱酸化膜４５を介して配線金属４７からなる貫通配線１６が充填され、基板１８の表面に緩衝膜１７が積層され、貫通配線１６は緩衝膜１７を貫通して緩衝膜１７上に延長されている貫通配線付基板を製造する方法であって、基板１８をエッチングして貫通孔４４を形成する第１の工程と、基板１８を加熱することにより第１の工程で形成された貫通孔４４の内壁に熱酸化膜４５を成膜する第２の工程と、第２の工程の後に基板１８の表面に緩衝膜材料４８を塗布及び熱硬化させて緩衝膜１７を形成する第３の工程と、第３の工程の後に貫通孔４４の内部に配線金属４７を充填して貫通配線１６ａ〜１６ｃを形成する第４の工程とを有する。 （もっと読む）

【課題】本発明の課題は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供することである。
【解決手段】本発明の半導体装置の製造方法は、ゲート電極２１ａの周囲を昇華性を有する材料としての塩化アルミニウム膜２２ａからなる犠牲膜で被覆し、その犠牲膜の周囲を外殻層としてのＳｉＮ膜２３で被覆し、外殻層に設けた開口部２４を通して犠牲膜をその昇華温度以上に加熱し除去して、ゲート電極２１ａの周囲に空間部２５を形成する。 （もっと読む）

【課題】電気特性に優れ、信頼性の高い薄膜トランジスタを有する表示装置を生産性よく作製する方法を提案することを課題とする。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体膜を成膜し、微結晶半導体膜の表面からレーザビームを照射して微結晶半導体膜の結晶性を改善する。次に、結晶性が改善された微結晶半導体膜を用いて薄膜トランジスタを形成する。また当該薄膜トランジスタを有する表示装置を作製する。 （もっと読む）

【課題】基板上に形成された有機膜をエッチングするにあたり、良好なエッチング形状を得ること。
【解決手段】シリコン含有膜をプラズマによりエッチングして当該膜上のパターンマスクのパターンを転写する工程と、前記パターンマスクを除去して前記シリコン含有膜の表面を露出させる工程と、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、凹部を形成する工程と、その後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングする工程と、を行うことで、凹部の側壁を酸素の活性種から保護しながらエッチングを行うことができるため良好なパターン形状が得られる。 （もっと読む）

【課題】有効に電源ノイズの吸収をはかり、回路の安定動作を実現することを目的とする。特にノイズ発生源のすぐ近くでノイズの吸収を行う。
【解決手段】少なくとも一つの回路ブロックを備えた半導体集積回路装置であって、前記回路ブロック上に第１の導体層１ａと、前記第１の導体層１ａ上に容量絶縁膜１ｃを介して形成された第２の導体層１ｂとを具備してなるバイパスコンデンサを具備し、前記バイパスコンデンサの前記第１及び第２の導体層の一方は基板電位を固定する基板コンタクトを介してグランド配線または電源配線の一方に接続され、他方は電源配線またはグランド配線の残る一方に接続される。 （もっと読む）

【課題】傾斜したマルチカソードの各々でスパッタされた中性原子を用いることでウェハー表面のパターン化された孔または溝でより良い側壁および底部のカバレッジを形成できるスパッタリング装置を提供する。
【解決手段】ウェハーホルダ１２に対して傾斜した複数のカソード１１を有し、該カソード１１に該カソード１１の中央軸とずれた軸で回転する複数のマグネット１８を設け、反応容器内を５Ｐａより高い圧力に制御し、プラズマがカソード１１に印加されたｒｆ電力の容量的結合によって生成されるとき、選択されたカソード１１の上に負の自己バイアス電圧を生成し、前記カソード１１から放出されたスパッタ原子をイオン化し、前記負バイアス電位により加速するように為したスパッタリング装置。 （もっと読む）

【課題】接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体層３２上に形成された第１の絶縁層３３，２０３と、前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔２０３ｃと、前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が等方性エッチングにより形成され、前記半導体層上に位置する第２の接続孔２０３ｇと、前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層２０３ｄと、前記第２の接続孔の底面の前記半導体層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層２０４ａと、を具備することを特徴とする。 （もっと読む）

【課題】傾斜したマルチカソードの各々でスパッタされた中性原子を用いることでウェハー表面のパターン化された孔または溝でより良い側壁および底部のカバレッジを形成する。
【解決手段】５Ｐａより高い圧力下において、ウェハー基板２４を回転させながら、Ｈｉｇｈ−ｋ誘電体材料を有するターゲットおよびカソード１１を傾斜させて配置し、該カソード１１と下部電極１５にそれぞれｒｆ電流を印加し、下部電極１５にプラズマ電位に対して負のバイアス電位を印加してスパッタリングを行う。 （もっと読む）

【課題】半導体デバイスの温度サイクル（ＴＣ）信頼性試験において、金属線がチップ表面からリフトオフされてチップが剥がれてしまわない固定用構造及び嵌合構造を提供する。
【解決手段】半導体デバイスの金属構造２１０のための固定用構造は、オーバーハング形状の側壁２３０を少なくとも１つ含んだ固定用凹部構造２２０を含んでいる。上記金属構造２１０は、少なくとも部分的に上記固定用凹部構造２２０内に配置されている。 （もっと読む）

【課題】デュアルダマシン構造にも適用出来る好ましくはカーボンで作られるナノチューブによるビアの形成法を提供する。
【解決手段】底部と、側壁とを備える、少なくとも１つのビアを、金属材料の２つの層４及び１２を隔てる絶縁材料層５の中に形成する。次いで接着層７及び／又は保護層８の上に触媒層９を堆積する。さらに抑止層１１を、前記ビアの前記底部における前記触媒層９の部分を除く、前記ビアの前記ビアの側壁の上と、前記絶縁材料層５の上に方向性堆積によって形成する。ナノチューブを前記抑止層１１のない前記ビア底部の前記触媒層９の部分から成長させて前記金属材料の２つの層４及び１２を電気的に接続する。 （もっと読む）

【課題】金属面上に配置した場合でも磁束のトラップが少ない半導体装置を提供する。
【解決手段】半導体基板１１の一方の面上の第１の絶縁層１３上に複数本が略平行に並設された第１の金属配線１９と、他方の面上の第２の絶縁層１４上に複数本が略平行に並設された第２の金属配線１８と、第２の金属配線１８の一端１８ａ側で半導体基板１１を貫通した複数個の第１の貫通配線１７ａと、第２の金属配線１８の他端１８ｂ側で半導体基板１１を貫通した複数個の第２の貫通配線１７ｂとを備え、第１の金属配線１９の一端１９ａと第２の金属配線１８の一端１８ａが第１の貫通配線１７ａを介して接続され、第１の金属配線１９の他端１９ｂと第２の金属配線１８の他端１８ｂが第２の貫通配線１７ｂを介して接続され、配線１７ａ，１７ｂ，１８，１９からなる配線結線が半導体基板１１の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナ２０を構成している。 （もっと読む）

【課題】材料や形成されたパターンが異なる複数の層が積層された構造の半導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくても平坦化でき、さらに基板材料を選ばず、簡便に平坦化を行う方法を提供することを課題とする
【解決手段】異なる層が複数積層されて形成された半導体装置において、絶縁膜に開口部を形成し、その開口部内に配線（電極）または半導体層を形成することにより、絶縁膜および配線（電極）または半導体層上に形成される絶縁膜に対してＣＭＰ法による研磨処理またはＳＯＧ膜の成膜による平坦化を行わなくても表面の平坦化を行うことができる。 （もっと読む）

【課題】上層配線と下層配線との間の絶縁耐圧を一定以上に維持しつつ、層間絶縁膜の膜厚を小さくすることができる、半導体装置を提供する。
【解決手段】下層配線としてのソース配線１０上には、第２層間絶縁膜および第３層間絶縁膜が積層されている。第３層間絶縁膜上には、上層配線としてのドレイン配線１５が形成されている。このドレイン配線１５は、平面視でソース配線１０と交差する。また、ソース配線１０とドレイン配線１５との間には、平面視でソース配線１０とドレイン配線１５とが交差する部分を含む領域２４に、各層間絶縁膜の材料よりも高い絶縁性を有する材料からなる高絶縁体１７が備えられている。 （もっと読む）

【課題】コンタクトスペーサを備えるコンタクト構造体の形成方法及びそれを用いた半導体素子の製造方法を提供する。
【解決手段】本発明のコンタクト構造体の形成方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜をパターニングして半導体基板の所定領域を露出させるコンタクトホールを形成する工程と、半導体基板の主表面に対して傾斜した蒸着方向を有する蒸着法を用いてコンタクトホールの側壁にコンタクトスペーサを形成する工程と、を有する。このとき、蒸着方向は主表面と主表面に対する法線との間に位置する。それと共に、このコンタクト構造体の形成方法を用いた半導体素子の製造方法も提供される。 （もっと読む）

【課題】 自己集合ナノ構造をパターン化しそして多孔性誘電体層を形成する方法を提供する。
【解決手段】 自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法は、１つの態様において、下側層を覆ってハードマスク層を設けるステップと、パターン化の間に保護されるべきハードマスク層の領域をフォトレジスト層により予め画定するステップと、ハードマスク層及びフォトレジスト層を覆って共重合体層を形成するステップと、共重合体層から自己集合ナノ構造を形成するステップと、自己集合ナノ構造をパターン化するためにエッチングするステップとを含む。 （もっと読む）

【課題】ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を実現する。
【解決手段】ｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０とを有する半導体装置において、ｎチャネル型電界効果トランジスタ１０のゲート電極１５を覆う応力制御膜１９には、膜応力が引張応力側の膜を用いる。ｐチャネル型電界効果トランジスタ３０のゲート電極３５を覆う応力制御膜３９には、膜応力が、ｎチャネル型トランジスタ１０の応力制御膜１９より、圧縮応力側の膜を用いることにより、ｎチャネル型、ｐチャネル型トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。 （もっと読む）

【課題】段差部における配線の被覆性の向上と、微細な配線の形成と、配線間における寄生容量の増加の抑制とが可能である半導体装置の製造方法を提供する。
【解決手段】基板の一方の主面側に、接続孔が形成された絶縁膜と上記絶縁膜上に形成された配線とを備える半導体装置の製造方法であって、上記製造方法は、液状導電性材料を用いて少なくとも接続孔内に導電部を形成する工程（導電部形成工程）と、ウェットエッチングにより接続孔内以外に形成された導電部を除去する工程（導電部除去工程）とを含む半導体装置の製造方法である。 （もっと読む）

【課題】 他の部分にダメージを与えることなく優れた絶縁性が得られる絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイスを提供する。
【解決手段】 基板１上に、蒸着法により、Ａｌ、Ｈｆ、Ｚｒ及びＳｉからなる群から選択された少なくとも１種の元素を含む酸化物又は窒化物からなる蒸着絶縁膜２を形成する。そして、この蒸着絶縁膜２に対して、基板１の温度を３００乃至５００℃にして、水素プラズマ処理及び酸素プラズマ処理からなる群から選択された少なくとも１種の処理を施す。 （もっと読む）