【課題】微細な素子分離領域の形成に際して、半導体基板の表面のダメージを防止しつつ、ボイドの発生を抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１１の表面に素子分離溝１６を形成する工程と、素子分離溝１６の表面に熱酸化膜１７を形成する工程と、半導体基板１１上に熱酸化膜１７を介して酸窒化シリコン膜１８を堆積する工程と、酸窒化シリコン膜１８を酸化雰囲気中で熱処理する工程と、熱酸化膜１７及び熱処理後の酸窒化シリコン膜１８の上部をエッチングする工程とを有する。 （もっと読む）

【課題】金属膜をウェハ表面に成膜する際に周辺エッジ部および裏面に回り込み、次工程の装置の搬送アームが金属膜に接触することにより装置が二次汚染されることを防止する。
【解決手段】半導体基板１１の表裏面に犠牲膜１３を成膜し、裏面と周辺エッジ部のみ犠牲膜を残す。半導体基板の表面に金属膜１５を成膜した後、半導体基板の裏面から薬液を吐出し、犠牲膜を全てエッチングする。このときリフトオフ効果により、金属膜における半導体基板のエッジ部上と裏面側にまで回りこんで形成された部分を除去する。これにより、不要な金属膜がエッジ部に残存して装置間の金属汚染が拡大することを抑制する。 （もっと読む）

【課題】埋め込み特性や膜特性に優れたシリコン酸化膜を高アスペクト比を有する凹部に形成することが可能な半導体装置を提供すること。
【解決手段】半導体装置は、半導体基板の主表面側に形成された凹部を有する下地領域と、前記下地領域の凹部内全体に埋め込まれた塩素を含有するシリコン酸化膜とを有することを特徴とする。 （もっと読む）

【課題】抵抗体とＭＯＳトランジスタを同一基板に備える、半導体装置を製造するにあたり、コンタクトの導通不良を防ぐとともに、シリコン基板への配線金属の溶出を防ぐ。
【解決手段】先ず、下地２０を用意する。次に、下地上にシリコン酸化膜３０を形成する。次に、シリコン酸化膜３０上にシリコン窒化膜５０を形成する。次に、シリコン窒化膜上に層間絶縁膜６０を形成する。次に、シリコン酸化膜、シリコン窒化膜及び層間絶縁膜の積層体６５を貫通するコンタクトホール７０を設ける。ここで、シリコン酸化膜の厚みを、３２〜４８ｎｍの範囲内の値とする。 （もっと読む）

【課題】めっき層形状時に、レジスト層とウエハ表面による角部にもめっき層を好適に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、一方の面側に電極が設けられた半導体基板上に、該電極に対応する位置に第一開口部が設けられた絶縁樹脂層を形成するＡ１工程と、前記絶縁樹脂層上にシード層を形成するＡ２工程と、前記シード層上に、テーパーを有する第二開口部が設けられたレジスト層を形成するＡ３工程と、前記シード層上にめっき層を形成するＡ４工程と、前記レジスト層および露出しているシード層を除去するＡ５工程と、を順に備えることを特徴とする。 （もっと読む）

【課題】マイクロクリスタルシリコン薄膜と金属薄膜との過剰なシリサイド化反応を抑制して、マイクロクリスタルシリコン薄膜の膜剥れを防止する。
【解決手段】開示される積層配線を用いたポリシリコンＴＦＴ２０は、膜厚方向の長さがマイクロクリスタルシリコン薄膜８の膜厚の６０％以上である結晶粒が、マイクロクリスタルシリコン薄膜８の結晶粒の全数の１５％以下となるように、あるいは、膜厚方向の長さがマイクロクリスタルシリコン薄膜８の膜厚の５０％以下である結晶粒が、マイクロクリスタルシリコン薄膜８の結晶粒の全数の８５％以上となるように形成されている。 （もっと読む）

【課題】キャパシタ等のデバイスを構成する各層の結晶配向に優れた半導体装置を提供する。
【解決手段】本発明の半導体装置は、基板１０上の層間絶縁膜２６に形成された貫通孔２４内に設けられてなるプラグ２０を介した導電接続構造を具備した半導体装置であり、前記プラグ２０が前記貫通孔２４内に第１導電膜を埋め込んでなるプラグ導電層２２を有しており、少なくとも前記プラグ導電層２２上には、シリコンからなる第２導電膜２１と、自己配向性を有する導電材料からなる窒化チタン層１２とが積層されている。 （もっと読む）

【課題】二酸化炭素の排出量を低減しつつ、塗布法により高いスループットで絶縁膜を形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、シリコン含有化合物を溶剤に溶解してなる塗布液を供給する工程、前記半導体基板を回転させて、前記シリコン含有化合物を含む塗布膜を形成する工程、前記半導体基板の裏面に、少なくとも一部がα−ピネンであるリンス液を供給してバックリンスを施し、裏面を洗浄する工程、前記バックリンス後の前記半導体基板を乾燥して前記リンス液を除去する工程、および、前記半導体基板を熱処理して前記塗布膜から前記溶剤を除去し、前記シリコン含有化合物を含む絶縁膜を得る工程を具備することを特徴とする。 （もっと読む）

【課題】微細パターンの形成工程におけるＣＭＰ時に生じる不均一性を最小化し、５０ｎｍ以下の微細パターンを安定的に形成可能な半導体素子の製造方法を提供すること。
【解決手段】被エッチング層（２１）上に、第１ハードマスク、第１パッド層及び第２パッド層を積層してエッチングマスクパターンを形成するステップと、エッチングマスクパターンの両側壁に、第１パッド層と同じ物質からなるスペーサを形成するステップと、エッチングマスクパターン間を埋め込むまで、第１ハードマスクとは異なり、且つ、第２パッド層と同じ物質からなる第２ハードマスクを形成するステップと、第１パッド層が露出するまで、第２ハードマスクを平坦化させるステップと、第１パッド層及びスペーサを除去するステップと、残留する第１ハードマスク（２２Ａ）及び第２ハードマスク（２７Ｂ）をエッチングバリアとして、被エッチング層をエッチングするステップとを含む。 （もっと読む）

【課題】ボイドによるコンタクトホール間のショート不良を防止する半導体装置及びその製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置は、半導体基板（１０１）上に形成された第１及び第２のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴ上に形成された第１の応力膜（１１０）と、前記第２のＭＯＳＦＥＴ上に形成されるとともに、前記第１の応力膜の端部に積層され、前記第１の応力膜の側面との間にボイド（Ｖ）を有するように形成された第２の応力膜（１１２）と、前記第１の応力膜及び前記第２の応力膜上に形成される絶縁膜と、を備え、前記第１の応力膜と前記第２の応力膜との境界部に、前記第１の応力膜と前記第２の応力膜のどちらにも覆われていない領域（Ａ）を有し、前記領域及び前記ボイドの少なくとも一部に前記絶縁膜が埋め込まれている。 （もっと読む）

【課題】原子炉または核融合炉の近傍などの過酷な放射線照射環境下においても安定に動作させることが可能な炭化珪素半導体素子およびその運転方法を提供する。
【解決手段】炭化珪素エピタキシャル膜の上に形成される表面保護膜、層間絶縁膜などの絶縁膜を、ＳｉＯ₂膜とＳｉＮ膜とが交互に積層された多層膜などの超格子多層構造とし
て、絶縁膜内における多数の界面で外部からの放射線を反射、散乱させることにより素子内部への放射線の侵入を抑制する。 （もっと読む）

【課題】より低い電圧の印加によって溶断可能であって、しかも溶断に要する熱量を低減可能なヒューズ素子、及びヒューズ素子を備えた半導体装置、並びに半導体装置の製造方法を提供する。
【解決手段】ヒューズ素子は、半導体基板上に少なくともシリコンと、このシリコンよりも融点が低い元素とで形成した導電層と、この導電層の上面に形成した金属シリサイド層とで形成する。シリコンよりも融点が低い元素はゲルマニウムとする。特に、半導体基板には、上面に金属シリサイド層を設けたシリコン−ゲルマニウム層からなるベース引き出し電極を備えたバイポーラトランジスタが形成されており、導電層はバイポーラトランジスタにおけるシリコン−ゲルマニウム層の形成にともなってヒューズ素子部分に形成されたシリコン−ゲルマニウム層で形成する。 （もっと読む）

【課題】 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造法
【解決手段】 裏面コンタクト構造体及びその構造体を製造する方法を提供する。この方法は、表面及び対向する裏面を有する基板（１００）内に誘電体分離（２５０）を形成するステップと、基板（１００）の表面上に第１誘電体層（１０５）を形成するステップと、誘電体分離（２５０）の周囲上及び内部に位置合せされ、誘電体分離（２５０）まで延びるトレンチ（２６５Ｃ）を第１誘電体層（１０５）内に形成するステップと、第１誘電体層（１０５）内に形成されたトレンチ（２６５Ｃ）を、誘電体分離（２５０）を貫通して基板（１００）の厚さより小さな深さ（Ｄ１）まで基板（１００）内部に延ばすステップと、トレンチ（２６５Ｃ）を充填し、且つトレンチ（２６５Ｃ）の上面を第１誘電体層（１０５）の上面と同一平面にして、導電性貫通ビア（２７０Ｃ）を形成するステップと、基板（１００）の裏面から基板（１００）を薄くして貫通ビア（２７０Ｃ）を露出させるステップとを含む。 （もっと読む）

【課題】本発明は、配線パターンがプラズマ処理により形成される半導体装置及びその製造方法に関し、プラズマ処理によるゲート酸化膜の破損を防止することを課題とする。
【解決手段】半導体基板１１に、回路形成領域Ａに対応する半導体層１６と、回路形成領域Ａを囲むように設けられた非形成領域Ｂに対応する半導体層１６とを電気的に分離する絶縁部材１８を設け、絶縁部材１８が設けられた半導体基板１１の回路形成領域Ａに複数の半導体集積回路１２を形成した。 （もっと読む）

【課題】様々な種類のシリコン酸化膜を効率よくドライエッチングできるエッチング方法を提供する。
【解決手段】シリコン酸化膜をエッチングする方法において，シリコン酸化膜の表面に，フッ化水素ガスＨＦ及びアンモニアガスＮＨ_３を含む混合ガスを供給し，シリコン酸化膜と混合ガスとを化学反応させ，シリコン酸化膜を変質させて反応生成物を生成する変質工程を行い，その後，反応生成物を加熱して除去する加熱工程を行う。かかる変質工程において，シリコン酸化膜の種類に応じて，シリコン酸化膜の温度，及び，混合ガス中のフッ化水素ガスＨＦの分圧を調節するようにした。 （もっと読む）

【課題】接続孔に埋め込まれる配線材料の埋め込み特性を向上させ、信頼性の高いデュアルダマシン配線構造の製造方法を提供することにある。
【解決手段】下層配線１１上に層間絶縁膜１３を形成し、当該層間絶縁膜１３に、上層配線を下層配線１１に接続するための接続孔、及び上層配線を埋め込むための配線溝を形成した後、配線溝と接続孔の接続部における層間絶縁膜１３の角部１１２をエッチングし、接続孔に傾斜面を形成する。然る後、接続孔及び配線溝内に、配線材料１１５を埋め込むことによって、下層配線１１と上層配線が接続孔プラグで接続されたデュアルダマシン配線構造を製造する。 （もっと読む）

【課題】 金属電極上にＣＶＤ法によりシリコン窒化膜を形成する場合、高温で行われると、シリコン窒化膜が堆積するのと同時に、その表面層の一部が金属窒化膜になり、電極の比抵抗の増大につながっていいた。
【解決手段】 シリコン窒化膜の形成方法は、減圧ＣＶＤ装置内を７００度よりも低い温度に加熱すると共に窒素を含む原料ガス及びシラン系ガスを導入して、金属電極上にシリコン窒化膜を形成する工程と、該工程の後、温度を７００度よりも高い温度に変更して再度シリコン窒化膜を形成する工程とを有する。これにより、意図しない金属窒化膜の形成を抑制しつつ、信頼性の高いシリコン窒化膜の形成が可能になる。 （もっと読む）

【課題】歩留まりの低下を防止したアレイ基板の製造方法を提供する。
【解決手段】第１層間絶縁膜17とゲート絶縁膜14とを貫通してコンタクトホール19を形成する。コンタクトホール19を通して活性層５のドレイン領域13と電気的に接続するドレイン電極22を形成する際に、薄膜トランジスタおよび第１層間絶縁膜17を含む絶縁性基板３の温度が１２０℃以上の状態でスパッタリングして活性層５と接触するようにバリアメタル膜26を形成する。バリアメタル膜26上に形成した導電膜25とともにドライエッチングする。バリアメタル膜26の結晶粒径を大きくして第１層間絶縁膜17の括れ部分にバリアメタル膜26を形成することを防止し、ドライエッチング後の残渣の発生を防止して、残渣によるショートなどでの歩留まりの低下を防止できる。 （もっと読む）

【課題】ＦＵＳＩ化されたゲート電極を有する半導体装置においても、ストレッサ膜を有効に形成できるようにして、半導体装置の電気的特性を向上できるようにする。
【解決手段】半導体装置は、半導体基板１の上に形成され、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ａを有するｎ型ＭＩＳトランジスタ１００Ａと、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ｂを有するｐ型ＭＩＳトランジスタ１００Ｂとを有している。半導体基板１上には、該半導体基板１におけるフルシリサイドゲート電極２４Ａの下側部分のチャネル領域に応力歪みを生じさせるストレッサ膜である第２の下地絶縁膜１７が、少なくともフルシリサイドゲート電極２４Ａを覆うように形成されている。 （もっと読む）

【課題】動作特性が向上した半導体装置の製造方法及びそれによって製造された半導体装置を提供する。
【解決手段】基板上にNMOSトランジスタを形成し、NMOSトランジスタ上に第1層間絶縁膜を形成し、第1層間絶縁膜を脱水素化することを含む半導体装置の製造方法。脱水素化することは、第1層間絶縁膜のストレスを変化させうる。特に、第1層間絶縁膜は脱水素化の後、200MPa以上の引張ストレスを有しうる。脱水素化された層間絶縁膜を含む半導体装置も提供される。 （もっと読む）