【課題】無線信号から生成できる電流値及び電圧値の範囲内で駆動できるメモリを搭載した半導体装置を提供することを課題とする。また、半導体装置製造後にデータの書き込みを行える追記型のメモリを提供することも課題とする。
【解決手段】絶縁表面を有する基板上にアンテナと、アンチヒューズ型のＲＯＭと、駆動回路とを形成する。アンチヒューズ型のＲＯＭを構成する一対の電極の間に、シリコン膜とゲルマニウム膜との積層を設ける。この積層を有するアンチヒューズ型のＲＯＭは、書き込み電圧のバラツキを低減することができる。 （もっと読む）

【課題】グローバル段差の生じる領域や回路配置等に依存しないフォトマスクによって、グローバル段差を平坦化するためのレジストパターンを露光、形成することが可能な電気光学装置の製造方法を提供すること。
【解決手段】次の工程を含む製造方法によって電気光学装置を製造する。まず、基板１０上に形成された画素回路素子層７ａ、周辺回路素子層７ｂの表面に第３層間絶縁膜４３を形成する（ａ）。次に、第３層間絶縁膜４３の表面を研磨し（ｂ）、レジスト６５を形成する（ｃ）。次に、レジスト６５の表面の段差ｄの２倍より小さな焦点深度を有する露光系を用いて、レジスト６５の段差のうち上段に相当する高さに焦点を合わせてレジスト６５にパターンを露光する（ｄ）。続いて、パターンを現像して除去し、当該パターンの形成されたレジスト６５をマスクに用いて第３層間絶縁膜４３をエッチングする。その後、レジスト６５を剥離する。 （もっと読む）

【課題】ゲート電極の上方に層間絶縁層を形成するときに、ゲート電極に対向する基体の部分が酸化されることが無い、絶縁ゲート電界効果トランジスタの製造方法を提供する。
【解決手段】絶縁ゲート電界効果トランジスタの製造方法は、（ａ）ソース／ドレイン領域１３、チャネル形成領域１２、チャネル形成領域１２上に形成されたゲート絶縁膜３０、ソース／ドレイン領域１３を覆う絶縁層２１、及び、チャネル形成領域１２の上方の絶縁層２１の部分に設けられたゲート電極形成用開口部２２を備えた基体を準備し、（ｂ）ゲート電極形成用開口部２２内を導電材料層３１，３２で埋め込むことでゲート電極２３を形成し、次いで、（ｃ）絶縁層２１を除去し、その後、（ｄ）全面に、第１の層間絶縁層４１、第２の層間絶縁層４２を、順次、成膜する工程を備え、前記工程（ｄ）において、酸素原子を含まない成膜雰囲気中で第１の層間絶縁層４１を成膜する。 （もっと読む）

【課題】ＤＲＡＭなどの半導体記憶装置において、容量コンタクトの抵抗値を下げつつ、ショート不良の発生を防止する。
【解決手段】活性領域１１１に形成された拡散層領域１２１〜１２３と、これら拡散層領域にそれぞれ接続されたセルコンタクト１３１〜１３３と、これらセルコンタクトにそれぞれ接続された柱状体１４１〜１４３と、柱状体１４１に接続されたビット線１５０と、柱状体１４２，１４３にそれぞれ接続された容量コンタクト１５２，１５３と、容量コンタクトにそれぞれ接続されたストレージキャパシタ１７０とを備える。これにより、セルコンタクトと容量コンタクトとの間に柱状体が介在することから、その分、容量コンタクトの深さが浅くなる。したがって、容量コンタクトの抵抗値を下げつつ、ショート不良の発生を防止することが可能となる。 （もっと読む）

【課題】選択ゲートトランジスタのゲート電極間のビット線コンタクトのコンタクトホール形成を確実にできるようにする。
【解決手段】シリコン基板１にメモリセルトランジスタおよび選択ゲートトランジスタのゲート電極ＭＧ、ＳＧが形成されたもので、選択ゲートＳＧ−ＳＧ間の構成として、ゲート電極ＳＧの対向する側壁にシリコン窒化膜１２の厚いスペーサを設ける。シリコン窒化膜１２はシリコン基板１に対してシリコン酸化膜１１を介した状態で形成される。ゲート電極ＭＧ、ＳＧの上部にはコバルトシリサイドの金属シリサイド層８が形成される。ビット線コンタクトのコンタクトホール１６は、シリコン窒化膜１３、１２の部分で自己整合的に制約を受けて狭くなり、確実にコンタクトプラグ１７を形成できる。 （もっと読む）

【課題】 誘電体キャップ層（１００）を提供する。
【解決手段】 １つの実施例において、誘電体キャップ層（１００）は、硬化処理の間の紫外線照射を実質的に遮断する光学的バンドギャップ（例えば、約３．０電子−ボルトよりも大きい）を有し、電子ドナー、二重結合電子を有する窒素を含む誘電体材料（１０８）を含む。誘電体キャップ層（１００）は、高モジュラスを示し、そしてナノ電子デバイスに例えば銅及び低ｋ誘電体を形成する後工程（ＢＥＯＬ）におけるＵＶ光を使用する超低誘電率（ＵＬＫ）材料のポストキュア処理のもとで安定であり、膜及びデバイスのクラックを減少し、そして信頼性を改善する。 （もっと読む）

【課題】半導体基板としてのシリコンに形成されるｐ型ＭＯＳＦＥＴにストレスの影響を与え難い結晶方向が［１００］方向のチャネルを形成することができる４５度ノッチウエハを使用してもｎ型ＭＯＳＦＥＴに有利なストレスをかけることができる半導体装置を提供する。
【解決手段】半導体基板１に形成された少なくとも１つのＭＯＳＦＥＴと、半導体基板１上にこのＭＯＳＦＥＴを被覆するように形成されたコンタクトストップライナ膜７とを備えている。コンタクトストップライナ膜７は窒素濃度が互いに異なる複数層のシリコン窒化膜から構成されている。シリコン半導体基板に形成されるｐ型ＭＯＳＦＥＴにストレスの影響を与え難い結晶方向が［１００］方向のチャネルを形成することができる４５度ノッチウエハを使用してもｎ型ＭＯＳＦＥＴに有利な高いストレスをかけることができる。 （もっと読む）

【課題】メモリを有するＲＦＩＤにおいて、プロセスもしくは回路面積を増大させることなくアンテナの配置を行うことを課題とする。
【解決手段】メモリを中央に配置し、メモリ共通電極を囲むようにアンテナの配線を行う。さらに、メモリ共通電極とアンテナの距離は５００μｍ以上、好ましくは１０００μｍ以上離して配置する。このような構成により、メモリ共通電極とアンテナとを共通の絶縁層上に形成することが可能となり、余剰プロセスを防ぐことができる。 （もっと読む）

【課題】トレンチ内の障壁金属層の上部にのみ化学気相蒸着方法を用いて選択的に比抵抗が低い金属層を蒸着し、熱処理を実施した後、平坦化して低抵抗金属配線を形成することができる半導体素子の金属配線形成方法を提供する。
【解決手段】RFエッチング方法でトレンチ１０８の底面と絶縁膜パターンの下部側壁にのみ障壁金属層１２０を残留させる。ＭＰＡソースを前駆体として用いるＣＶＤ法を用い、障壁金属層１２０の上部にのみ選択的に比抵抗が低い金属層１３０を蒸着し、熱処理を実施した後、平坦化して金属配線１４０を形成する。熱処理を実施して金属物質でトレンチ１０８を完全に満たすことで平坦化する。かくして脆性のアルミニウム膜によるディッシングとスクラッチなどは発生せず、金属配線１４０としての高い信頼性が確保されて、低抵抗金属配線を形成する。 （もっと読む）

【課題】必要な配線層を形成しつつ、製造コストを低減することが可能な不揮発性半導体メモリの製造方法を提供する。
【解決手段】不揮発性半導体メモリの製造方法は、選択トランジスタ４が形成される領域の第１の導電体膜７に選択トランジスタ４が形成される領域の第２の導電体膜９を電気的に接続する接続層１７を形成するための第１のコンタクト穴１５、および、層間絶縁膜１３に配線層１８を形成するための第２のコンタクト穴１６を、形成するためのレジストパターン１４をマスクとして、第１のコンタクト穴１５を形成するとともに、第２のコンタクト穴１６を形成し、第１のコンタクト穴１５および第２のコンタクト穴１６に第３の導電体膜を同時に埋め込んで接続層１７および配線層１８を形成する。 （もっと読む）

【課題】酸化膜パターンの形成方法及びこれを用いた半導体素子のパターニング方法を提供する。
【解決手段】半導体基板上に酸化膜を形成する工程と、所定領域の酸化膜上に１．０×１０^１６個／ｃｍ^２以上のボロンイオンを注入する工程と、前記酸化膜における前記ボロンイオンの注入されなかった領域を湿式エッチングする工程と、を含む酸化膜パターンの形成方法とした。 （もっと読む）

【課題】上部ダマシン銅配線と下部配線のダマシン・タングステンとの間の、信頼性ある、低抵抗な接続形成方法および構造の提供。
【解決手段】下部ダマシン・タングステン配線に接続するデュアル・ダマシン銅相互接続部を製造するための方法であり、半導体基板１１０上に第１の層を形成し、第１の層上に窒化ケイ素層、窒化ケイ素層上に二酸化ケイ素層１５０を形成する。第１の層は絶縁材料によって電気的に絶縁されたタングステン相互接続部を含む。二酸化ケイ素層と窒化ケイ素層とを通る２つの接続トラフをエッチングし、下部タングステン相互接続部を露出させ、２つの接続トラフ間の二酸化ケイ素層の最上部をエッチングすることによって、連続スペースを形成する。２つの接続トラフ間の二酸化ケイ素層の角部が低減される。連続スペースにダマシン銅を充填すれば、デュアル・ダマシン銅相互接続部が、露出した下部タングステン相互接続部と電気的に接続する。 （もっと読む）

【課題】ＤＲＡＭ素子の微細化を進めた場合における、周辺回路側のトランジスタの短チャネル効果を抑制すると共に、コンタクト抵抗を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１と、半導体基板１の表面に形成されたＭＯＳトランジスタＴｒ_２と、ＭＯＳトランジスタＴｒ_２のソース１０８Ａ及びドレイン１０８Ｂにそれぞれ接続されるコンタクトプラグ１１Ａとを具備してなり、コンタクトプラグ１１Ａが、ソース１０８Ａ及びドレイン１０８Ｂ上に形成されて不純物が拡散されたエピタキシャル成長層を含んでなることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】 ワイヤ接合部及びはんだ接合部を形成する方法を提供すること。
【解決手段】 一実施形態において、この方法は、ワイヤ接合部のためのワイヤ接合金属領域及びはんだ接合部のためのはんだ接合金属領域を含む構造体を準備するステップであって、両領域がシリコン酸化物層の上のシリコン窒化物層で覆われたステップと、ワイヤ接合金属領域の上のシリコン酸化物層に至る第１の開口部と、はんだ接合金属領域を露出する第２の開口部とを材料内に形成するステップと、ワイヤ接合金属領域が覆われた状態を保ちながら、はんだ接合金属領域に対するはんだ接合部を形成するステップと、シリコン酸化物層をワイヤ接合金属領域に至るまで除去するステップを含む、ワイヤ接合金属領域を露出させるステップと、ワイヤ接合金属領域に対するワイヤ接合部を形成するステップとを含む。ワイヤ接合部及びはんだ接合部は、必要に応じて、単一のマルチパート・ウェハ（ＭＰＷ）上又は単一チップ上でアクセス可能にすることができ、実質的に同時に形成することができる。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

【課題】Ｗ層で形成されたビット線等の配線の上に、シリコン酸化膜による層間絶縁膜を生成する際、Ｗ層の配線の上に酸化防止膜として窒化シリコン膜を形成する場合、配線抵抗の増加の原因となるＷＮ層の形成を抑制することにより、従来例に比較して歩留まりを向上させる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する絶縁膜形成工程と、第１の絶縁膜の上にタングステン膜を有する配線パターンを形成する配線パターン形成工程と、ジクロルシランとプラズマにてラジカル化されたアンモニアとを用いたＡＬＤ法にて堆積される窒化シリコン膜により、前記配線パターンの露出部を被覆する配線パターン被覆工程と、層間絶縁膜を形成する層間絶縁膜形成工程とを有する。 （もっと読む）

【課題】シリサイド層の凝集を抑えることができ、コンタクト抵抗が低抵抗化され、断線の発生が抑制された半導体装置とその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０１上に形成されたゲート電極１０４および不純物拡散領域１０５と、ゲート電極１４および不純物拡散領域１０５の上に形成されたシリサイド層１０６と、シリサイド層１０６上に形成された第１のエッチングストップ膜１１０とを備えている。第１のエッチングストップ膜１１０は、シリサイド層１０６上に設けられた下層コンタクトプラグ１０９の側面を囲んで形成される。 （もっと読む）

【課題】ゲート電極のシリサイド層を後から形成することでバリア絶縁膜を２重に形成する構造を採用する場合でも、選択ゲートトランジスタのコンタクト形成を容易にする。
【解決手段】シリコン基板１にゲート絶縁膜４、多結晶シリコン膜５、電極間絶縁膜６、多結晶シリコン膜７を積層し、エッチングによりゲート電極Ｇ、ＳＧを形成する。シリコン酸化膜９、１０を形成した後、第１のバリア絶縁膜１１、シリコン酸化膜１２を形成し平坦化する。多結晶シリコン膜７を露出させ、コバルト膜を成膜してシリサイド処理を行いコバルトシリサイド膜８を形成する。第２のバリア絶縁膜１３を形成し、コンタクト部分に広い幅寸法Ｐの開口部１３ａを形成する。シリコン酸化膜１４、１５を積層した後、コンタクトホール１６を形成する。このとき、第２のバリア絶縁膜１３に開口部１３ａがあるので、容易に形成できる。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】導電層上にマスクを設け、マスクを設けた導電層上に絶縁膜を成膜し、マスクを除去することで開口を有する絶縁層を形成する。露出した導電層と接するように開口に導電膜を形成することによって、導電層及び導電膜は絶縁層を介して電気的に接続することができる。開口の形状はマスク形状を反映し、柱状（角柱、円柱、三角柱など）、針状などを用いることができる。 （もっと読む）

【課題】ゲート電極形成後にコバルトシリサイドのような合金化をすると共に、バリア絶縁膜を設ける構成の場合でも、ゲート間容量の増大を防止する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板に複数のメモリセルトランジスタのゲート電極を形成する工程と、ゲート電極間を充填するように第１のシリコン酸化膜を形成する工程と、第１のシリコン酸化膜の上部を除去してゲート電極の上部に形成されている半導体層を露出するように加工する工程と、ゲート電極の上部の半導体層に金属層を堆積させて合金化し金属半導体合金層を形成し、残りの金属層を除去する工程と、第２のシリコン酸化膜の上面がゲート電極上およびゲート電極間の領域上において半導体基板の表面からゲート電極の上面の高さより高い位置に位置するように第２のシリコン酸化膜を形成する工程と、第２のシリコン酸化膜上にシリコン窒化膜を形成する工程とを含んでなるところに特徴を有する。 （もっと読む）