【課題】 スタックコンタクトにおける接触抵抗を抑制させる。
【解決手段】 基板と、基板上に設けられた薄膜トランジスタと、該薄膜トランジスタの上層側に設けられた配線と、該配線と薄膜トランジスタの少なくとも半導体層とを層間絶縁する層間絶縁層と、該層間絶縁層に掘られており且つ基板面上で平面的に見て長手状に延びる第１の穴、及び、夫々、第１の穴の底部から層間絶縁層を貫通して半導体層の表面に至り且つ第１の穴の長手方向に沿って配列された複数の第２の穴を含んでおり、配線と半導体層とを層間絶縁層を介して接続するコンタクトホールとを備える。 （もっと読む）

本発明は、少なくとも８０重量％の式Ｉ：［Ｙ_{０．０１−１．０}ＳｉＯ_{１．５−２}］_ａ［Ｚ_{０．０１−１．０}ＳｉＯ_{１．５−２}］_ｂ［Ｈ_{０．０１−１．０}ＳｉＯ_{１．５−２}］_ｃ［式中、Ｙはアリール、Ｚはアルケニル、ａは式Ｉの１５％−７０％、ｂは式Ｉの２％−５０％、ｃは式Ｉの２０％−８０％を表す］の化合物を含むオルガノシロキサンを提供する。本発明のオルガノシロキサンは、セラミックバインダー、高温カプセル化剤及び繊維マトリックス結合剤として使用し得る。本発明の組成物はまた別の材料と組合わせたときに優れた接着性を示すのでマイクロエレクトロニクス以外の用途またはマイクロエレクトロニクスの用途で接着促進剤として有用である。好ましくは本発明の組成物はマイクロエレクトロニクスの用途でエッチストップ、ハードマスク及び誘電体として使用される。 （もっと読む）

【目的】 ＣＶＤ法により形成された多孔質ｌｏｗ−ｋ膜上にバリアメタルを連続に形成することを目的とする。
【構成】 基体上に、有機物質原料を用いてＣＶＤ法により多孔質絶縁膜を形成するポーラスｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、前記ポーラスｌｏｗ−ｋ膜表面に結合されるＣＨ_３基をエッチングするエッチング工程（Ｓ１１２）と、前記ＣＨ_３基がエッチングされた前記ポーラスｌｏｗ−ｋ膜表面にＡＬＤ法によりバリアメタル膜を形成するバリアメタル膜形成工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】一般に、半導体デバイスの製造に使用される被膜、特に窒化被膜および酸化被膜を提供すること。
【解決手段】窒化シリコン、酸化シリコン、酸窒化シリコン、または炭化シリコン被膜の形成中、少なくとも１つの非シリコン前駆体（ゲルマニウム前駆体や炭素前駆体など）を添加することによって、堆積速度が改善され、または被膜の応力を調整するなどこの被膜の特性を調整することが可能になり、あるいはその両方が可能になる。また、ドープ型酸化シリコンまたはドープ型窒化シリコンまたはその他のドープ型構造では、ドーパントが存在することを利用して、このドーパントに関連する信号（目印）をエッチング・ストップとして測定することができ、またはその他の場合にはエッチング中の制御を実現することができる。 （もっと読む）

【課題】プラズマ重合により、より低い誘電率の膜を製造する方法およびより低い誘電率の高分子膜を提供すること。
【解決手段】式（１）で示される化合物のガスを含む混合ガスを減圧下の反応室に供給する工程と、反応室内に形成されたプラズマ中を通過させることにより反応室内に設置された基板表面に前記ガスを吹き付けて、前記有機化合物を骨格に含む高分子膜を基板表面上に成長させる工程とを含む高分子膜の製造方法。該製造方法により得られる高分子膜。


（ＰＣＡは炭素原子数７以上のポリシクロ脂肪族炭化水素基。ＡＬＫは炭素原子数１〜１０の二価の脂肪族炭化水素基。ｍは１または２。ｎは０または１。Ｒ１およびＲ２は炭素原子数１〜６のアルキル基、炭素原子数２〜６のアルケニル基、炭素原子数２〜６のアルキニル基、炭素原子数１〜６のアルコキシ基、炭素原子数６〜１０のアリール基または炭素原子数６〜１０のアリールオキシ基。） （もっと読む）

半導体構成部品に導電性ビアを形成するための方法が開示される。この方法は、第１の表面及び反対側の第２の表面を有する基板１１２を設けるステップを含む。この基板に、第１の表面と反対側の第２の表面の間に延びる少なくとも１つの穴１１８が形成される。基板のこの少なくとも１つの穴を画定している側壁にシード層１２８が形成され、導電層１３０でコーティングされ、この少なくとも１つの穴の内部の残りの空間に、導電性材料又は非導電性充てん材料１３６が導入される。基板を貫通した導電性ビアを、ブラインド・ホールを使用して形成する方法も開示される。本発明の導電性ビアを含む基板を有する半導体構成部品及び電子システムも開示される。
（もっと読む）

半導体基板は、共通の誘電層を有する垂直相互接続部および垂直キャパシタの両方を備えている。基板は、アセンブリを形成するために更なるデバイスと適切に組み合わせることができる。基板は、一方の面を第１のステップを含むエッチング処理で形成した後、基板の他方の面を第２のステップを含む処理で形成することができる。
（もっと読む）

【課題】 微細トランジスタと高耐圧トランジスタの線幅バラツキを低減する。
【解決手段】 Ｐ型の半導体基板１上の段差部を境にしてＰ型ウエル２及びＮ型ウエル３が形成されたものにおいて、段差低部に形成される前記Ｐ型ウエル２上に第１線幅を有する第１のトランジスタ（微細トランジスタ）が形成され、段差高部に形成される前記Ｎ型ウエル３上に第１のトランジスタよりも線幅の太い第２線幅を有する第２のトランジスタ（高耐圧トランジスタ）が形成されていることを特徴とする。 （もっと読む）

本発明においては、前面（１４）と背面（１６）とを備える半導体基板（１２）であって、基板を（１２）通って前面（１４）と背面（１６）との間を延びる孔（１８、２０、２２）を備える半導体基板（１２）を用意する。孔（１８、２０、２２）は、部分的に、内壁部分によって規定され、外側導電性シースを形成する。導電性材料（５４）を、内壁部分の少なくとも一部に隣接して形成する。その後に誘電体材料層（５６）を、孔内部に、導電性材料上であってそのラジアル方向内側に形成する。次に第２の導電性材料（６０）を、孔内部に、誘電体材料層（５６）上であってそのラジアル方向内側に形成する。後者の導電性材料は、内側導電性コアキシャル線要素を構成する。 （もっと読む）