フリップチップ用高性能シリコンコンタクト
本発明においては、前面(14)と背面(16)とを備える半導体基板(12)であって、基板を(12)通って前面(14)と背面(16)との間を延びる孔(18、20、22)を備える半導体基板(12)を用意する。孔(18、20、22)は、部分的に、内壁部分によって規定され、外側導電性シースを形成する。導電性材料(54)を、内壁部分の少なくとも一部に隣接して形成する。その後に誘電体材料層(56)を、孔内部に、導電性材料上であってそのラジアル方向内側に形成する。次に第2の導電性材料(60)を、孔内部に、誘電体材料層(56)上であってそのラジアル方向内側に形成する。後者の導電性材料は、内側導電性コアキシャル線要素を構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路相互接続線に関し、特にスルーウェハ(through-wafer)の集積回路相互接続線に関する。
【背景技術】
【0002】
通常、半導体デバイスはウェハ上に製造され、ウェハはその後に試験されて個々のダイまたはチップに分離される。次に個々のダイをパッケージする。次に、パッケージされたチップを、通常はプリント回路基板(PCB)上に一体に組み立て、所望の機能を実行できるように電気的に相互接続する。別個に製造されたチップの電気的な相互接続は一般的に、個々のチップの外部で行われる。PCB技術は、別個に製造されて組み立てられたチップを接合することに対して有用である。しかし、そのようにすることは、そう簡単には克服されない問題点をいくつか伴う。たとえばPCBは、PCBに実装されるチップの回路と比較して、多量の物理的スペースを消費する。このようなPCBが必要とする物理的スペースの量を小さくすることが望ましい。さらに、PCB上に実装されるチップ間の相互接続部の電気的保全性(electrical integrity)を保証することは難しい問題である。また、ある用途においては、信号ロスまたは電力消費、並びに他の集積回路装置との干渉および他の集積回路装置による干渉が懸念されるため、デバイス間の電気的相互接続部の物理的長さを短くすることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【0003】
半導体工業において常に問題となっているのは、同じダイおよび異なるダイの上に製造された回路素子との電気相互接続部および回路素子間の電気相互接続部を形成する新しくて革新的で能率的な方法を見出すことである。関連して、常に問題となっているのは、特にデバイス寸法が小さくなり続けることに伴って、集積回路装置のパッケージに用いられるパッケージング技術を見出しかつ/または改善することである。
【課題を解決するための手段】
【0004】
本発明によって、より信頼性が高く、縮小した回路寸法により良好に適応するコアキシャル相互接続線と、このようなコアキシャル相互接続線の製造方法とが提供される。
【0005】
前面と背面を備える半導体基板であって、基板を通って前面と背面の間に延びる孔を備える半導体基板を用意する。孔は、部分的に、内壁部分によって規定される。導電性材料を、内壁部分の少なくとも一部に隣接して形成する。この導電性材料は、外側コアキシャル線要素を与える。その後に誘電体材料の層を、孔内部に、導電性材料上であってそのラジアル方向内側に形成する。次に第2の導電性材料を、孔内部に、誘電体材料層上であってそのラジアル方向内側に形成する。後者の導電性材料は、内側導電性コアキシャル線要素を構成する。
【0006】
好ましい実施態様においては、内側導電性コアキシャル線要素の形成は、第1の導電性材料を孔内部に形成することによって行う。第2の材料を第1の材料上に形成し、少なくとも第2の材料をシード層にする。その後に、金属含有層をシード層上に電気メッキする。
【0007】
基板をチップキャリアとして用いても良いし、基板はその上に製造された回路要素を有していても良いし、およびそれ自体を集積回路チップとして形成しても良い。
【0008】
本発明の上記利点および特徴は、添付の図面と関連させて与えられる以下の詳細な説明から、より明瞭に理解される。
【発明を実施するための最良の形態】
【0009】
本発明の典型的な実施形態を、図面と関連させて、以下に説明する。他の実施形態を用いても良く、また本発明の趣旨または範囲から逸脱することなく、構造的または論理的な変形を行っても良い。種々の材料層を形成するための典型的なプロセス条件を以下に説明するが、これらは単に代表的なものであって、本発明を限定するものとみなされることを意味するものではない。図面を通して、同じ単位品は同じ参照数字によって示される。
【0010】
以下の説明の中で用いる用語「基板(substrate)」は、露出した半導体表面を有するどんな半導体ベースの構造を含んでいても良い。半導体ベースの構造には、シリコン、シリコンオンインシュレータ(SOI)、シリコンオンサファイア(SOS)、ドープおよびアンドープの半導体、ベースとなる半導体構造の基礎によって支持されるシリコンのエピタキシャル層、および他の半導体構造が含まれるものと理解されたい。半導体ベースの構造は、シリコンベースである必要はない。半導体は、シリコンゲルマニウム、ゲルマニウム、またはガリウムヒ素である場合もある。以下の説明の中で基板に言及する場合には、ベースとなる半導体、すなわち基礎の中または上に領域または接合を形成するために、前処理ステップを用いている場合がある。
【0011】
図1を参照すると、半導体ウェハの断片が、概ね10で示され、半導体基板12を備えている。基板12は、第1の表面すなわち前面14と、第2の表面すなわち背面16とを備えている。1つの態様においては、基板12は、外側に向く第1および第2の表面14、16を有する半導体構造であって、その少なくとも一方は製造された集積回路を支持することができる半導体構造である。基板12は、単結晶シリコンウェハで形成されていても良い。
【0012】
図2を参照すると、複数の孔または通路18、20、および22が、基板12内に前面および背面14、16の間に形成されている。各孔または通路は、少なくとも部分的には、それぞれの内壁部分19、21、および23によって規定される。例示した内壁部分は、第1および第2の表面14、16とつながる内部孔表面を構成する。孔18、20、および22は、好適であればどんなプロセシング技術によって形成することもでき、その1つを、図3および図4を参照して以下に説明する。
【0013】
図3を参照すると、基板12が、図1の構造に適用され図2の構造に先行するプロセシングステップにおいて示されている。フォトレジストなどのマスキング材料の層24を、前面14上に形成し、複数の開口部26、28、および30を規定するように好適にパターニングする。開口部26、28、および30は、孔18、20、および22(図2)を形成すべき基板領域の上に形成する。所定のエッチピット32、34、および36のパターンの形成に効果的なアルカリエッチを行うことができる。その後、マスキング材料層24を取り除く。
【0014】
図4を参照すると、次にSF6/C4F8を用いて約2.2μm/分の速度で高密度低圧(HDLP)リアクティブイオンエッチング(RIE)を用いて、スルーウェハシリコントレンチエッチを行って、孔18、20、および22を形成する。フォトレジストを、このエッチング用のマスクとして用いることができる。連続するエッチング/パッシベーションサイクルを用いて、異方性の高アスペクト比の溝を実現する。1つの実施形態においては、典型的なアスペクト比を約100よりも大きくすることができる。より好ましくは、アスペクト比を約200よりも大きくすることができる。
【0015】
図5を参照すると、外側導電性シース50を、孔または通路18、20、および22内と、それぞれの内壁部分19、21、および23上とに形成する。シース50は好ましくは、金属含有材料の層54を、基板上に、孔内部に、および孔のそれぞれの壁部分19、21、および23上に堆積することによって形成する。好適であれば、このような金属含有層を設けるどんな方法も、用いることができる。典型的な方法としては、シリコン還元によってタングステン膜をもたらす自己制限(self-limiting)プロセスにおけるタングステンの低圧化学気相成長法(LPCVD)が挙げられる。すなわち孔18、20、および22内のシリコン材料は、WF6反応ガス中のタングステン原子によって置き替えられ、反応生成物SiF4は堆積チャンバから排出されるかそうでなければ除去される。その後、上記の後に、WF6のシランまたはポリシランの還元を、所望の導電体厚みに達するまで行うことができる。好ましい実施形態においては、層54の厚みは約0.3μmから約0.5μmである。上記に基づく堆積速度は、温度および反応ガス流量に依存する。典型的な堆積速度は、約300℃の温度において、コールドウォールCVD反応装置内のWF6の流量が4sccmの場合に、1μm/分である。
【0016】
図6を参照すると、誘電体材料層56を、層54上に、並びに孔18、20、および22内に形成する。それによって層56の部分を、内壁部分19、21、および23、並びに外側導電性シース50のラジアル方向内側に形成する。典型的な誘電体材料はSiO2である。これとは別に、誘電体層56は、それぞれの内壁部分19、21、および23に隣接して配設される窒化物含有層たとえばSi3N4を含むことができる。酸化物含有層を窒化物含有層上に形成して、SiON誘電体層を孔内部に設ける。好ましい実施態様においては、窒化物層を化学気相成長法によって形成し、酸化物層を、基板を酸化条件にさらすことによって形成する。具体的には、好ましい実施態様において、誘電体層56は、例示した好ましいSiON誘電体層を形成する再酸化LPCVD窒化物膜を構成する。典型的なプロセシング実施態様としては、950℃でのアンモニア雰囲気中におけるin−situ窒化がある。700℃での窒化物の低圧化学気相成長を、ジクロロシランとアンモニアとを用いて、孔径の約3分の2が埋まるまで起こす。その後、窒化物の再酸化を、900℃から950℃の間の温度で起こす。
【0017】
図7を参照すると、第1の導電性材料層58を、誘電体層56上と、各それぞれの孔18、20、および22内とに形成する。好ましい態様においては、このような第1の導電性材料は、好適な化学気相成長技術によって形成されるポリシリコンを構成する。したがって、このような第1の導電性材料を、孔18、20、および22内の誘電体材料層56上であってそのラジアル方向内側に形成する。第2の導電性材料層60を、基板12と第1の材料58との上に形成する。1つの態様においては、第2の導電性材料60は、第1の導電性材料58とは異なる金属材料を含む。好ましい態様においては、第2の導電性材料60は、第1の導電性材料58上に形成される銅シード層を構成する。このような材料または膜は、好適なスパッタリングまたは蒸着法によって堆積させることができる。機械的なマスクを用いれば、好ましい銅シード層を堆積させる領域を、より精密に規定することができる。第2の材料60を好ましくは、前面および背面14、16上に、約20から約40nmの厚さまで堆積させる。次に金属層、好ましくは銅層を、シード層60上に電気メッキして、孔18、20、および22を完全に埋める層62を形成する。好ましくは、層62を約2〜3μmの厚さに形成する。
【0018】
図8を参照すると、層54、56、58、60、および62が、基板12に対応して平坦化され、それぞれの孔18、20、および22内に隔離(isolate)される。上記のことは、好適であればどんなプロセシング技術によって行うこともできる。典型的な技術としては、化学的機械研磨(polishing)による基板の研磨(abrasion)が挙げられる。
【0019】
ここで、集積回路線たとえばコアキシャル集積回路相互接続線の製造方法について説明する。前面と背面を備える半導体基板を用意し、基板を通って前面と背面の間に延びる孔を形成する。孔は、部分的に、内壁部分によって規定される。導電性材料を、内壁部分の少なくとも一部に隣接して形成して、外側導電層を形成する。その後、誘電体材料層を、孔内部に、導電性材料上であってそのラジアル方向内側に形成する。次に第2の導電性材料を、孔内部に、誘電体材料層上であってそのラジアル方向内側に形成する。後者の導電性材料は、内側導電性コアキシャル線要素を構成する。好ましい実施態様においては、内側導電性コアキシャル線要素は、第1の導電性材料を孔内部に形成することによって形成する。第2の導電性材料を第1の導電性材料上に形成し、少なくとも第2の材料をシード層にする。その後に、金属含有層をシード層上に電気メッキする。
【0020】
図9および図10を参照すると、基板12は、製造された回路素子64と多層配線パターンとを支持しても良く、また基板12を、封入剤(encapsulant)68によって単一の集積パッケージ内に封入(encapsulate)しても良い。このような実施態様においては、内部のパッケージされた導電体を外部回路に接続するための複数の外部端子70を設ける。また、基板12は、表面14、16の一方または両方の上に実装される他の集積回路チップ66を実装、支持、および相互接続するために用いるキャリアであっても良い。
【0021】
図11に、中央処理演算装置(CPU)112、RAMおよびROMメモリデバイス108、110、入力/出力(I/O)デバイス104、106、フロッピー(登録商標)ディスクドライブ114、およびCD−ROMドライブ116を備えるプロセッサシステム102を例示する。上記要素は全て、1つまたは複数のバスシステム118上で、互いに通信する。中央処理演算装置(CPU)112、RAMおよびROMメモリデバイス108、110の1つまたは複数は、図9および図10に例示するように、本発明によるスルーホールのコアキシャル相互接続部を用いて、基板12上に製造されるか、基板12のキャリア上に実装されるICチップとして製造される。また、RAM108を、1つまたは複数のメモリモジュールとして構成し、それぞれが1つまたは複数のメモリ回路を含み、メモリ回路は本発明により製造されるコアキシャルの相互接続部を含んでいても良い。
【0022】
本発明を、典型的な実施形態と関連させて上記で説明してきたが、本発明の趣旨または範囲から逸脱することなく、多くの変更および置換を行えることが明らかである。したがって本発明は、上述の説明によって限定されるものとみなしてはならず、添付の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【0023】
【図1】本発明による1つのプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図2】図1によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図3】図1によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図4】図3によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図5】図4によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図6】図5によって示されるものよりも後の代替のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図7】図6によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図8】図7によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図9】ウェハ上に製造された回路素子を含む図8の半導体ウェハの断片を示す断面図である。
【図10】ウェハ上に実装された集積回路チップを含む図8の半導体ウェハの断片を示す断面図である。
【図11】本発明の典型的な実施形態によるスルーホールのコアキシャル相互接続部を用いたプロセッサベースのシステムを示す図である。
【技術分野】
【0001】
本発明は、集積回路相互接続線に関し、特にスルーウェハ(through-wafer)の集積回路相互接続線に関する。
【背景技術】
【0002】
通常、半導体デバイスはウェハ上に製造され、ウェハはその後に試験されて個々のダイまたはチップに分離される。次に個々のダイをパッケージする。次に、パッケージされたチップを、通常はプリント回路基板(PCB)上に一体に組み立て、所望の機能を実行できるように電気的に相互接続する。別個に製造されたチップの電気的な相互接続は一般的に、個々のチップの外部で行われる。PCB技術は、別個に製造されて組み立てられたチップを接合することに対して有用である。しかし、そのようにすることは、そう簡単には克服されない問題点をいくつか伴う。たとえばPCBは、PCBに実装されるチップの回路と比較して、多量の物理的スペースを消費する。このようなPCBが必要とする物理的スペースの量を小さくすることが望ましい。さらに、PCB上に実装されるチップ間の相互接続部の電気的保全性(electrical integrity)を保証することは難しい問題である。また、ある用途においては、信号ロスまたは電力消費、並びに他の集積回路装置との干渉および他の集積回路装置による干渉が懸念されるため、デバイス間の電気的相互接続部の物理的長さを短くすることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【0003】
半導体工業において常に問題となっているのは、同じダイおよび異なるダイの上に製造された回路素子との電気相互接続部および回路素子間の電気相互接続部を形成する新しくて革新的で能率的な方法を見出すことである。関連して、常に問題となっているのは、特にデバイス寸法が小さくなり続けることに伴って、集積回路装置のパッケージに用いられるパッケージング技術を見出しかつ/または改善することである。
【課題を解決するための手段】
【0004】
本発明によって、より信頼性が高く、縮小した回路寸法により良好に適応するコアキシャル相互接続線と、このようなコアキシャル相互接続線の製造方法とが提供される。
【0005】
前面と背面を備える半導体基板であって、基板を通って前面と背面の間に延びる孔を備える半導体基板を用意する。孔は、部分的に、内壁部分によって規定される。導電性材料を、内壁部分の少なくとも一部に隣接して形成する。この導電性材料は、外側コアキシャル線要素を与える。その後に誘電体材料の層を、孔内部に、導電性材料上であってそのラジアル方向内側に形成する。次に第2の導電性材料を、孔内部に、誘電体材料層上であってそのラジアル方向内側に形成する。後者の導電性材料は、内側導電性コアキシャル線要素を構成する。
【0006】
好ましい実施態様においては、内側導電性コアキシャル線要素の形成は、第1の導電性材料を孔内部に形成することによって行う。第2の材料を第1の材料上に形成し、少なくとも第2の材料をシード層にする。その後に、金属含有層をシード層上に電気メッキする。
【0007】
基板をチップキャリアとして用いても良いし、基板はその上に製造された回路要素を有していても良いし、およびそれ自体を集積回路チップとして形成しても良い。
【0008】
本発明の上記利点および特徴は、添付の図面と関連させて与えられる以下の詳細な説明から、より明瞭に理解される。
【発明を実施するための最良の形態】
【0009】
本発明の典型的な実施形態を、図面と関連させて、以下に説明する。他の実施形態を用いても良く、また本発明の趣旨または範囲から逸脱することなく、構造的または論理的な変形を行っても良い。種々の材料層を形成するための典型的なプロセス条件を以下に説明するが、これらは単に代表的なものであって、本発明を限定するものとみなされることを意味するものではない。図面を通して、同じ単位品は同じ参照数字によって示される。
【0010】
以下の説明の中で用いる用語「基板(substrate)」は、露出した半導体表面を有するどんな半導体ベースの構造を含んでいても良い。半導体ベースの構造には、シリコン、シリコンオンインシュレータ(SOI)、シリコンオンサファイア(SOS)、ドープおよびアンドープの半導体、ベースとなる半導体構造の基礎によって支持されるシリコンのエピタキシャル層、および他の半導体構造が含まれるものと理解されたい。半導体ベースの構造は、シリコンベースである必要はない。半導体は、シリコンゲルマニウム、ゲルマニウム、またはガリウムヒ素である場合もある。以下の説明の中で基板に言及する場合には、ベースとなる半導体、すなわち基礎の中または上に領域または接合を形成するために、前処理ステップを用いている場合がある。
【0011】
図1を参照すると、半導体ウェハの断片が、概ね10で示され、半導体基板12を備えている。基板12は、第1の表面すなわち前面14と、第2の表面すなわち背面16とを備えている。1つの態様においては、基板12は、外側に向く第1および第2の表面14、16を有する半導体構造であって、その少なくとも一方は製造された集積回路を支持することができる半導体構造である。基板12は、単結晶シリコンウェハで形成されていても良い。
【0012】
図2を参照すると、複数の孔または通路18、20、および22が、基板12内に前面および背面14、16の間に形成されている。各孔または通路は、少なくとも部分的には、それぞれの内壁部分19、21、および23によって規定される。例示した内壁部分は、第1および第2の表面14、16とつながる内部孔表面を構成する。孔18、20、および22は、好適であればどんなプロセシング技術によって形成することもでき、その1つを、図3および図4を参照して以下に説明する。
【0013】
図3を参照すると、基板12が、図1の構造に適用され図2の構造に先行するプロセシングステップにおいて示されている。フォトレジストなどのマスキング材料の層24を、前面14上に形成し、複数の開口部26、28、および30を規定するように好適にパターニングする。開口部26、28、および30は、孔18、20、および22(図2)を形成すべき基板領域の上に形成する。所定のエッチピット32、34、および36のパターンの形成に効果的なアルカリエッチを行うことができる。その後、マスキング材料層24を取り除く。
【0014】
図4を参照すると、次にSF6/C4F8を用いて約2.2μm/分の速度で高密度低圧(HDLP)リアクティブイオンエッチング(RIE)を用いて、スルーウェハシリコントレンチエッチを行って、孔18、20、および22を形成する。フォトレジストを、このエッチング用のマスクとして用いることができる。連続するエッチング/パッシベーションサイクルを用いて、異方性の高アスペクト比の溝を実現する。1つの実施形態においては、典型的なアスペクト比を約100よりも大きくすることができる。より好ましくは、アスペクト比を約200よりも大きくすることができる。
【0015】
図5を参照すると、外側導電性シース50を、孔または通路18、20、および22内と、それぞれの内壁部分19、21、および23上とに形成する。シース50は好ましくは、金属含有材料の層54を、基板上に、孔内部に、および孔のそれぞれの壁部分19、21、および23上に堆積することによって形成する。好適であれば、このような金属含有層を設けるどんな方法も、用いることができる。典型的な方法としては、シリコン還元によってタングステン膜をもたらす自己制限(self-limiting)プロセスにおけるタングステンの低圧化学気相成長法(LPCVD)が挙げられる。すなわち孔18、20、および22内のシリコン材料は、WF6反応ガス中のタングステン原子によって置き替えられ、反応生成物SiF4は堆積チャンバから排出されるかそうでなければ除去される。その後、上記の後に、WF6のシランまたはポリシランの還元を、所望の導電体厚みに達するまで行うことができる。好ましい実施形態においては、層54の厚みは約0.3μmから約0.5μmである。上記に基づく堆積速度は、温度および反応ガス流量に依存する。典型的な堆積速度は、約300℃の温度において、コールドウォールCVD反応装置内のWF6の流量が4sccmの場合に、1μm/分である。
【0016】
図6を参照すると、誘電体材料層56を、層54上に、並びに孔18、20、および22内に形成する。それによって層56の部分を、内壁部分19、21、および23、並びに外側導電性シース50のラジアル方向内側に形成する。典型的な誘電体材料はSiO2である。これとは別に、誘電体層56は、それぞれの内壁部分19、21、および23に隣接して配設される窒化物含有層たとえばSi3N4を含むことができる。酸化物含有層を窒化物含有層上に形成して、SiON誘電体層を孔内部に設ける。好ましい実施態様においては、窒化物層を化学気相成長法によって形成し、酸化物層を、基板を酸化条件にさらすことによって形成する。具体的には、好ましい実施態様において、誘電体層56は、例示した好ましいSiON誘電体層を形成する再酸化LPCVD窒化物膜を構成する。典型的なプロセシング実施態様としては、950℃でのアンモニア雰囲気中におけるin−situ窒化がある。700℃での窒化物の低圧化学気相成長を、ジクロロシランとアンモニアとを用いて、孔径の約3分の2が埋まるまで起こす。その後、窒化物の再酸化を、900℃から950℃の間の温度で起こす。
【0017】
図7を参照すると、第1の導電性材料層58を、誘電体層56上と、各それぞれの孔18、20、および22内とに形成する。好ましい態様においては、このような第1の導電性材料は、好適な化学気相成長技術によって形成されるポリシリコンを構成する。したがって、このような第1の導電性材料を、孔18、20、および22内の誘電体材料層56上であってそのラジアル方向内側に形成する。第2の導電性材料層60を、基板12と第1の材料58との上に形成する。1つの態様においては、第2の導電性材料60は、第1の導電性材料58とは異なる金属材料を含む。好ましい態様においては、第2の導電性材料60は、第1の導電性材料58上に形成される銅シード層を構成する。このような材料または膜は、好適なスパッタリングまたは蒸着法によって堆積させることができる。機械的なマスクを用いれば、好ましい銅シード層を堆積させる領域を、より精密に規定することができる。第2の材料60を好ましくは、前面および背面14、16上に、約20から約40nmの厚さまで堆積させる。次に金属層、好ましくは銅層を、シード層60上に電気メッキして、孔18、20、および22を完全に埋める層62を形成する。好ましくは、層62を約2〜3μmの厚さに形成する。
【0018】
図8を参照すると、層54、56、58、60、および62が、基板12に対応して平坦化され、それぞれの孔18、20、および22内に隔離(isolate)される。上記のことは、好適であればどんなプロセシング技術によって行うこともできる。典型的な技術としては、化学的機械研磨(polishing)による基板の研磨(abrasion)が挙げられる。
【0019】
ここで、集積回路線たとえばコアキシャル集積回路相互接続線の製造方法について説明する。前面と背面を備える半導体基板を用意し、基板を通って前面と背面の間に延びる孔を形成する。孔は、部分的に、内壁部分によって規定される。導電性材料を、内壁部分の少なくとも一部に隣接して形成して、外側導電層を形成する。その後、誘電体材料層を、孔内部に、導電性材料上であってそのラジアル方向内側に形成する。次に第2の導電性材料を、孔内部に、誘電体材料層上であってそのラジアル方向内側に形成する。後者の導電性材料は、内側導電性コアキシャル線要素を構成する。好ましい実施態様においては、内側導電性コアキシャル線要素は、第1の導電性材料を孔内部に形成することによって形成する。第2の導電性材料を第1の導電性材料上に形成し、少なくとも第2の材料をシード層にする。その後に、金属含有層をシード層上に電気メッキする。
【0020】
図9および図10を参照すると、基板12は、製造された回路素子64と多層配線パターンとを支持しても良く、また基板12を、封入剤(encapsulant)68によって単一の集積パッケージ内に封入(encapsulate)しても良い。このような実施態様においては、内部のパッケージされた導電体を外部回路に接続するための複数の外部端子70を設ける。また、基板12は、表面14、16の一方または両方の上に実装される他の集積回路チップ66を実装、支持、および相互接続するために用いるキャリアであっても良い。
【0021】
図11に、中央処理演算装置(CPU)112、RAMおよびROMメモリデバイス108、110、入力/出力(I/O)デバイス104、106、フロッピー(登録商標)ディスクドライブ114、およびCD−ROMドライブ116を備えるプロセッサシステム102を例示する。上記要素は全て、1つまたは複数のバスシステム118上で、互いに通信する。中央処理演算装置(CPU)112、RAMおよびROMメモリデバイス108、110の1つまたは複数は、図9および図10に例示するように、本発明によるスルーホールのコアキシャル相互接続部を用いて、基板12上に製造されるか、基板12のキャリア上に実装されるICチップとして製造される。また、RAM108を、1つまたは複数のメモリモジュールとして構成し、それぞれが1つまたは複数のメモリ回路を含み、メモリ回路は本発明により製造されるコアキシャルの相互接続部を含んでいても良い。
【0022】
本発明を、典型的な実施形態と関連させて上記で説明してきたが、本発明の趣旨または範囲から逸脱することなく、多くの変更および置換を行えることが明らかである。したがって本発明は、上述の説明によって限定されるものとみなしてはならず、添付の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【0023】
【図1】本発明による1つのプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図2】図1によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図3】図1によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図4】図3によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図5】図4によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図6】図5によって示されるものよりも後の代替のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図7】図6によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図8】図7によって示されるものよりも後のプロセシングステップにおける半導体ウェハの断片を示す断面図である。
【図9】ウェハ上に製造された回路素子を含む図8の半導体ウェハの断片を示す断面図である。
【図10】ウェハ上に実装された集積回路チップを含む図8の半導体ウェハの断片を示す断面図である。
【図11】本発明の典型的な実施形態によるスルーホールのコアキシャル相互接続部を用いたプロセッサベースのシステムを示す図である。
【特許請求の範囲】
【請求項1】
前面と背面を有する基板を用意すること、
前記基板を通って前記前面から前記背面へ延びる側壁を有する孔を形成すること、
外側導電性コアキシャルシースを、前記側壁上に形成すること、
コアキシャル誘電体層をラジアル方向内側に前記外側導電性コアキシャルシース上に形成すること、および、
内側コアキシャル線をラジアル方向内側に前記コアキシャル誘電体層上に形成すること
を含むことを特徴とするコアキシャル集積回路相互接続線の製造方法。
【請求項2】
前記内側コアキシャル線を形成する行為は、
内側導電層を形成すること、
前記内側導電層上にシード層を形成すること、および、
前記シード層上に金属を電気メッキすること
を含むことを特徴とする請求項1に記載の方法。
【請求項3】
前記導電性シースはタングステンシースであることを特徴とする請求項1に記載の方法。
【請求項4】
低圧化学気相成長法による堆積によって前記導電性シースを形成することを特徴とする請求項3に記載の方法。
【請求項5】
前記堆積を約1μm/分の速度で行うことを特徴とする請求項4に記載の方法。
【請求項6】
前記導電性シースを約0.3μm乃至約0.5μmの厚さに形成することを特徴とする請求項1に記載の方法。
【請求項7】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項1に記載の方法。
【請求項8】
前記誘電体層を約0.5μm乃至約0.8μmの厚さに形成することを特徴とする請求項1に記載の方法。
【請求項9】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項1に記載の方法。
【請求項10】
低圧化学気相成長法によって前記窒化物含有層を形成することを特徴とする請求項9に記載の方法。
【請求項11】
前記内側導電層はポリシリコン層であることを特徴とする請求項2に記載の方法。
【請求項12】
前記シード層を約20nm〜40nmの厚さに形成することを特徴とする請求項2に記載の方法。
【請求項13】
前記金属は銅であることを特徴とする請求項2に記載の方法。
【請求項14】
前記電気メッキにより形成された層の厚さは約2〜3μmであることを特徴とする請求項2に記載の方法。
【請求項15】
前記基板上に回路素子を製造する行為をさらに含むことを特徴とする請求項1に記載の方法。
【請求項16】
前記基板上に集積回路チップを実装する行為をさらに含むことを特徴とする請求項1に記載の方法。
【請求項17】
前記集積回路チップと前記基板を封入する行為をさらに含むことを特徴とする請求項16に記載の方法。
【請求項18】
前面と背面を有する基板と、
前記基板を通って前記前面から前記背面へ延びる側壁を有する孔と、
前記側壁上に形成された外側導電性コアキシャルシースと、
ラジアル方向内側に前記外側導電性コアキシャルシース上に形成されたコアキシャル誘電体層と、
ラジアル方向内側に前記コアキシャル誘電体層上に形成された内側導電性コアキシャル線と
を備えることを特徴とする集積回路の相互接続線。
【請求項19】
前記内側導電性コアキシャル線は、
内側導電層と、
前記内側導電層上に設けられたシード層と、
前記シード層上の電気メッキされた金属層と
を備えることを特徴とする請求項18に記載の相互接続線。
【請求項20】
前記導電性シースはタングステン層を含むことを特徴とする請求項18に記載の相互接続線。
【請求項21】
前記導電性シースは約0.3μm乃至約0.5μmの厚さに形成されることを特徴とする請求項18に記載の相互接続線。
【請求項22】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項18に記載の相互接続線。
【請求項23】
前記誘電体層は約0.5μm乃至約0.8μmの厚さに形成されることを特徴とする請求項18に記載の相互接続線。
【請求項24】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項18に記載の相互接続線。
【請求項25】
前記誘電体層は窒化ケイ素を含むことを特徴とする請求項18に記載の相互接続線。
【請求項26】
前記内側導電層はポリシリコン層であることを特徴とする請求項19に記載の相互接続線。
【請求項27】
前記シード層は約20nm〜40nmの厚さに形成されることを特徴とする請求項19に記載の相互接続線。
【請求項28】
前記金属層は銅からなることを特徴とする請求項19に記載の相互接続線。
【請求項29】
前記電気メッキされた金属層の厚さは約2〜3μmであることを特徴とする請求項19に記載の相互接続線。
【請求項30】
プロセッサと、前記プロセッサに結合された集積回路とを備えるプロセッサシステムであって、前記集積回路とプロセッサとの少なくとも一方が、
前面と背面と有する基板であって、前記基板を通って前記前面から前記背面へ延びる側壁を有する孔を有する基板と、
前記側壁上に形成された外側導電性コアキシャルシースと、
ラジアル方向内側に前記外側コアキシャルシース上に形成されたコアキシャル誘電体層と、
ラジアル方向内側に前記コアキシャル誘電体層上に形成された内側導電性コアキシャル線と
を備えることを特徴とするプロセッサシステム。
【請求項31】
前記内側導電性コアキシャル線は、
内側導電層と、
前記内側導電層上に設けられたシード層と、
前記シード層上の電気メッキされた金属層と
を備えることを特徴とする請求項30に記載のシステム。
【請求項32】
前記導電性シースはタングステンシースであることを特徴とする請求項30に記載のシステム。
【請求項33】
前記導電性シースは約0.3μm乃至約0.5μmの厚さに形成されることを特徴とする請求項30に記載のシステム。
【請求項34】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項30に記載のシステム。
【請求項35】
前記誘電体層は約0.5μm乃至約0.8μmの厚さに形成されることを特徴とする請求項30に記載のシステム。
【請求項36】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項30に記載のシステム。
【請求項37】
前記誘電体層は窒化ケイ素を含むことを特徴とする請求項30に記載のシステム。
【請求項38】
前記内側導電層はポリシリコン層であることを特徴とする請求項31に記載のシステム。
【請求項39】
前記シード層は約20nm〜40nmの厚さに形成されることを特徴とする請求項31に記載のシステム。
【請求項40】
前記金属層は銅からなることを特徴とする請求項31に記載のシステム。
【請求項41】
前記電気メッキされた金属層の厚さは約2〜3μmであることを特徴とする請求項31に記載のシステム。
【請求項42】
少なくとも1つの集積回路チップを支持する基板であって、前面および背面と、該基板を通って前記前面から前記背面へ延びる側壁を有する少なくとも1つの孔とを有する基板と、
前記側壁上に形成された外側導電性コアキシャルシースと、
ラジアル方向内側に前記外側導電性コアキシャルシース上に形成されたコアキシャル誘電体層と、
ラジアル方向内側に前記コアキシャル誘電体層上に形成された内側導電性コアキシャル線と、
前記基板と前記少なくとも1つのチップとを入れるパッケージと
を備えることを特徴とする集積回路。
【請求項43】
前記内側導電性コアキシャル線は、
内側導電層と、
前記内側導電層上に設けられたシード層と、
前記シード層上の電気メッキされた金属層と
を備えることを特徴とする請求項42に記載の集積回路。
【請求項44】
前記導電性シースはタングステンシースであることを特徴とする請求項42に記載の集積回路。
【請求項45】
前記導電性シースは約0.3μm乃至約0.5μmの厚さに形成されることを特徴とする請求項42に記載の集積回路。
【請求項46】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項42に記載の集積回路。
【請求項47】
前記誘電体層は約0.5μm乃至約0.8μmの厚さに形成されることを特徴とする請求項42に記載の集積回路。
【請求項48】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項42に記載の集積回路。
【請求項49】
前記誘電体層は窒化ケイ素を含むことを特徴とする請求項42に記載の集積回路。
【請求項50】
前記内側導電層はポリシリコン層であることを特徴とする請求項43に記載の集積回路。
【請求項51】
前記シード層は約20nm〜40nmの厚さに形成されることを特徴とする請求項43に記載の集積回路。
【請求項52】
前記金属層は銅からなることを特徴とする請求項43に記載の集積回路。
【請求項53】
前記電気メッキされた金属層の厚さは約2〜3μmであることを特徴とする請求項43に記載の集積回路。
【請求項1】
前面と背面を有する基板を用意すること、
前記基板を通って前記前面から前記背面へ延びる側壁を有する孔を形成すること、
外側導電性コアキシャルシースを、前記側壁上に形成すること、
コアキシャル誘電体層をラジアル方向内側に前記外側導電性コアキシャルシース上に形成すること、および、
内側コアキシャル線をラジアル方向内側に前記コアキシャル誘電体層上に形成すること
を含むことを特徴とするコアキシャル集積回路相互接続線の製造方法。
【請求項2】
前記内側コアキシャル線を形成する行為は、
内側導電層を形成すること、
前記内側導電層上にシード層を形成すること、および、
前記シード層上に金属を電気メッキすること
を含むことを特徴とする請求項1に記載の方法。
【請求項3】
前記導電性シースはタングステンシースであることを特徴とする請求項1に記載の方法。
【請求項4】
低圧化学気相成長法による堆積によって前記導電性シースを形成することを特徴とする請求項3に記載の方法。
【請求項5】
前記堆積を約1μm/分の速度で行うことを特徴とする請求項4に記載の方法。
【請求項6】
前記導電性シースを約0.3μm乃至約0.5μmの厚さに形成することを特徴とする請求項1に記載の方法。
【請求項7】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項1に記載の方法。
【請求項8】
前記誘電体層を約0.5μm乃至約0.8μmの厚さに形成することを特徴とする請求項1に記載の方法。
【請求項9】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項1に記載の方法。
【請求項10】
低圧化学気相成長法によって前記窒化物含有層を形成することを特徴とする請求項9に記載の方法。
【請求項11】
前記内側導電層はポリシリコン層であることを特徴とする請求項2に記載の方法。
【請求項12】
前記シード層を約20nm〜40nmの厚さに形成することを特徴とする請求項2に記載の方法。
【請求項13】
前記金属は銅であることを特徴とする請求項2に記載の方法。
【請求項14】
前記電気メッキにより形成された層の厚さは約2〜3μmであることを特徴とする請求項2に記載の方法。
【請求項15】
前記基板上に回路素子を製造する行為をさらに含むことを特徴とする請求項1に記載の方法。
【請求項16】
前記基板上に集積回路チップを実装する行為をさらに含むことを特徴とする請求項1に記載の方法。
【請求項17】
前記集積回路チップと前記基板を封入する行為をさらに含むことを特徴とする請求項16に記載の方法。
【請求項18】
前面と背面を有する基板と、
前記基板を通って前記前面から前記背面へ延びる側壁を有する孔と、
前記側壁上に形成された外側導電性コアキシャルシースと、
ラジアル方向内側に前記外側導電性コアキシャルシース上に形成されたコアキシャル誘電体層と、
ラジアル方向内側に前記コアキシャル誘電体層上に形成された内側導電性コアキシャル線と
を備えることを特徴とする集積回路の相互接続線。
【請求項19】
前記内側導電性コアキシャル線は、
内側導電層と、
前記内側導電層上に設けられたシード層と、
前記シード層上の電気メッキされた金属層と
を備えることを特徴とする請求項18に記載の相互接続線。
【請求項20】
前記導電性シースはタングステン層を含むことを特徴とする請求項18に記載の相互接続線。
【請求項21】
前記導電性シースは約0.3μm乃至約0.5μmの厚さに形成されることを特徴とする請求項18に記載の相互接続線。
【請求項22】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項18に記載の相互接続線。
【請求項23】
前記誘電体層は約0.5μm乃至約0.8μmの厚さに形成されることを特徴とする請求項18に記載の相互接続線。
【請求項24】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項18に記載の相互接続線。
【請求項25】
前記誘電体層は窒化ケイ素を含むことを特徴とする請求項18に記載の相互接続線。
【請求項26】
前記内側導電層はポリシリコン層であることを特徴とする請求項19に記載の相互接続線。
【請求項27】
前記シード層は約20nm〜40nmの厚さに形成されることを特徴とする請求項19に記載の相互接続線。
【請求項28】
前記金属層は銅からなることを特徴とする請求項19に記載の相互接続線。
【請求項29】
前記電気メッキされた金属層の厚さは約2〜3μmであることを特徴とする請求項19に記載の相互接続線。
【請求項30】
プロセッサと、前記プロセッサに結合された集積回路とを備えるプロセッサシステムであって、前記集積回路とプロセッサとの少なくとも一方が、
前面と背面と有する基板であって、前記基板を通って前記前面から前記背面へ延びる側壁を有する孔を有する基板と、
前記側壁上に形成された外側導電性コアキシャルシースと、
ラジアル方向内側に前記外側コアキシャルシース上に形成されたコアキシャル誘電体層と、
ラジアル方向内側に前記コアキシャル誘電体層上に形成された内側導電性コアキシャル線と
を備えることを特徴とするプロセッサシステム。
【請求項31】
前記内側導電性コアキシャル線は、
内側導電層と、
前記内側導電層上に設けられたシード層と、
前記シード層上の電気メッキされた金属層と
を備えることを特徴とする請求項30に記載のシステム。
【請求項32】
前記導電性シースはタングステンシースであることを特徴とする請求項30に記載のシステム。
【請求項33】
前記導電性シースは約0.3μm乃至約0.5μmの厚さに形成されることを特徴とする請求項30に記載のシステム。
【請求項34】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項30に記載のシステム。
【請求項35】
前記誘電体層は約0.5μm乃至約0.8μmの厚さに形成されることを特徴とする請求項30に記載のシステム。
【請求項36】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項30に記載のシステム。
【請求項37】
前記誘電体層は窒化ケイ素を含むことを特徴とする請求項30に記載のシステム。
【請求項38】
前記内側導電層はポリシリコン層であることを特徴とする請求項31に記載のシステム。
【請求項39】
前記シード層は約20nm〜40nmの厚さに形成されることを特徴とする請求項31に記載のシステム。
【請求項40】
前記金属層は銅からなることを特徴とする請求項31に記載のシステム。
【請求項41】
前記電気メッキされた金属層の厚さは約2〜3μmであることを特徴とする請求項31に記載のシステム。
【請求項42】
少なくとも1つの集積回路チップを支持する基板であって、前面および背面と、該基板を通って前記前面から前記背面へ延びる側壁を有する少なくとも1つの孔とを有する基板と、
前記側壁上に形成された外側導電性コアキシャルシースと、
ラジアル方向内側に前記外側導電性コアキシャルシース上に形成されたコアキシャル誘電体層と、
ラジアル方向内側に前記コアキシャル誘電体層上に形成された内側導電性コアキシャル線と、
前記基板と前記少なくとも1つのチップとを入れるパッケージと
を備えることを特徴とする集積回路。
【請求項43】
前記内側導電性コアキシャル線は、
内側導電層と、
前記内側導電層上に設けられたシード層と、
前記シード層上の電気メッキされた金属層と
を備えることを特徴とする請求項42に記載の集積回路。
【請求項44】
前記導電性シースはタングステンシースであることを特徴とする請求項42に記載の集積回路。
【請求項45】
前記導電性シースは約0.3μm乃至約0.5μmの厚さに形成されることを特徴とする請求項42に記載の集積回路。
【請求項46】
前記誘電体層は二酸化ケイ素を含むことを特徴とする請求項42に記載の集積回路。
【請求項47】
前記誘電体層は約0.5μm乃至約0.8μmの厚さに形成されることを特徴とする請求項42に記載の集積回路。
【請求項48】
前記誘電体層は窒化物含有層を含むことを特徴とする請求項42に記載の集積回路。
【請求項49】
前記誘電体層は窒化ケイ素を含むことを特徴とする請求項42に記載の集積回路。
【請求項50】
前記内側導電層はポリシリコン層であることを特徴とする請求項43に記載の集積回路。
【請求項51】
前記シード層は約20nm〜40nmの厚さに形成されることを特徴とする請求項43に記載の集積回路。
【請求項52】
前記金属層は銅からなることを特徴とする請求項43に記載の集積回路。
【請求項53】
前記電気メッキされた金属層の厚さは約2〜3μmであることを特徴とする請求項43に記載の集積回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公表番号】特表2004−527903(P2004−527903A)
【公表日】平成16年9月9日(2004.9.9)
【国際特許分類】
【出願番号】特願2002−563532(P2002−563532)
【出願日】平成14年2月1日(2002.2.1)
【国際出願番号】PCT/US2002/002762
【国際公開番号】WO2002/063686
【国際公開日】平成14年8月15日(2002.8.15)
【出願人】(503066790)マイクロン テクノロジー インコーポレイテッド (5)
【Fターム(参考)】
【公表日】平成16年9月9日(2004.9.9)
【国際特許分類】
【出願日】平成14年2月1日(2002.2.1)
【国際出願番号】PCT/US2002/002762
【国際公開番号】WO2002/063686
【国際公開日】平成14年8月15日(2002.8.15)
【出願人】(503066790)マイクロン テクノロジー インコーポレイテッド (5)
【Fターム(参考)】
[ Back to top ]