【課題】 自己集合ナノ構造をパターン化しそして多孔性誘電体層を形成する方法を提供する。
【解決手段】 自己集合ナノ構造をパターン化しそして多孔性誘電体を形成する方法は、１つの態様において、下側層を覆ってハードマスク層を設けるステップと、パターン化の間に保護されるべきハードマスク層の領域をフォトレジスト層により予め画定するステップと、ハードマスク層及びフォトレジスト層を覆って共重合体層を形成するステップと、共重合体層から自己集合ナノ構造を形成するステップと、自己集合ナノ構造をパターン化するためにエッチングするステップとを含む。 （もっと読む）

【課題】リソグラフィ処理のマージンを向上し、ゲート電極の特性劣化の虞を極力なくすことを可能とする。
【解決手段】一対の選択ゲート電極ＳＧ−ＳＧ間のほぼ中央のスペースに多結晶シリコン層４ｃをポリプラグとして選択ゲート電極ＳＧと同じ幅で設けている。このため、多結晶シリコン層４ａ〜４ｃを形成するときに周期的に構成することができる。周期性の崩れを緩和することができリソグラフィ処理のマージンを向上することができる。 （もっと読む）

【課題】半導体マスクを製造する方法が記載されている。
【解決手段】最初に、犠牲マスク及びスペーサマスクを有する半導体スタックが提供される。犠牲マスクは、一連のラインを含み、スペーサマスクは、一連のラインの側壁に近接するスペーサラインを有する。次に、スペーサマスクをトリミングする。最後に、犠牲マスクを除去して、トリミングされたスペーサマスクを与える。トリミングされたスペーサマスクは、犠牲マスクの一連のラインの頻度を２倍にする。 （もっと読む）

【課題】アルミ配線上に比較的厚みの大きなアルミナ保護膜を形成して耐腐食性やヒロック防止能を向上させつつ、アルミナ保護膜を部分的に開口してアルミ配線への電気的接続を確実に行う。
【解決手段】下層アルミ配線３３の表面に部分的にレジストを形成し、前記配線３３の上にアルミナ保護膜３５を選択的に成長させ、開口部３６を持ったアルミナ保護膜３５を形成する。上記レジストの除去後、前記保護膜３５及び前記配線３３の露出部分の上に層間絶縁膜３７を形成し、アルミナ保護膜３５の開口部３６の上方で層間絶縁膜３７をエッチングしアルミナ保護膜３５の開口部３６に至るスルーホール３９ｂを形成する。スルーホール３９ｂ内と層間絶縁膜３７上面に配線用アルミ材料を堆積させ層間アルミ配線４０と上層アルミ配線４１を形成し、層間アルミ配線４０によって層間絶縁膜３７の下の下層アルミ配線３３と層間絶縁膜３７の上面の上層アルミ配線４１を接続する。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

本発明は、前面および後面を備えた基板を有するマイクロメカニカル素子に関する。前面は機能構造を有し、該機能構造はコンタクト領域において後面と電気的に接触接続しており、基板はコンタクト領域において少なくとも１つのコンタクトホールを有し、該コンタクトホールは後面側から基板内へと延在している。さらに本発明は、マイクロメカニカル素子の製造方法に関する。
（もっと読む）

【課題】抵抗素子による半導体装置の厚みの増加や立体構造による導通不良、および抵抗素子と電極との間の界面によって生じる導通性の低下などに囚われない、接続信頼性の高い抵抗素子を備えた半導体装置を提供する。
【解決手段】第一電極１を一面に備える半導体基板２、半導体基板２の一面にあり、第一電極１と整合して第一開口部を設けた第一絶縁層３、第一絶縁層３に積層し、第一開口部と連通する第二開口部を配した第二絶縁層４、前記第一開口部と、前記第二開口部と、第二絶縁層４とを覆うように配したシード層５、および第一電極１と電気的に接続し、前記第二開口部を覆うようにシード層５上に配した第二電極６、を少なくとも備える半導体装置であって、シード層５は多層をなし、少なくとも第二電極６に接したシード層５上部は第二電極６と同じパターンであり、シード層５下部は抵抗素子として機能することを特徴とする半導体装置を提供する。 （もっと読む）

【課題】複数の積層ゲート電極間に形成される電極間絶縁膜のアスペクト比が高く電極間絶縁膜内にシームが生じたとしても当該シーム内に不要成分を侵入させることなくデバイス不良を防止できるようにする。
【解決手段】シリコン酸化膜８上で且つ多結晶シリコン層６の側面位置にシリコン窒化膜１４を形成した後、多結晶シリコン層６上のシリコン窒化膜１２を除去している。このため、多結晶シリコン層６の上面をウェットエッチング処理して清浄化するときにシリコン酸化膜８の中央上部にシーム８ａが形成されていたとしても、当該シーム８ａ上を覆うようにシリコン窒化膜１４がキャップ絶縁膜として形成されているため、シーム８ａを拡大させることなく多結晶シリコン層６の上面を清浄化することができる。 （もっと読む）

【課題】トランジスタの主電極領域上のコンタクト接続不良並びに制御電極上のコンタクト接続不良を防止することができる半導体装置を提供する。
【解決手段】半導体装置（強誘電体記憶装置１）において、トランジスタ３と、強誘電体キャパシタ８とを備える。トランジスタ３の制御電極３２と強誘電体キャパシタ８を被覆するバリア膜（水素バリア膜）１０との間の層間絶縁膜４において、制御電極３２上の第３のプラグ５（３）の上面の基板２からの高さが、第２の主電極領域３４（２）上の第２のプラグ５（２）の上面の基板２からの高さに比べて高く設定されている。 （もっと読む）

【課題】シリサイド層上に抵抗値の上昇が抑制されたコンタクトを備え、高い信頼性を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０内に形成された活性領域５０と、活性領域５０の上面に形成されたシリサイド層４５と、半導体基板１０およびシリサイド層４５の上に形成された第１の層間絶縁膜１５と、シリサイド層４５上に形成され、第１の層間絶縁膜１５を貫通するコンタクトプラグ６０とを備えている。コンタクトプラグ１個当たりのシリサイド層４５の面積は、コンタクトプラグの面積以上、且つ、１００μｍ^２以下である。 （もっと読む）

歪みが強化された半導体デバイス３０とその製造方法が提供される。１つの方法において、デバイスチャネル７０、７２に歪みを誘発するために、デバイスのソース領域１０３、１０７とドレイン領域１０５、１０９とに歪み誘発半導体材料１０２、１０６が埋め込まれる。誘発された歪みを緩和しないように、ソースおよびドレイン領域に対して薄い金属シリサイドコンタクト１１２が形成される。導電性材料１１４、１１６の層が薄い金属シリサイドコンタクトに接触して選択的に蒸着され、金属化されたコンタクト１２２が導電性材料に対して形成される。
（もっと読む）

【課題】焼成を必要とする液滴吐出法をはじめとする塗布法において、配線や導電膜の作製時における焼成温度を低減することを課題とする。
【解決手段】液滴吐出法等の塗布法を用いて導電性材料よりなるナノ粒子が分散された組成物を吐出し、その後乾燥することで該溶媒を気化させる。そして、活性酸素による前処理を行った後、焼成を行うことで、配線もしくは導電膜を作製する。このように、焼成前に活性酸素による前処理を行うことで、作製時における焼成温度を低減することが可能となる。 （もっと読む）

【課題】素子特性の信頼性を向上できるようにする。
【解決手段】シリコン炭窒化膜１０がシリコン酸化膜９（９ａ、９ｂ）の上に形成されている。シリコン炭窒化膜１０は、その比誘電率が低いため、シリコン炭窒化膜１０が隣り合うゲート電極ＭＧ−ＭＧ間のシリコン酸化膜９ｂの内側に形成されたとしても隣り合うゲート電極ＭＧ−ＭＧ間の寄生容量を抑制できる。 （もっと読む）

【課題】被覆率としては従来と変わることなく、かつシリコン酸化膜との間で選択比の取れるシリコン窒化膜を有する半導体装置の製造方法を提供することにある。
【解決手段】半導体基板の主表面上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記半導体基板の主表面に達するコンタクトホールを形成する工程と、前記側壁にシリコン窒化膜が形成されたコンタクトホール内にＴｉ層およびＴｉＮ層を有するバリアメタル層を形成する工程と、前記バリアメタル層が形成されたコンタクトホール内に導電層を形成する工程と、Ｓｉ_ｎＣｌ_２ｎ＋２とＮＨ_３との混合ガス、またはＳｉ_ｎＣｌ_{２ｎ−２−ｘ}とＮＨ_３との混合ガスを用い（ｎは２以上の自然数、ｘは２ｎ＋２以下の自然数）、７００℃以下の成膜温度で、前記コンタクトホール内の導電層上に塩素を含有するシリコン窒化膜を形成する工程とを備えたことを特徴とする。 （もっと読む）

【課題】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲートパターン密度の偏りを小さくし、ダミーゲートの上面を露出させるＣＭＰ工程において、ディッシングが発生しないようにする。
【解決手段】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲート形成位置以外の位置１４に、ダミーゲート１２ａを追加して配置することにより、ゲートパターン密度の偏りを小さくする。あるいはダミーゲート１２ａの代わりにインターフェーストランジスタ、あるいはアナログ回路用容量の電極を配置することにより、ゲートパターン密度の偏りを小さくする。 （もっと読む）

【課題】ＤＲＡＭの１情報保持性及び信頼性に優れた半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜及びゲート電極を順次形成し、前記ゲート絶縁膜及び前記ゲート電極の側部を少なくとも覆うシリコン窒化膜を形成する工程を備えた半導体装置の製造方法であって、減圧ＣＶＤ法により所定の厚みのシリコン窒化物層を形成する工程と、減圧雰囲気下で前記シリコン窒化物層を窒素に暴露させる工程とを繰り返し行って、前記シリコン窒化物層を複数積層することにより、前記シリコン窒化膜を形成することを特徴とする半導体装置の製造方法を採用する。 （もっと読む）

【課題】コンタクトプラグと半導体基板との間の接触面積を十分に確保できるようにする。
【解決手段】一対の選択ゲートトランジスタのゲート電極ＳＧ間に、シリコン窒化膜１１を介してＢＰＳＧ膜１４が形成される。ＢＰＳＧ膜１４の上面部１４ａの高さ位置は各ゲート電極ＳＧの上面部ＳＧａの高さ位置より高さＨだけ高く形成される。ＢＰＳＧ膜１４上、ゲート電極ＳＧ上、シリコン窒化膜１１上にシリコン窒化膜１２が形成される。シリコン窒化膜１２がシリコン窒化膜１１の内側下方に延出することが無いので、一対のシリコン窒化膜１１で挟まれる領域において、コンタクトホール径がシリコン窒化膜１２に当接して小さくなることが無くなる。 （もっと読む）

【課題】液晶装置等の電気光学装置において、配線の断線や容量耐圧の低下などの不具合を低減する。
【解決手段】電気光学装置は、基板（１０）上に、複数の画素電極（９ａ）と、複数の画素電極に電気的に接続された第１導電膜（１ａ）と、第１導電膜の上層側に配置された第１絶縁膜（４１）と、第１絶縁膜の上側表面に形成された本体部（７１ａ）及びこの本体部から第１絶縁膜に開孔されたコンタクトホール（８３）の内表面に延設された延設部（７１ｂ）を有し、第１導電膜にコンタクトホールを介して電気的に接続された第２導電膜（７１）とを備える。更に、延設部上に且つコンタクトホールの内部を埋めるように形成されると共に、基板上で平面的に見て、本体部に少なくとも部分的に重ならないように形成された第２絶縁膜（６１０）を備える。 （もっと読む）

【課題】窒化シリコン膜の成膜工程において、ポリメタルゲートの一部を構成する高融点金属の酸化物による基板の汚染を低減する半導体集積回路装置の製造技術を提供する。
【解決手段】タングステン膜を含むゲート電極７Ａ、７Ｂ、７Ｃ上に窒化シリコン膜１１を形成する際、ＣＶＤ装置のチャンバ内をタングステンの酸化物が還元される雰囲気にし、チャンバ内にアンモニアを供給し続けながら、ウエハ１を６００℃以上の温度で昇温する。次に、チャンバ内にアンモニアとモノシランとを供給し、これらのガスを反応させることによって窒化シリコン膜１１を堆積する。次に、モノシランの供給を止め、チャンバ内にアンモニアのみを供給し続けながらウエハ１を４００℃まで降温した後、チャンバ内を窒素で置換し、ウエハをアンロードする。 （もっと読む）

【課題】キャパシタ間距離が十分に得られない条件であっても、キャパシタ間のショートを防止し、十分に孔径が拡大できるキャパシタの製造方法を提供する。
【解決手段】シリンダ型キャパシタ構造を有する半導体装置の製造方法であって、半導体基板上に犠牲膜(104)を形成する工程、犠牲膜をシリンダ形状にエッチング（104’）し、犠牲膜間に間隙(106)を設ける工程、前記犠牲膜間の間隙にシリンダ絶縁膜(107)を埋め込み形成する工程、前記犠牲膜を選択的に除去し、シリンダ孔(108)を形成する工程、前記シリンダ孔の内壁及び底部に下部電極を形成する工程、全面に容量絶縁膜を形成する工程、及び全面に上部電極を形成する工程を有する半導体装置の製造方法。 （もっと読む）