【課題】本発明は、樹脂層によって半導体基板に与える影響を減らすことを目的とする。
【解決手段】半導体装置は、集積回路１２が形成され、集積回路１２に電気的に接続された電極１４を有する半導体基板１０と、半導体基板１０の電極１４が形成された面に形成された樹脂層２０と、電極１４に電気的に接続され、樹脂層２０の上に形成された配線３０と、を含む。樹脂層２０は、熱可塑性樹脂からなる第１の層２２と、第１の層２２と配線３０の間に介在する熱硬化性樹脂からなる第２の層２４と、を含む。 （もっと読む）

【課題】本発明は、樹脂層を平坦化して多層配線を形成することを目的とする。
【解決手段】 集積回路１２及び集積回路１２に電気的に接続された電極１４を有する半導体基板１０に形成された絶縁膜１６にスペーサ１８を形成する。電極１４に電気的に接続するように、絶縁膜１６上からスペーサ１８上に配線を形成する。絶縁膜１６及びスペーサ１８の段差に対応して上面が凹凸になるように、配線を覆う第１の樹脂層２２を形成する。第１の樹脂層２２の凹凸を埋めて、上面が平坦な第２の樹脂層２４を形成する。エッチングを、第２の樹脂層２４の上面に対して開始し、第２の樹脂層２４から第１の樹脂層２２の凸部が露出し、配線のスペーサ１８上の部分が第１の樹脂層２２から露出するまで行う。 （もっと読む）

【課題】誘電率が低く、かつ、機械的強度が強い絶縁膜を持つ半導体装置を提供することである。
【解決手段】層間絶縁膜および配線間絶縁膜を有する半導体装置であって、
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、又、配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる。 （もっと読む）

【課題】特に、絶縁膜の誘電率上昇や絶縁性を劣化させること無くレジストポイズニングを抑制した配線加工技術を提供することである。
【解決手段】基板と、前記基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた第２の絶縁膜とを備え、前記第１の絶縁膜および前記第２の絶縁膜は構成要素として窒素またはメチル基を有し、かつ、前記第２の絶縁膜上にはレジスト膜が設けられてエッチング技術により前記第２の絶縁膜には孔が形成されてなる半導体素子であって、
前記第１の絶縁膜と前記第２の絶縁膜との間に、構成要素として窒素およびメチル基を有さない中間絶縁層が設けられてなる。 （もっと読む）

【課題】半導体装置の製造工程において、フッ素、ＨＦまたは低分子のフルオロカーボン類の脱離が少なく、上に積層する膜との密着性が優れた絶縁膜の形成方法、およびその形成方法を用いて形成された半導体装置を提供する。
【解決手段】基板上にフルオロカーボン膜を形成する工程、ならびに、その表面と、水およびＨｅ、Ｎｅ、ＡｒまたはＸｅなどの不活性ガスからなる混合ガスのプラズマとを接触させる工程を有する絶縁膜の形成方法。 （もっと読む）

【課題】信頼性が良好であって容量密度が大きなキャパシタ素子、当該キャパシタ素子を有する半導体装置、および当該キャパシタ素子を製造するキャパシタ素子の製造方法を提供する。
【解決手段】組成が（Ｂａ_１−ｘ，Ｓｒ_ｘ）Ｔｉ_１−ｚＳｃ_ｙＯ_３＋δ（但し、０<ｘ<１，０．０１<ｚ<０．３，０．００５<ｙ<０．０２，−０．５<δ<０．５）となるとともに、結晶の面内歪みεが、−０．４<ε<０．４である誘電体層と、前記誘電体層を上下に挟持する上部電極および下部電極と、前記上部電極、下部電極、および誘電体層が設置される基板と、を有することを特徴とするキャパシタ素子。 （もっと読む）

【課題】低い比誘電率を有し、かつ、密着性に優れた積層体、ならびに該積層体を含む絶縁膜および半導体装置を提供する。
【解決手段】積層体は、有機系膜と、第１のシリカ系膜と、前記第１のシリカ系膜と前記有機系膜との間に設けられた第２のシリカ系膜と、を有し、第２のシリカ系膜はポリカルボシランを含む。 （もっと読む）

【課題】メモリを有するＲＦＩＤにおいて、プロセスもしくは回路面積を増大させることなくアンテナの配置を行うことを課題とする。
【解決手段】メモリを中央に配置し、メモリ共通電極を囲むようにアンテナの配線を行う。さらに、メモリ共通電極とアンテナの距離は５００μｍ以上、好ましくは１０００μｍ以上離して配置する。このような構成により、メモリ共通電極とアンテナとを共通の絶縁層上に形成することが可能となり、余剰プロセスを防ぐことができる。 （もっと読む）

【課題】銅配線間の短絡を防止することができる半導体装置を提供する。
【解決手段】第３層間膜１７およびこの第３層間膜１７上に突出するＣｕ配線２４は、被覆層３１によって被覆されている。そして、Ｃｕ配線２４と被覆層３１との間には、Ｃｕの拡散を防止するバリア性を有する金属材料からなる表面バリア膜２９が介在されている。これにより、Ｃｕ配線２４から被覆層３１へのＣｕの拡散を防止することができる。そのため、第３層間膜１７上に形成された複数のＣｕ配線２４間における短絡を防止することができる。 （もっと読む）

【課題】本発明は、樹脂層２０上に配置した配線３０の亀裂・切断の発生を抑えることを目的とする。
【解決手段】半導体装置は、集積回路１２及び集積回路１２に電気的に接続された電極１４を有する半導体基板１０と、電極１４の少なくとも一部を避けて半導体基板１０上に位置するパッシベーション膜１６と、パッシベーション膜１６の一部上に位置する樹脂層２０と、電極１４上で電極１４に電気的に接続し電極１４から樹脂層２０上に延び電極１４と樹脂層２０の間でパッシベーション膜１６の表面に接触する配線３０を有する。樹脂層２０は、相対的に硬さの異なる硬質部２２及び軟質部２４を含む。樹脂層２０の配線３０とオーバーラップする部分で、電極１４とは反対側の端部で軟質部２４が占める体積比率が、電極１４に近い側の端部で軟質部２４が占める体積比率よりも大きい。 （もっと読む）

【課題】小さい回路面積でメモリへのデータ書き込みに必要な高電位を得ることができる半導体装置を提供することを目的とする。
【解決手段】外部からの電波を受信するアンテナ部と、アンテナ部の出力を整流して直流電圧ＶＤＤ０を出力する整流回路部と、整流回路部の出力を受信して一定の電圧であるＶＤＤを出力するレギュレータ回路と、直流電圧ＶＤＤ０を昇圧する昇圧回路とを有する。昇圧回路の入力電圧として、従来使われていたレギュレータ回路１０４の出力ＶＤＤではなく、ＶＤＤよりも高電位である整流回路部１０３の出力ＶＤＤ０を用いることにより、小さい回路面積で、メモリへのデータ書き込みに必要な高電位を得ることができるものである。 （もっと読む）

【課題】微細化された層パターンを、精度よく安定して形成できる製造方法を提供するこ
と。
【解決手段】層パターン製造方法は、基板上に位置する第１の層と前記第１の層上に位置
する第２の層とを形成することで、前記第１の層と前記第２の層とによって区画された領
域を前記基板上に形成するステップ（ａ）と、吐出装置の吐出部から前記領域に液状の材
料を吐出するステップ（ｂ）と、を含む。そして、前記液状の材料に対する前記第１の層
の撥液性は、前記材料に対する前記第２の層の撥液性よりも低い。 （もっと読む）

【課題】 シリコン基板上にＢＣＢ等の低誘電率材料からなる絶縁膜と配線とが各々２層交互に積層されて設けられた半導体装置において、絶縁膜間で剥離が生じにくいようにする。
【解決手段】 シリコン基板１の上面に設けられた酸化シリコン等からなるパッシベーション膜３の上面の周辺部を除く領域にはＢＣＢ等の低誘電率材料からなる第１、第２の絶縁膜５、９と第１、第２の配線８、１２とが交互に積層されて設けられている。第２の配線１２を含む第２の絶縁膜９の上面および第１、第２の絶縁膜５、９の側面はエポキシ系樹脂等からなる封止膜１４によって覆われている。これにより、第１、第２の絶縁膜５、９間で剥離が生じにくいようにすることができる。 （もっと読む）

【課題】製造コストの低減に寄与する製造方法を提供する。
【解決手段】基板１８上に設けられたバンク３４によって区画されたパターン形成領域に
、機能液を配置して膜パターンを形成する。基板１８上に第１のバンク形成材料を配置し
て第１バンク層３５を形成する工程と、第１バンク層３５上に第２バンク層３６を形成す
る工程とを有する。第１のバンク形成材料は有機材料であり、第２バンク層３６は第１バ
ンク層３５を被覆するフッ素系の樹脂材料からなる。 （もっと読む）

【課題】ＲＦＩＤを有する半導体装置において、駆動電源のための電池の経時的劣化に伴う電池の残存容量の確認や電池の交換作業をすることなく、個体情報を送受信することができ、且つ駆動するための電源を外部からの電磁波の電力が十分でない場合であっても良好な個体情報の送受信状態を維持するＲＦＩＤを有する半導体装置を提供することを課題とする。
【解決手段】信号処理回路と、信号処理回路に接続された第１のアンテナ回路及び第２のアンテナ回路と、信号処理回路に接続されたバッテリーとを設け、第１のアンテナ回路は、信号処理回路に記憶されたデータを送信するための信号を送受信するものであり、第２のアンテナ回路は、バッテリーに充電するための信号を受信するものであり、第１のアンテナ回路が受信する信号と第２のアンテナ回路が受信する信号の波長が異なる構成とする。 （もっと読む）

【課題】バイトの摩耗や欠損を抑制しつつ平坦化し得る樹脂層の形成方法並びにその樹脂層の形成方法を用いた半導体装置及びその製造方法を提供する。
【解決手段】熱膨張率を低減するための混合物が含有された樹脂層３４を基板１０上に形成する工程であって、混合物が基板側に偏在する樹脂層を形成する工程と、樹脂層の表層部をバイト４０により切削することにより、樹脂層の表面を平坦化する工程とを有している。熱膨張率を低減するための混合物が基板側に偏在する樹脂層を形成し、かかる樹脂層の表層部を切削することにより、樹脂層の表面を平坦化するため、熱膨張率を低減するための混合物によってバイトが著しく摩耗したり欠損したりするのを回避することができる。 （もっと読む）

【課題】上層配線と下層配線との接続部の構造が正確で、かつ、ビア部分がクラック等の損傷の恐れも無く、又、導電材料の侵入と言った恐れも無く、従って電流リークの恐れも無く、信頼性が高いものが得られ、更には絶縁材料選択の幅を広げることが出来、絶縁材料の限定に起因する多層配線形成工程における種々の問題点も解決され、更には製造が簡単な配線構造の半導体素子を提供することである。
【解決手段】上層配線６と下層配線１とを備え、前記上層配線６と前記下層配線１とがポーラス構造の層間絶縁膜４に形成されたビア３を介して接続された構造の半導体素子であって、ビア３の周囲の層間絶縁膜４には上層配線６の層の絶縁膜７材料が侵入して複合領域５，８が形成される。 （もっと読む）

【課題】スピンオンガラス材料を多層積層する場合において、下層膜上に塗布されるＳＯＧ材料の塗布不良を発生させることなく、簡便で良好な多層スピンオンガラス膜の形成方法を提供する。
【解決手段】本発明は、基板上に、シロキサン系高分子化合物からなるスピンオンガラス材料を複数回積層し、少なくとも下層膜と上層膜とを備える多層スピンオンガラスの形成方法であって、基板上に下層膜を形成した後、この下層膜表面を親水化溶液に接触させることにより親水化処理を行ない、その後に、前記上層膜を積層する多層スピンオンガラス膜の形成方法である。 （もっと読む）

【課題】多孔質絶縁膜を用いた構成において、動作速度が高く電気的特性に優れ、かつ断線を防止して信頼性の高い半導体装置を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】空孔形成材料を含有する非多孔質の絶縁膜３を基板１上に成膜する。次に、この絶縁膜３に対してエッチング加工を施して接続孔７を形成する。その後、熱処理によって絶縁膜３中の空孔形成材料を分解除去することにより、絶縁膜３中に孔Ａを形成して多孔質絶縁膜３Ａとする。 （もっと読む）

【課題】真空紫外光ＣＶＤ膜において、段差被覆性及び表面平坦性を低下させることなく、耐クラック性を向上する。
【解決手段】段差を有する基板Ｓを１００℃以下の温度に保ったままで、真空紫外光ＣＶＤにより主面ＳａにＣＶＤ膜３４を成膜する。まず、直鎖状有機ケイ素化合物からなる第１材料ガスと、環状有機ケイ素化合物からなる第２材料ガスとを混合した第１原料ガスを用いて、下層ＣＶＤ膜２６を成膜する。これに引き続き、環状有機ケイ素化合物からなる第２原料ガスを用いて、下層ＣＶＤ膜上に上層ＣＶＤ膜２８を成膜する。 （もっと読む）