【課題】 異なる深さをもつ類似した集積回路デバイスを提供すること。
【解決手段】 本発明は、相互接続部及びインダクタのような類似した構造体で異なる深さの集積回路デバイスを同時に形成する。本発明は、ビアのある基板上の領域及びビアのない基板上の領域にわたり共形ポリマーを堆積させる。同時に、ビアのある領域及びビアのない領域にキャビティが形成される。ビアのある領域に形成されたキャビティの深さは、ビアのない領域に形成されたキャビティより基板内に深く延びる。こうしたことは、ポリマーが基板の表面に沿って不均一に堆積するためであり、より具体的には、下にくぼみのある領域においては薄く堆積するために生じる。導体材料で充填されると、ビアのある領域で形成された基板内に深く延びるキャビティはインダクタとなり、ビアのない領域で形成された基板内に浅く延びるキャビティは相互接続部となる。 （もっと読む）

【課題】 インダクタ間の結合度が高い半導体装置およびその製造方法を提供する。
【解決手段】 半導体チップ１１を半導体チップ１の上に積層して、半導体チップ１１のインダクタ１７を半導体チップ１のインダクタ７の上方に配置する。次に、半導体チップ１，１１をＫＯＨ溶液中に浸すことによって、半導体チップ１，１１のシリコン基板２，１２を外周縁からエッチングして、インダクタ７，１７の下方に空隙を形成する。したがって、インダクタ７，１７間に導電性のシリコン基板が介在しないようにすることができるため、インダクタ７，１７間の結合度が高くなる。 （もっと読む）

【課題】 電力増幅モジュールやそれに用いる集積受動部品または半導体チップの低コスト化および高性能化を図る。
【解決手段】 集積受動部品５において、シード膜５１、銅膜５３およびニッケル膜５４の積層膜からなる配線５５により、ＲＦパワーモジュールのローパスフィルタ回路を構成するインダクタ素子が形成される。ニッケル膜５４は、銅膜５３の全面上に形成され、表面保護膜としての絶縁膜６１の開口部６２から露出するニッケル膜５４上に、金膜６３およびバンプ電極６４が形成されている。ニッケル膜５４は、無電解Ｎｉ−Ｐめっき膜であり、リンを１０重量％以上含有し、非磁性状態とされている。 （もっと読む）

【課題】 歩留まりを向上し、かつインダクタ間の結合度を高くすることが可能な半導体装置およびその製造方法を提供する。
【解決手段】 ２つの半導体チップ１，２を、それらの主表面が対向するようにして積層する。２つのインダクタ１６，４１は狭い間隔で対向するように位置決めされる。半導体チップ２のＳＯＩ層３４のうちのインダクタ４１の上方に位置する部分をエッチング除去する。また、ウェットエッチングにより、半導体チップ２のシリコンバルク基板の下層にある埋込み酸化膜３３を除去せずに、シリコンバルク基板のみを高選択にエッチング除去する。 （もっと読む）

【課題】Ｑ値が高く、位相雑音特性が優れる半導体装置を提供する。
【解決手段】半導体装置１は、能動素子としての集積回路１２と、集積回路１２に電気的に接続される複数の接続電極（１４，１５）とを含む半導体基板１０と、半導体基板１０の接続電極１４，１５が形成される面に、接続電極１４，１５を避けて形成される第１の樹脂層７０と、半導体基板１０と第１の樹脂層７０の間に形成され、複数の接続電極のうちの一つに接続される接続配線層２５，２６と、接続配線層２５，２６に一端が接続され、第１の樹脂層の表面に形成されるＣｕ配線層からなる渦巻き形状のスパイラルインダクタ４０，５０と、スパイラルインダクタ４０，５０の表面を覆う第２の樹脂層７５と、複数の接続電極のいくつかと電気的に接続され、第２の樹脂層７５から一部が突出してなる外部端子８１〜８６と、を備える。 （もっと読む）

【課題】 開口部が垂直な構造で、かつ膜厚が10μm以上となっても、再配線、引出導体のカバレッジ性および信頼性を向上させるとともに、垂直な開口を形成することによって開口部分のパターンの精度を向上させる。
【解決手段】 回路素子か形成された半導体基板上に絶縁層を介してインダクタを形成し、半導体基板内の回路素子とインダクタを接続する導体パターンを形成する複合電子部品の製造方法において、絶縁層の一部に凹部を形成して回路素子に接続された導体パターンを引き出し、その凹部に薄膜導体による下地電極層を形成し、その下地電極層上に電解めっきによって厚膜導体を形成してインダクタと接続する。 （もっと読む）

【課題】低コスト化を図り、強度、信頼性に優れるとともに、高いＱ値を得ることが可能な半導体装置を提供する。
【解決手段】一方の面１０ａの厚み方向の少なくとも一部の領域が除去された除去領域１１を有する半導体基板１０と、除去領域１１に充填された絶縁材料からなる絶縁部１２と、該絶縁部１２上に複数回周回されて形成された配線２１とを備えることを特徴とする。 （もっと読む）

【課題】多数回の複雑な工程を行うことなく、簡易なプロセスで、低コストに配線基板及び半導体装置を作製する方法を提案する。さらに、低コストで環境への悪影響が少ない配線基板の作製方法及び該配線基板を利用した半導体装置の作製方法を提案する。
【解決手段】第１の基板上に導電性材料からなるパターンを形成し、前記パターン上に電解めっき処理により導電膜を形成し、前記パターンと前記導電膜とを分離し、第２の基板上に薄膜トランジスタを有するＩＣチップを形成し、前記導電膜とＩＣチップとを電気的に接続する。 （もっと読む）

【課題】 トロイダルインダクタ４０を簡単に製造することが可能な半導体チップ１の製造方法を提供する。
【解決手段】 半導体チップ１上に第１配線１２を形成する工程と、その第１配線１２を覆うように応力緩和層３０を形成する工程と、その応力緩和層３０に貫通孔３３，３４を穿設して第１配線１２の端部を露出させる工程と、その第１配線１２の端部から貫通孔３３，３４を通り応力緩和層３０の表面にかけて第２配線２２を形成することにより、第１配線１２および第２配線２２を巻き線とし応力緩和層３０をコア４２とするトロイダルインダクタ４０を形成する工程と、を有する。 （もっと読む）

【課題】薄膜回路の下方に外部と接続するための電極を容易に形成できる薄膜回路部品の構造及び薄膜回路部品の作製方法を提供することを課題とする。
【解決手段】第１の絶縁膜と、第１の絶縁膜の一方の面上に形成された薄膜回路と、薄膜回路上に形成された第２の絶縁膜と、第２の絶縁膜上に形成された電極と、電極上に形成された樹脂膜とを有する積層物を形成し、積層物の第１の絶縁膜の他方の面側に、電極と重なるように導電膜を形成し、導電膜にレーザーを照射する。 （もっと読む）

【課題】スクリーン印刷を用いて微細な形状のアンテナを有する半導体装置について、歩留まりを低下させない半導体装置の作製方法および当該半導体装置を提供することを目的とする。
【解決手段】基板上にトランジスタを有する素子群を形成し、素子群上に第１の開口部から導電性粒子を含むペーストを押し出してダミーパターンとなる導電膜を形成した後に、続けて第２の開口部から導電性粒子を含むペーストを押し出してトランジスタと電気的に接続するようにアンテナとして機能する導電膜を形成する。そのため、当該半導体装置は、基板上に設けられたトランジスタを有する素子群と、素子群上に設けられ且つトランジスタと電気的に接続したアンテナとして機能する第１の導電膜と、第１の導電膜に隣接して設けられ且つトランジスタと電気的に接続しないダミーパターンとなる第２の導電膜とを有している。 （もっと読む）

【課題】 誘導素子を備えた半導体装置において、損失を抑えることができる半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板１と、第１の絶縁層１１と、第１の導電部１２と、第２の絶縁層１３と、第２の導電部１４を備え、第２の導電部１４は、渦状の誘導素子１５を有し、第２の絶縁層１３は、誘導素子１５の最内周部よりも内側である中央領域２１に凹部２０が形成され、これによって、この部分が他の部分に比べて薄く形成されている。 （もっと読む）

【課題】半導体基板上に形成されるインダクタンス素子の特性損失を少なくする。
【解決手段】インダクタンス素子を構成する巻き線状の帯状導電膜の下の半導体基板表面に、酸素のイオン注入法により形成される厚い絶縁領域を形成する。この絶縁領域は、通常の集積回路素子領域上に形成される配線用の薄い絶縁膜より大きな膜厚を有する。かかる構成にすることにより、帯状導電膜内に発生する渦電流の経路をなくし、渦電流を抑制して特性損失を抑えることができる。 （もっと読む）

【課題】小型化が図られる線路デバイスの製造方法を提供する。
【解決手段】基板の上に第一金属柱及び第二金属柱を設置する。第一金属柱の最大幅は、第一金属柱及び第二金属柱の高さで割ると４より小さい。また、第一金属柱の高さは、２０μｍから３００μｍであって、かつ第一金属柱の中心点から第二金属柱の中心点までの距離は１０μｍから２５０μｍである。これにより、金属柱体間の距離を２５０μｍ以下に縮小することが可能であって、かつピンホール数を４００個以下の目標に抑えることも達成できる。またＩＣの性能を有効に改善し、かつ低電源ＩＣエレメントのＩＣ金属接続線路の抵抗及び負荷を大幅に下げることが可能である。 （もっと読む）

【課題】ストレスリリーフと接触窓構造の間隔距離を微小化できる線路デバイスの製造方法を提供する。
【解決手段】一つの半導体基部３０は、半導体基部３０上に位置する少なくとも一つの第一金属柱体及び半導体基部３０上と第一金属柱体上に位置する一つの第一重合物層４６を提供する。第一重合物層４６を金属柱体の一つの頂部が露出するまで除去する。一つの第二金属柱体を提供する。電気めっき方式で第一重合物層４６上に一つの金属接続線路層を形成させ、金属接続線路層は第一金属柱体及び第二金属柱体と接続する。金属接続線路層の形成ステップの前に、第一重合物層４６上に一つのチタン含有金属層を形成させる。 （もっと読む）

【課題】ＭＩＭ型容量素子において、ヴィアホールのエッチング時に上部電極と下部電極ではコンタクト深さが異なるため、上部電極及び容量誘電膜の突き抜けによるリーク不良が発生する。
【解決手段】基板上に下部電極１２ａ及び上部電極引き出し層１２ｂを同一配線層に形成し、下部電極１２ａ上にのみ容量絶縁膜１３を形成し、容量絶縁膜１３上から上部電極引き出し層１２ｂを覆う上部電極１４を形成し、上部電極１４と上部電極引き出し層１２ｂを電気的に接続することにより、ＭＩＭ型容量素子を形成する。 （もっと読む）

【課題】 誘導素子を備えた半導体装置において、該誘導素子を構成する配線の長手方向から見た断面形状における角部への高周波電流の集中を抑制し、Ｑ値が高く、特性の優れた誘導素子を備えた半導体装置を提供する。
【解決手段】 本発明の半導体装置１０は、少なくとも一面に電極３を備えた基板１と、該基板の一面を覆うように設けられた絶縁樹脂層１１と、該絶縁樹脂層上に設けられ、前記電極と電気的に接続された導電部１４とを備えた半導体装置であって、前記導電部の一部はインダクタとして機能する部位１５を構成し、前記部位は、該インダクタを構成する配線の長手方向から見た断面形状が略四角形であり、全ての角部がＲ形状またはＣ形状をなしている。 （もっと読む）

【課題】誘導素子を備えた半導体装置において、該誘導素子の表面粗さが導体損失に及ぼす影響を低減させ、Ｑ値が高く、特性の優れた誘導素子を有する半導体装置およびその製造方法を提供すること。
【解決手段】半導体装置１０は、少なくとも一面に電極を備えた基板と、該基板の一面を覆うように設けられた絶縁樹脂層１２と、該絶縁樹脂層１２上に設けられ、前記電極と電気的に接続された導電部と、前記絶縁樹脂層１２および前記導電部を被覆する封止樹脂層１４とを備えた半導体装置１０であって、前記導電部の一部はインダクタ１３ａとして機能する部位を構成し、前記部位は、前記絶縁樹脂層１２に設けた凹部１６内に配され、該部位の表面と前記絶縁樹脂層１２の表面とは略同一面をなすとともに、該部位の表面は平滑化されていることを特徴とする。 （もっと読む）

【課題】 高周波における導電部の電気的抵抗が低く、かつ高密度実装が可能となる半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板１と、その上に設けられた絶縁層２と、絶縁層２上にあって回路を構成する導電部３とを備え、導電部３には、上面４ａおよび下面４ｂにのみ凸部５、６が形成され、凸部５、６は、電流が流れる方向に延在する。 （もっと読む）

【課題】 高性能かつ占有面積の小さいスパイラルインダクタを合理的に形成することができる半導体装置の製造方法を提供する。
【解決手段】 複数の配線層を備える半導体装置の製造方法であって、一主面に複数の半導体素子が形成された半導体基板を準備する準備ステップと、半導体基板上に少なくとも３つの配線層に渡ってスパイラルインダクタを形成する第１形成ステップと、半導体基板上の配線層にスパイラルインダクタ以外の回路配線を形成する第２形成ステップとを含み、第１形成ステップと第２形成ステップとは同時に行われることを特徴とする半導体装置の製造方法。 （もっと読む）