【課題】繊維体に貫通孔を空けることなく、プリプレグの内部に導電領域を形成することを課題とする。
【解決手段】シート状繊維体の両面に、該シート状繊維体の内部まで含浸した絶縁性樹脂層と、前記絶縁性樹脂層に囲まれる領域に設けられた貫通配線を有し、前記貫通配線は、前記シート状繊維体を挟んで前記絶縁性樹脂層の両面に導電性材料が露出し、該導電性材料は、前記シート状繊維体の内部まで含浸している配線基板及びその作製方法、並びに、さらに、絶縁層の表面にバンプが露出した集積回路チップとを有し、前記バンプが前記貫通配線と接触するように、前記集積回路チップが前記樹脂含浸繊維体複合基板に密接している半導体装置及びその作製方法に関する。 （もっと読む）

【課題】サイズが小さいだけでなく、自己共振周波数が高く、損失及び漏れ電磁場を低減したスパイラルインダクタを実現できるようにする。
【解決手段】スパイラルインダクタは、基板１１の上に形成された絶縁層２１とインダクタコイル３１とを備えている。絶縁層２１は、凸部２４を有し、インダクタコイル３１は凸部２４の側壁上に形成されている。 （もっと読む）

【課題】小型の半導体装置においても静電容量の大きなキャパシタを配置することが可能な構造を有する半導体装置を提供する。
【解決手段】半導体装置１は、半導体素子８が形成された半導体基板２と、半導体基板２のパッシベーション膜１２を介して配置され１方向に長く形成された開口部４ａを有する平面型のスロットアンテナ４と、スロットアンテナ４と並列接続する共振用キャパシタ１５とを備え、共振用キャパシタ１５はチップ型素子となっている。 （もっと読む）

【課題】トランス素子のコイル間絶縁膜をＳｉＯ_２で形成すると、形成範囲を規制するのが困難である。有機質絶縁材料を利用すれば形成範囲を自在に調整できが、厚くなってしまい、２次側コイルに生じる電圧が小さくなる。
【解決手段】半導体基板上に、下側コイル１３５とコイル間絶縁膜１４０と上側コイル１５４の積層構造でトランス素子１５５が形成されている。コイル間絶縁膜１４０が絶縁性無機質粒子の集積物で形成されている絶縁層１４１ａを備えている。絶縁性無機質粒子の集積物でコイル間絶縁膜を形成すると、必要な耐圧特性を得るのに必要な厚みが薄くてすむ。従って、１次側コイル１５４と２次側コイル１３５の磁気的結合係数を高め、２次側コイル１３５に大きな電圧を生じさせることができる。しかも、絶縁性無機質粒子の集積物でコイル間絶縁膜を形成すると、コイル間絶縁膜の形成範囲を規制しやすい。 （もっと読む）

【課題】積層された第１インダクタと第２インダクタの間の絶縁耐圧を高くする。
【解決手段】基板１０上には、多層配線層４００、第１インダクタ３１０、及び第２インダクタ３２０が形成されている。多層配線層４００は、絶縁層及び配線層をこの順にそれぞれｔ回（ｔ≧３）以上交互に積層したものである。第１インダクタ３１０は、多層配線層４００の第ｎ配線層に設けられている。第２インダクタ３２０は、多層配線層４００の第ｍ配線層（ｔ≧ｍ≧ｎ＋２）に設けられ、第１インダクタ３１０の上方に位置している。第ｎ配線層と第ｍ配線層の間に位置するいずれの配線層にも、第１インダクタ３１０の上方に位置するインダクタが設けられていない。第１インダクタ３１０及び第２インダクタ３２０は、電気信号を相互に伝達する信号伝達素子３００を構成している。 （もっと読む）

【課題】安定した利得が得られるアンテナ素子を備えた半導体装置、通信モジュールおよび電子機器を提供すること。
【解決手段】半導体装置１０は、能動素子が形成された能動面１ａを有する半導体基板１と、能動面１ａ上に少なくとも１層以上の絶縁性樹脂層を介して設けられた第１の配線層８と、第１の配線層８に形成されたスロットアンテナ１１と、スロットアンテナ１１に接続された共振用キャパシタ１３とを備え、スロットアンテナ１１は、矩形状の開口部１１ｂを有する平面型のアンテナ素子である。 （もっと読む）

【課題】単位面積あたりのインダクタンス値が従来よりも大きいインダクタを内蔵した半導体装置を実現する。
【解決手段】本発明に係る半導体装置の製造方法は、第１領域２Ａと第２領域２Ｂに区分された半導体基板２に対して、第１の配線層によって第１のインダクタ配線と第１の回路配線とを形成する工程と、第２の配線層によって第２のインダクタ配線と第２の回路配線とを形成する工程とを、複数回にわたって繰り返すことにより、半導体基板２の第１領域２Ａに積層構造をなす渦巻き状のインダクタ３を形成する。 （もっと読む）

【課題】 高周波信号の伝達も含めた配線抵抗を低減することができると共に、良好な遮蔽導体として機能する配線構造及びその配線構造を有する半導体装置を提供する。
【解決手段】 複数の配線層にそれぞれ設けられた配線１，３が互いに重複し、互いに電気的に複数層に亘り並列接続された配線構造であって、複数の配線層の少なくとも下層の一つの配線層が、少なくとも２本以上の並列配線に分離されて延伸しているスリット配線部を有し、上層の配線３からスリット配線部の並列配線の間隙に浸入して両側の並列配線と接続しているスリット接続部２ａを有する配線構造とする。 （もっと読む）

【課題】端部の勾配が急峻であり、所望の膜厚を確保することができ、マスクパターンとの形状の差が抑えられる導電膜を、エッチングを用いて作製する。
【解決手段】膜厚１μｍ以上１０μｍ以下のアルミニウムまたはアルミニウム合金を含む導電膜を、ウェットエッチングを用いて所定の膜厚となるまでエッチングした後、残りをドライエッチングでエッチングすることで、サイドエッチングを抑え、なおかつマスクの膜厚が減少するのを抑える。サイドエッチングを抑え、なおかつマスクの膜厚が減少するのを抑えることで、膜厚１μｍ以上１０μｍ以下といった厚膜のアルミニウムまたはアルミニウム合金を含む導電膜であっても、端部の勾配が急峻であり、所望の膜厚を確保することができ、マスクパターンとの形状の差が抑えられるようにエッチングすることが可能となる。 （もっと読む）

【課題】層間絶縁膜の剥離を検出する半導体装置を提供する。
【解決手段】半導体チップ２の外周に沿って層間絶縁膜の剥離を検出するための信号を伝送する検査配線３が形成されている。検査配線３に検出信号を供給するための検出回路４と、検査配線３を流れた検出信号を出力するための出力端子５と、半導体チップ２に設けられた内部回路６と、内部回路６からの出力信号と、検査配線３を流れた検出信号とのいずれか一方を選択して出力端子５に供給する出力切替回路７を備える。検査配線３は適当な間隔毎に切断され、層間配線１０を通して最上層配線８に載せ替えて接続されている。以上の構成により、測定端子数を増やすことなく層間絶縁膜の剥離を容易に検出することが可能となり、さらに層間絶縁膜の接着を補強することができる。 （もっと読む）

パターン化された接地平面を有するインダクタが、説明される。一設計においては、インダクタは、第１の層上に形成された導体と、その導体の下の第２の層上に形成されたパターン化された接地平面と、を含む。パターン化された接地平面は、オープンな中心エリアと、導体の形状に整合した形状と、を有する。パターン化された接地平面は、複数のシールド、例えば、八角形の形状の導体の８つの辺についての８つのシールド、を含んでいる。各シールドは、導体に垂直に形成された複数のスロットを有する。パターン化された接地平面を別個のシールドへと分割することと、各シールド上にスロットを形成することとは、パターン化された接地平面上の渦電流の流れを防止するのに役立ち、これは、インダクタのＱを改善することができる。複数の相互接続は、複数のシールドを回路接地へと結合し、この回路接地は、導体の中心に位置することができる。
（もっと読む）

【課題】抵抗値が大きく、また、磁力線が回路に悪影響を及ぼすおそれがあった。
【解決手段】（１）（１ａ）渦巻状の巻線本体と、（１ｂ）前記巻線本体の両端部のうち中心側の端部の近傍を起点として外側に向けて延在する配線と、（１ｃ）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有するインダクタと、（２）前記巻線本体により規定される仮想平面と平行に、かつ、前記巻線本体の下方に設けられている、複数の遮蔽板片からなる遮蔽板と、を含む。 （もっと読む）

【課題】合計長が長くなることにより抵抗値が大きくなり、また、表皮効果により、実施的な抵抗値が大きくなった。
【解決手段】インダクタを含む半導体装置であって、前記インダクタは、（１）第１の導体と、当該第１の導体の表面に形成されている、前記第１の導体より導電性が高い第２の導体と備える渦巻状の巻線本体と、（２）第３の導体と、当該第３の導体の表面に形成されている、前記第３の導体より導電性が高い第４の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、（３）前記巻線本体の中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有する。 （もっと読む）

【課題】 渦巻き形状の薄膜誘導素子を備えたＣＳＰと呼ばれる半導体装置において、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減する。
【解決手段】 シリコン基板１と薄膜誘導素子９との間には低誘電率膜５が設けられている。これにより、シリコン基板１に発生する渦電流に起因する薄膜誘導素子９の渦電流損を低減することができる。 （もっと読む）

【課題】二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができ、かつ、ダイシング工程において、チッピングが発生する危険性を低減することができる半導体装置を提供する。
【解決手段】半導体装置１ａは、半導体チップ２において、第１の二次配線未形成領域の絶縁層が、第１の二次配線形成領域の絶縁層よりも薄く形成される。また、半導体チップ２における、電極パッド１０が形成された回路形成面が伸びている方向に関し、半導体チップの縁３１が、上層絶縁層１２の縁である側壁部１２ｓよりも突出している。 （もっと読む）

【課題】ビアを無くす事によって、配線の線幅を太くする必要を無くし、サイズを縮小した半導体装置の提供。
【解決手段】第１の配線の一部ＭＴ１ｅと第２の配線の一部ＭＴ２ｄとが交差しなければならない箇所で、前記第１の配線の前記一部ＭＴ１ｅ及び前記第２の配線の前記一部ＭＴ２ｄ間に絶縁層ＤＥｂが形成されており、前記第１の配線の前記一部が、前記絶縁層の一の面に接して設けられており、前記第２の配線の前記一部が、前記絶縁層の他の面に接して設けられている。 （もっと読む）

【課題】面積が小さく、かつコストの低い半導体集積回路を提供する。
【解決手段】半導体基板１上に積層された複数の配線層と、２ＧＨｚの周波数帯域に対応して、複数の配線層のうちの１つの配線層に形成された２Ｇ用インダクタ４と、２ＧＨｚの周波数帯域よりも高い５ＧＨｚの周波数帯域に対応して、２Ｇ用インダクタ４が形成された配線層と同一の配線層に形成された５Ｇ用インダクタ５とを備え、５Ｇ用インダクタ５は、２Ｇ用インダクタ４の開口部の内側に形成されるものである。 （もっと読む）

【課題】チップサイズを縮小することにより、ＬＣＤドライバの製造コストを低減させることのできる技術を提供する。
【解決手段】第１金属膜からなるバンプ６が形成されない領域のパッシベーション膜９上に、第２金属膜からなる容量素子７Ｃ、抵抗素子７Ｒまたはインダクタンス素子７Ｌ等の受動素子を形成する。第１金属膜は金膜、第２金属膜は金膜、ニッケル膜または銅膜であり、あるいは第１金属膜は下層をニッケル膜または銅膜とし上層を金膜とする積層膜、第２金属膜はニッケル膜または銅膜である。さらに、第１金属膜の厚さは第２金属膜の厚さと同じか、あるいは第２金属膜の厚さよりも厚く形成する。 （もっと読む）

【課題】本発明は受動素子を備えた半導体装置及びその製造方法に関し、装置の小型化を図りつつ、かつ誘電損失の発生を抑制することを課題とする。
【解決手段】半導体チップ１１と、半導体チップ１１を貫通して形成された１５，１６とを有した半導体装置であって、半導体チップ１１の第１面３５Ａ（主面）に対する反対側の第２面３５Ｂに、貫通電極１５と接続したグランド層２８と、貫通電極１６に接続したパッチアンテナ３３とをSiO₂又はSiNよりなる無機絶縁層３０を介して積層した構成とする。 （もっと読む）

【課題】インダクタからのノイズおよびインダクタへのノイズを効果的に抑制する。
【解決手段】半導体装置１００は、半導体基板（１０２）と、半導体基板上に形成された絶縁膜１０６と、絶縁膜１０６を介して、半導体基板上に形成されたインダクタ１２０と、平面視でインダクタ１２０を囲み、インダクタ１２０を他の領域から隔離するガードリング１０８とを含む。ガードリング１０８は、半導体基板表面に設けられた環状の不純物拡散層１１０と、ガードリング１０８に接続し、複数の配線層にわたって延在するとともにインダクタ１２０が設けられた層以上の層まで延在する環状の導電体（１１２、１１４、１３６、および１３８）とを含む。 （もっと読む）