半導体装置およびその製造方法
【課題】 渦巻き形状の薄膜誘導素子を備えたCSPと呼ばれる半導体装置において、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減する。
【解決手段】 シリコン基板1と薄膜誘導素子9との間には低誘電率膜5が設けられている。これにより、シリコン基板1に発生する渦電流に起因する薄膜誘導素子9の渦電流損を低減することができる。
【解決手段】 シリコン基板1と薄膜誘導素子9との間には低誘電率膜5が設けられている。これにより、シリコン基板1に発生する渦電流に起因する薄膜誘導素子9の渦電流損を低減することができる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【0002】
従来の半導体装置には、CSP(chip size package)と呼ばれ、且つ、渦巻き形状の薄膜誘導素子を備えたものとして、半導体基板上に複数の配線および渦巻き形状の薄膜誘導素子が設けられ、配線の接続パッド部上に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられ、柱状電極上に半田ボールが設けられたものがある。(例えば、特許文献1参照)
【0003】
【特許文献1】特開2005−108929号公報(図5、図6)
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、上記従来の半導体装置では、半導体基板の上面に酸化シリコン等の無機材料からなる絶縁膜およびポリイミド系樹脂等の有機材料からなる保護膜が設けられ、保護膜の上面に渦巻き形状の薄膜誘導素子を設けているので、配線に電流が流れたとき、誘導によって半導体基板に発生する渦電流により、薄膜誘導素子に渦電流損が生じ、薄膜誘導素子の特性が劣化する(Q値が小さくなる)という問題があった。
【0005】
そこで、この発明は、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
請求項1に記載の発明に係る半導体装置は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に比誘電率が3.0以下である低誘電率膜が設けられていることを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に空間が設けられていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記半導体基板上に前記空間を形成するための開口部を有する有機材料からなる空間形成用絶縁膜が設けられ、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートが設けられていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1または2に記載の発明において、前記同一の層上に薄膜誘導素子用配線が前記薄膜誘導素子の外端部に接続されて設けられていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記薄膜誘導素子下に有機材料からなる絶縁膜を介して薄膜誘導素子用下層配線が前記薄膜誘導素子の内端部に接続されて設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項6に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項5または7に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に低誘電率膜を形成する工程を有することを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に空間を形成する工程を有することを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記空間を形成する工程は、前記半導体基板上に前記空間を形成するための開口部を有する空間形成用絶縁膜を形成し、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートを配置する工程を含むことを特徴とするものである。
【発明の効果】
【0007】
この発明によれば、薄膜誘導素子下における半導体基板上に低誘電率膜または空間を設けているので、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。
【発明を実施するための最良の形態】
【0008】
(第1実施形態)
図1(A)はこの発明の第1実施形態としての半導体装置の要部の透過平面図を示し、図1(B)はそのB−B線に沿う断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、平面方形状のシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2a、2bが集積回路に接続されて設けられている。この場合、符号2bで示す接続パッドは、後述する渦巻き形状の薄膜誘導素子9の外端部に接続されるものである。
【0009】
接続パッド2a、2bの中央部を除くシリコン基板1の上面には酸化シリコン等の無機材料からなる絶縁膜3が設けられ、接続パッド2a、2bの中央部は絶縁膜3に設けられた開口部4a、4bを介して露出されている。絶縁膜3の上面の所定の箇所には平面正方形状の低誘電率膜5が設けられている。
【0010】
低誘電率膜5の材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のlow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
【0011】
有機ポリマー系のlow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【0012】
また、低誘電率膜5の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)である。
【0013】
低誘電率膜5および絶縁膜3の上面にはポリイミド系樹脂等の有機材料からなる保護膜6が設けられている。絶縁膜3の開口部2a、2bに対応する部分における保護膜6には開口部4a、7bが設けられている。保護膜6の上面には複数の配線8、渦巻き形状の薄膜誘導素子9および薄膜誘導素子用配線10が設けられている。配線8、薄膜誘導素子9および薄膜誘導素子用配線10は、銅等からなる下地金属層11、12、13の上面に銅からなる上部金属層14、15、16が設けられた2層構造となっている。
【0014】
ここで、渦巻き形状の薄膜誘導素子9は、シリコン基板1上に絶縁膜3を介して設けられた平面正方形状の低誘電率膜5上における保護膜6の上面に設けられている。すなわち、薄膜誘導素子9下におけるシリコン基板1上には低誘電率膜5が設けられている。なお、薄膜誘導素子9の渦巻き形状は、図1(A)に示す如く、角渦巻き形状であってもよく、また図示していないが、円渦巻き形状であってもよい。
【0015】
配線8の一端部は絶縁膜3および保護膜6の開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線10の一端部は絶縁膜3および保護膜6の開口部4b、7bを介して接続パッド2bに接続されている。薄膜誘導素子9の外端部は薄膜誘導素子用配線10の他端部に接続されている。配線8の他端部および薄膜誘導素子9の内端部は接続パッド部8a、9aとなっている。
【0016】
配線8および薄膜誘導素子9の接続パッド部8a、9aの上面には銅からなる柱状電極17、18が設けられている。配線8、薄膜誘導素子9、薄膜誘導素子用配線10および保護膜6の上面にはエポキシ系樹脂等の有機材料からなる封止膜19がその上面が柱状電極17、18の上面と面一となるように設けられている。柱状電極17、18の上面には半田ボール20、21が設けられている。
【0017】
以上のように、この半導体装置では、シリコン基板1上に絶縁膜3を介して設けられた低誘電率膜5上における保護膜6の上面に薄膜誘導素子9を設けているので、すなわち、薄膜誘導素子9下におけるシリコン基板1上に低誘電率膜5を設けているので、シリコン基板1に発生する渦電流に起因する薄膜誘導素子9の渦電流損を低減することができ、ひいては薄膜誘導素子9の特性劣化(Q値の低下)を抑制することができる。
【0018】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ31という)の上面にアルミニウム系金属等からなる接続パッド2a、2bおよび酸化シリコン等の無機材料からなる絶縁膜3が形成され、接続パッド2a、2bの中央部が絶縁膜3に形成された開口部4a、4bを介して露出されたものを準備する。
【0019】
この場合、半導体ウエハ31の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2a、2bはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号32で示す領域はダイシングラインに対応する領域である。
【0020】
次に、図3に示すように、絶縁膜3の上面の各半導体装置形成領域に、スクリーン印刷法やスピンコート法等により塗布された上記材料からなる低誘電率膜をフォトリソグラフィ法によりパターニングすることにより、低誘電率膜5を形成する。次に、図4に示すように、低誘電率膜5の上面および絶縁膜3の開口部4a、4bを介して露出された接続パッド2a、2bの上面を含む絶縁膜3の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる保護膜6を形成する。
【0021】
次に、図5に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3および保護膜6に開口部4a、7aを形成し、且つ、接続パッド2bに対応する部分における絶縁膜3および保護膜6に開口部4b、7bを形成する。
【0022】
次に、図6に示すように、絶縁膜3および保護膜6の開口部4a、7aおよび開口部4b、7bを介して露出された接続パッド2a、2bの上面を含む保護膜6の上面全体に下地金属層33を形成する。この場合、下地金属層33は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。
【0023】
次に、下地金属層33の上面にメッキレジスト膜34をパターン形成する。この場合、上部金属層14、15、16形成領域に対応する部分におけるメッキレジスト膜34には開口部35、36、37が形成されている。次に、下地金属層33をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜34の開口部35、36、37内の下地金属層33の上面に上部金属層14、15、16を形成する。次に、メッキレジスト膜34を剥離する。
【0024】
次に、図7に示すように、上部金属層14、15、16および下地金属層33の上面にメッキレジスト膜38をパターン形成する。この場合、上部金属層14、15の接続パッド部8a、9aつまり柱状電極17、18形成領域に対応する部分におけるメッキレジスト膜38には開口部39、40が形成されている。次に、下地金属層33をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜38の開口部39、40内の上部金属層14、15の接続パッド部8a、9aの上面に柱状電極17、18を形成する。
【0025】
次に、メッキレジスト膜38を剥離し、次いで、上部金属層14、15、16をマスクとして下地金属層33の不要な部分をエッチングして除去すると、図8に示すように、上部金属層14、15、16下にのみ下地金属層11、12、13が残存される。この状態では、上部金属層14、15、16およびその下に残存された下地金属層11、12、13により、2層構造の配線8、薄膜誘導素子9および薄膜誘導素子用配線10が形成されている。
【0026】
次に、図9に示すように、配線8、薄膜誘導素子9、薄膜誘導素子用配線10および柱状電極17、18を含む保護膜6の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等の有機材料からなる封止膜19をその厚さが柱状電極17、18の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極17、18の上面は封止膜19によって覆われている。
【0027】
次に、封止膜19の上面側を適宜に研削し、図10に示すように、柱状電極17、18の上面を露出させ、且つ、この露出された柱状電極17、18の上面を含む封止膜19の上面を平坦化する。次に、図11に示すように、柱状電極17、18の上面に半田ボール20、21を形成する。次に、図12に示すように、ダイシングライン32に沿って、封止膜19、保護膜6、絶縁膜3および半導体ウエハ31を切断すると、図1に示す半導体装置が複数個得られる。
【0028】
(第2実施形態)
図13(A)はこの発明の第2実施形態としての半導体装置の要部の透過平面図を示し、図13(B)はそのB−B線に沿う断面図を示す。この半導体装置において、図1(A)、(B)に示す半導体装置と大きく異なる点は、低誘電率膜5を省略し、その代わりに、薄膜誘導素子9下における絶縁膜3と保護膜6との間に平面正方形状の空間41を設けた点である。
【0029】
すなわち、絶縁膜3の上面にはポリイミド系樹脂等の有機材料からなる空間形成用絶縁膜42が設けられている。薄膜誘導素子9下における空間形成用絶縁膜42には平面正方形状の開口部43が設けられている。開口部43の周囲における空間形成用絶縁膜42の上面にはガラス、セラミック等からなる空間形成用シート44の下面周辺部が接着剤(図示せず)等を介して固着されている。この状態では、空間形成用シート44下には開口部43からなる空間41が形成されている。
【0030】
空間形成用シート44および空間形成用絶縁膜42の上面には保護膜6が設けられている。この場合、絶縁膜3の開口部4a、4bに対応する部分における保護膜6および空間形成用絶縁膜42には開口部7a、7bが設けられている。そして、配線8の一端部は、開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線11の一端部は、開口部4b、7bを介して接続パッド2bに接続されている。
【0031】
この半導体装置では、シリコン基板1上に絶縁膜3を介して設けられた空間41上における保護膜6の上面に薄膜誘導素子9を設けているので、すなわち、薄膜誘導素子9下におけるシリコン基板1上に空間41を設けているので、シリコン基板1に発生する渦電流に起因する薄膜誘導素子9の渦電流損を低減することができ、ひいては薄膜誘導素子9の特性劣化(Q値の低下)を抑制することができる。
【0032】
次に、この半導体装置の製造方法の一例について説明する。この場合、図2に示すものを準備した後に、図14に示すように、絶縁膜3の開口部4a、4bを介して露出された接続パッド2a、2bの上面を含む絶縁膜3の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる空間形成用絶縁膜42を形成する。次に、フォトリソグラフィ法により、空間形成用絶縁膜42の各半導体装置形成領域の所定の箇所に開口部43を形成する。
【0033】
次に、図15に示すように、開口部43の周囲における空間形成用絶縁膜42の上面にガラス、セラミック等からなる空間形成用シート44の下面周辺部を接着剤(図示せず)等を介して固着(配置)する。この状態では、空間形成用シート44下には開口部43からなる空間41が形成されている。
【0034】
次に、図16に示すように、空間形成用シート44および空間形成用絶縁膜42の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる保護膜6を形成する。次に、図17に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3、空間形成用絶縁膜42および保護膜6に開口部4a、7aを形成し、且つ、接続パッド2bに対応する部分における絶縁膜3、空間形成用絶縁膜42および保護膜6に開口部4b、7bを形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図13に示す半導体装置が複数個得られる。
【0035】
(第3実施形態)
図18(A)はこの発明の第3実施形態としての半導体装置の要部の透過平面図を示し、図18(B)はそのB−B線に沿う断面図を示す。この半導体装置において、図1(A)、(B)に示す半導体装置と大きく異なる点は、薄膜誘導素子9の接続パッド部9a上に設けられた柱状電極18およびその上に設けられた半田ボール21を省略し、その代わりに、薄膜誘導素子9の内端部を薄膜誘導素子用下層配線51を介してシリコン基板1の上面周辺部に設けられた接続パッド2cに接続した点である。
【0036】
すなわち、保護膜6の上面にはアルミニウム系金属等からなる薄膜誘導素子用下層配線51が設けられている。薄膜誘導素子用下層配線51の一端部は、絶縁膜3および保護膜6に設けられた開口部4c、7cを介して接続パッド2cに接続されている。薄膜誘導素子用下層配線51および保護膜6の上面にはポリイミド系樹脂等の有機材料からなる上層保護膜(絶縁膜)52が設けられている。
【0037】
上層保護膜52の上面には配線8、薄膜誘導素子9および薄膜誘導素子用配線10が設けられている。この場合、薄膜誘導素子9は、平面正方形状の低誘電率膜5上における上層保護膜52の上面に設けられている。そして、配線8の一端部は、絶縁膜3、保護膜6および上層保護膜52に設けられた開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線10の一端部は、配線8の一端部と同様に、絶縁膜3、保護膜6および上層保護膜52に設けられた開口部4b、7bを介して接続パッド2bに接続されている。
【0038】
薄膜誘導素子9の外端部は薄膜誘導素子用配線10の他端部に接続されている。薄膜誘導素子9の内端部は、上層保護膜52に設けられた開口部53を介して薄膜誘導素子用下層配線51の他端部からなる接続パッド部に接続されている。
【0039】
次に、この半導体装置の製造方法の一例について説明する。この場合、図4に示す工程後に、図19に示すように、接続パッド2cに対応する部分における絶縁膜3および保護膜6に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部4c、7cを形成する。
【0040】
次に、図20に示すように、保護膜6の上面に、スパッタ法等により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用下層配線51を形成する。この状態では、薄膜誘導素子用下層配線51の一端部は、絶縁膜3および保護膜6の開口部4c、7cを介して接続パッド2cに接続されている。
【0041】
次に、図21に示すように、薄膜誘導素子用下層配線51および保護膜6の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる上層保護膜52を形成する。次に、図22に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3、保護膜6および上層保護膜52に開口部4a、7aを形成し、且つ、薄膜誘導素子用下層配線51の接続パッド部に対応する部分における上層保護膜52に開口部53を形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図18に示す半導体装置が複数個得られる。
【0042】
(第4実施形態)
図23(A)はこの発明の第4実施形態としての半導体装置の要部の透過平面図を示し、図23(B)はそのB−B線に沿う断面図を示す。この半導体装置において、図13(A)、(B)に示す半導体装置と大きく異なる点は、薄膜誘導素子9の接続パッド部9a上に設けられた柱状電極18およびその上に設けられた半田ボール21を省略し、その代わりに、薄膜誘導素子9の内端部を薄膜誘導素子用下層配線51を介してシリコン基板1の上面周辺部に設けられた接続パッド2cに接続した点である。
【0043】
すなわち、保護膜6の上面にはアルミニウム系金属等からなる薄膜誘導素子用下層配線51が設けられている。薄膜誘導素子用下層配線51の一端部は、絶縁膜3、空間形成用絶縁膜42および保護膜6に設けられた開口部4c、7cを介して接続パッド2cに接続されている。薄膜誘導素子用下層配線51および保護膜6の上面にはポリイミド系樹脂等の有機材料からなる上層保護膜(絶縁膜)52が設けられている。
【0044】
上層保護膜52の上面には配線8、薄膜誘導素子9および薄膜誘導素子用配線10が設けられている。この場合も、薄膜誘導素子9は、平面正方形状の空間41上における上層保護膜52の上面に設けられている。そして、配線8の一端部は、絶縁膜3、空間形成用絶縁膜42、保護膜6および上層保護膜52に設けられた開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線10の一端部は、配線8の一端部と同様に、絶縁膜3、空間形成用絶縁膜42、保護膜6および上層保護膜52に設けられた開口部4b、7bを介して接続パッド2bに接続されている。
【0045】
薄膜誘導素子9の外端部は薄膜誘導素子用配線10の他端部に接続されている。薄膜誘導素子9の内端部は、上層保護膜52に設けられた開口部53を介して薄膜誘導素子用下層配線51の他端部からなる接続パッド部に接続されている。
【0046】
次に、この半導体装置の製造方法の一例について説明する。この場合、図16に示す工程後に、図24に示すように、接続パッド2cに対応する部分における絶縁膜3、空間形成用絶縁膜42および保護膜6に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部4c、7cを形成する。
【0047】
次に、図25に示すように、保護膜6の上面に、スパッタ法等により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用下層配線51を形成する。この状態では、薄膜誘導素子用下層配線51の一端部は、絶縁膜3、空間形成用絶縁膜42および保護膜6の開口部4c、7cを介して接続パッド2cに接続されている。
【0048】
次に、図26に示すように、薄膜誘導素子用下層配線51および保護膜6の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる上層保護膜52を形成する。次に、図27に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3、空間形成用絶縁膜42、保護膜6および上層保護膜52に開口部4a、7aを形成し、且つ、薄膜誘導素子用下層配線51の接続パッド部に対応する部分における上層保護膜52に開口部53を形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図23に示す半導体装置が複数個得られる。
【図面の簡単な説明】
【0049】
【図1】(A)はこの発明の第1実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】(A)はこの発明の第2実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図14】図13に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図15】図14に続く工程の断面図。
【図16】図15に続く工程の断面図。
【図17】図16に続く工程の断面図。
【図18】(A)はこの発明の第3実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図19】図18に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図20】図19に続く工程の断面図。
【図21】図20に続く工程の断面図。
【図22】図21に続く工程の断面図。
【図23】(A)はこの発明の第4実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図24】図23に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図25】図24に続く工程の断面図。
【図26】図25に続く工程の断面図。
【図27】図26に続く工程の断面図。
【符号の説明】
【0050】
1 シリコン基板
2a、2b、2c 接続パッド
3 絶縁膜
5 低誘電率膜
6 保護膜
8 配線
9 薄膜誘導素子
10 薄膜誘導素子用配線
17、18 柱状電極
19 封止膜
20、21 半田ボール
41 空間
42 空間形成用絶縁膜膜
43 開口部
44 空間形成用シート
51 薄膜誘導素子用下層配線
52 上層保護膜
【技術分野】
【0001】
この発明は半導体装置およびその製造方法に関する。
【背景技術】
【0002】
従来の半導体装置には、CSP(chip size package)と呼ばれ、且つ、渦巻き形状の薄膜誘導素子を備えたものとして、半導体基板上に複数の配線および渦巻き形状の薄膜誘導素子が設けられ、配線の接続パッド部上に柱状電極が設けられ、柱状電極の周囲に封止膜が設けられ、柱状電極上に半田ボールが設けられたものがある。(例えば、特許文献1参照)
【0003】
【特許文献1】特開2005−108929号公報(図5、図6)
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、上記従来の半導体装置では、半導体基板の上面に酸化シリコン等の無機材料からなる絶縁膜およびポリイミド系樹脂等の有機材料からなる保護膜が設けられ、保護膜の上面に渦巻き形状の薄膜誘導素子を設けているので、配線に電流が流れたとき、誘導によって半導体基板に発生する渦電流により、薄膜誘導素子に渦電流損が生じ、薄膜誘導素子の特性が劣化する(Q値が小さくなる)という問題があった。
【0005】
そこで、この発明は、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
請求項1に記載の発明に係る半導体装置は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に比誘電率が3.0以下である低誘電率膜が設けられていることを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に空間が設けられていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項2に記載の発明において、前記半導体基板上に前記空間を形成するための開口部を有する有機材料からなる空間形成用絶縁膜が設けられ、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートが設けられていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1または2に記載の発明において、前記同一の層上に薄膜誘導素子用配線が前記薄膜誘導素子の外端部に接続されて設けられていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記薄膜誘導素子下に有機材料からなる絶縁膜を介して薄膜誘導素子用下層配線が前記薄膜誘導素子の内端部に接続されて設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項6に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項5または7に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に低誘電率膜を形成する工程を有することを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に空間を形成する工程を有することを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記空間を形成する工程は、前記半導体基板上に前記空間を形成するための開口部を有する空間形成用絶縁膜を形成し、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートを配置する工程を含むことを特徴とするものである。
【発明の効果】
【0007】
この発明によれば、薄膜誘導素子下における半導体基板上に低誘電率膜または空間を設けているので、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。
【発明を実施するための最良の形態】
【0008】
(第1実施形態)
図1(A)はこの発明の第1実施形態としての半導体装置の要部の透過平面図を示し、図1(B)はそのB−B線に沿う断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、平面方形状のシリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2a、2bが集積回路に接続されて設けられている。この場合、符号2bで示す接続パッドは、後述する渦巻き形状の薄膜誘導素子9の外端部に接続されるものである。
【0009】
接続パッド2a、2bの中央部を除くシリコン基板1の上面には酸化シリコン等の無機材料からなる絶縁膜3が設けられ、接続パッド2a、2bの中央部は絶縁膜3に設けられた開口部4a、4bを介して露出されている。絶縁膜3の上面の所定の箇所には平面正方形状の低誘電率膜5が設けられている。
【0010】
低誘電率膜5の材料としては、Si−O結合とSi−H結合を有するポリシロキサン系材料(HSQ:Hydrogen silsesquioxane、比誘電率3.0)、Si−O結合とSi−CH3結合を有するポリシロキサン系材料(MSQ:Methyl silsesquioxane、比誘電率2.7〜2.9)、炭素添加酸化シリコン(SiOC:Carbon doped silicon oxide、比誘電率2.7〜2.9)、有機ポリマー系のlow−k材料等が挙げられ、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。
【0011】
有機ポリマー系のlow−k材料としては、Dow Chemical社製の「SiLK(比誘電率2.6)」、Honeywell Electronic Materials社製の「FLARE(比誘電率2.8)」等が挙げられる。ここで、ガラス転移温度が400℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【0012】
また、低誘電率膜5の材料としては、以上のほかに、通常の状態における比誘電率が3.0よりも大きいが、ポーラス型とすることにより、比誘電率が3.0以下でガラス転移温度が400℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン(FSG:Fluorinated Silicate Glass、比誘電率3.5〜3.7)、ボロン添加酸化シリコン(BSG:Boron-doped Silicate Glass、比誘電率3.5)、酸化シリコン(比誘電率4.0〜4.2)である。
【0013】
低誘電率膜5および絶縁膜3の上面にはポリイミド系樹脂等の有機材料からなる保護膜6が設けられている。絶縁膜3の開口部2a、2bに対応する部分における保護膜6には開口部4a、7bが設けられている。保護膜6の上面には複数の配線8、渦巻き形状の薄膜誘導素子9および薄膜誘導素子用配線10が設けられている。配線8、薄膜誘導素子9および薄膜誘導素子用配線10は、銅等からなる下地金属層11、12、13の上面に銅からなる上部金属層14、15、16が設けられた2層構造となっている。
【0014】
ここで、渦巻き形状の薄膜誘導素子9は、シリコン基板1上に絶縁膜3を介して設けられた平面正方形状の低誘電率膜5上における保護膜6の上面に設けられている。すなわち、薄膜誘導素子9下におけるシリコン基板1上には低誘電率膜5が設けられている。なお、薄膜誘導素子9の渦巻き形状は、図1(A)に示す如く、角渦巻き形状であってもよく、また図示していないが、円渦巻き形状であってもよい。
【0015】
配線8の一端部は絶縁膜3および保護膜6の開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線10の一端部は絶縁膜3および保護膜6の開口部4b、7bを介して接続パッド2bに接続されている。薄膜誘導素子9の外端部は薄膜誘導素子用配線10の他端部に接続されている。配線8の他端部および薄膜誘導素子9の内端部は接続パッド部8a、9aとなっている。
【0016】
配線8および薄膜誘導素子9の接続パッド部8a、9aの上面には銅からなる柱状電極17、18が設けられている。配線8、薄膜誘導素子9、薄膜誘導素子用配線10および保護膜6の上面にはエポキシ系樹脂等の有機材料からなる封止膜19がその上面が柱状電極17、18の上面と面一となるように設けられている。柱状電極17、18の上面には半田ボール20、21が設けられている。
【0017】
以上のように、この半導体装置では、シリコン基板1上に絶縁膜3を介して設けられた低誘電率膜5上における保護膜6の上面に薄膜誘導素子9を設けているので、すなわち、薄膜誘導素子9下におけるシリコン基板1上に低誘電率膜5を設けているので、シリコン基板1に発生する渦電流に起因する薄膜誘導素子9の渦電流損を低減することができ、ひいては薄膜誘導素子9の特性劣化(Q値の低下)を抑制することができる。
【0018】
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ31という)の上面にアルミニウム系金属等からなる接続パッド2a、2bおよび酸化シリコン等の無機材料からなる絶縁膜3が形成され、接続パッド2a、2bの中央部が絶縁膜3に形成された開口部4a、4bを介して露出されたものを準備する。
【0019】
この場合、半導体ウエハ31の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2a、2bはそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号32で示す領域はダイシングラインに対応する領域である。
【0020】
次に、図3に示すように、絶縁膜3の上面の各半導体装置形成領域に、スクリーン印刷法やスピンコート法等により塗布された上記材料からなる低誘電率膜をフォトリソグラフィ法によりパターニングすることにより、低誘電率膜5を形成する。次に、図4に示すように、低誘電率膜5の上面および絶縁膜3の開口部4a、4bを介して露出された接続パッド2a、2bの上面を含む絶縁膜3の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる保護膜6を形成する。
【0021】
次に、図5に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3および保護膜6に開口部4a、7aを形成し、且つ、接続パッド2bに対応する部分における絶縁膜3および保護膜6に開口部4b、7bを形成する。
【0022】
次に、図6に示すように、絶縁膜3および保護膜6の開口部4a、7aおよび開口部4b、7bを介して露出された接続パッド2a、2bの上面を含む保護膜6の上面全体に下地金属層33を形成する。この場合、下地金属層33は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。
【0023】
次に、下地金属層33の上面にメッキレジスト膜34をパターン形成する。この場合、上部金属層14、15、16形成領域に対応する部分におけるメッキレジスト膜34には開口部35、36、37が形成されている。次に、下地金属層33をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜34の開口部35、36、37内の下地金属層33の上面に上部金属層14、15、16を形成する。次に、メッキレジスト膜34を剥離する。
【0024】
次に、図7に示すように、上部金属層14、15、16および下地金属層33の上面にメッキレジスト膜38をパターン形成する。この場合、上部金属層14、15の接続パッド部8a、9aつまり柱状電極17、18形成領域に対応する部分におけるメッキレジスト膜38には開口部39、40が形成されている。次に、下地金属層33をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜38の開口部39、40内の上部金属層14、15の接続パッド部8a、9aの上面に柱状電極17、18を形成する。
【0025】
次に、メッキレジスト膜38を剥離し、次いで、上部金属層14、15、16をマスクとして下地金属層33の不要な部分をエッチングして除去すると、図8に示すように、上部金属層14、15、16下にのみ下地金属層11、12、13が残存される。この状態では、上部金属層14、15、16およびその下に残存された下地金属層11、12、13により、2層構造の配線8、薄膜誘導素子9および薄膜誘導素子用配線10が形成されている。
【0026】
次に、図9に示すように、配線8、薄膜誘導素子9、薄膜誘導素子用配線10および柱状電極17、18を含む保護膜6の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等の有機材料からなる封止膜19をその厚さが柱状電極17、18の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極17、18の上面は封止膜19によって覆われている。
【0027】
次に、封止膜19の上面側を適宜に研削し、図10に示すように、柱状電極17、18の上面を露出させ、且つ、この露出された柱状電極17、18の上面を含む封止膜19の上面を平坦化する。次に、図11に示すように、柱状電極17、18の上面に半田ボール20、21を形成する。次に、図12に示すように、ダイシングライン32に沿って、封止膜19、保護膜6、絶縁膜3および半導体ウエハ31を切断すると、図1に示す半導体装置が複数個得られる。
【0028】
(第2実施形態)
図13(A)はこの発明の第2実施形態としての半導体装置の要部の透過平面図を示し、図13(B)はそのB−B線に沿う断面図を示す。この半導体装置において、図1(A)、(B)に示す半導体装置と大きく異なる点は、低誘電率膜5を省略し、その代わりに、薄膜誘導素子9下における絶縁膜3と保護膜6との間に平面正方形状の空間41を設けた点である。
【0029】
すなわち、絶縁膜3の上面にはポリイミド系樹脂等の有機材料からなる空間形成用絶縁膜42が設けられている。薄膜誘導素子9下における空間形成用絶縁膜42には平面正方形状の開口部43が設けられている。開口部43の周囲における空間形成用絶縁膜42の上面にはガラス、セラミック等からなる空間形成用シート44の下面周辺部が接着剤(図示せず)等を介して固着されている。この状態では、空間形成用シート44下には開口部43からなる空間41が形成されている。
【0030】
空間形成用シート44および空間形成用絶縁膜42の上面には保護膜6が設けられている。この場合、絶縁膜3の開口部4a、4bに対応する部分における保護膜6および空間形成用絶縁膜42には開口部7a、7bが設けられている。そして、配線8の一端部は、開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線11の一端部は、開口部4b、7bを介して接続パッド2bに接続されている。
【0031】
この半導体装置では、シリコン基板1上に絶縁膜3を介して設けられた空間41上における保護膜6の上面に薄膜誘導素子9を設けているので、すなわち、薄膜誘導素子9下におけるシリコン基板1上に空間41を設けているので、シリコン基板1に発生する渦電流に起因する薄膜誘導素子9の渦電流損を低減することができ、ひいては薄膜誘導素子9の特性劣化(Q値の低下)を抑制することができる。
【0032】
次に、この半導体装置の製造方法の一例について説明する。この場合、図2に示すものを準備した後に、図14に示すように、絶縁膜3の開口部4a、4bを介して露出された接続パッド2a、2bの上面を含む絶縁膜3の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる空間形成用絶縁膜42を形成する。次に、フォトリソグラフィ法により、空間形成用絶縁膜42の各半導体装置形成領域の所定の箇所に開口部43を形成する。
【0033】
次に、図15に示すように、開口部43の周囲における空間形成用絶縁膜42の上面にガラス、セラミック等からなる空間形成用シート44の下面周辺部を接着剤(図示せず)等を介して固着(配置)する。この状態では、空間形成用シート44下には開口部43からなる空間41が形成されている。
【0034】
次に、図16に示すように、空間形成用シート44および空間形成用絶縁膜42の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる保護膜6を形成する。次に、図17に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3、空間形成用絶縁膜42および保護膜6に開口部4a、7aを形成し、且つ、接続パッド2bに対応する部分における絶縁膜3、空間形成用絶縁膜42および保護膜6に開口部4b、7bを形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図13に示す半導体装置が複数個得られる。
【0035】
(第3実施形態)
図18(A)はこの発明の第3実施形態としての半導体装置の要部の透過平面図を示し、図18(B)はそのB−B線に沿う断面図を示す。この半導体装置において、図1(A)、(B)に示す半導体装置と大きく異なる点は、薄膜誘導素子9の接続パッド部9a上に設けられた柱状電極18およびその上に設けられた半田ボール21を省略し、その代わりに、薄膜誘導素子9の内端部を薄膜誘導素子用下層配線51を介してシリコン基板1の上面周辺部に設けられた接続パッド2cに接続した点である。
【0036】
すなわち、保護膜6の上面にはアルミニウム系金属等からなる薄膜誘導素子用下層配線51が設けられている。薄膜誘導素子用下層配線51の一端部は、絶縁膜3および保護膜6に設けられた開口部4c、7cを介して接続パッド2cに接続されている。薄膜誘導素子用下層配線51および保護膜6の上面にはポリイミド系樹脂等の有機材料からなる上層保護膜(絶縁膜)52が設けられている。
【0037】
上層保護膜52の上面には配線8、薄膜誘導素子9および薄膜誘導素子用配線10が設けられている。この場合、薄膜誘導素子9は、平面正方形状の低誘電率膜5上における上層保護膜52の上面に設けられている。そして、配線8の一端部は、絶縁膜3、保護膜6および上層保護膜52に設けられた開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線10の一端部は、配線8の一端部と同様に、絶縁膜3、保護膜6および上層保護膜52に設けられた開口部4b、7bを介して接続パッド2bに接続されている。
【0038】
薄膜誘導素子9の外端部は薄膜誘導素子用配線10の他端部に接続されている。薄膜誘導素子9の内端部は、上層保護膜52に設けられた開口部53を介して薄膜誘導素子用下層配線51の他端部からなる接続パッド部に接続されている。
【0039】
次に、この半導体装置の製造方法の一例について説明する。この場合、図4に示す工程後に、図19に示すように、接続パッド2cに対応する部分における絶縁膜3および保護膜6に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部4c、7cを形成する。
【0040】
次に、図20に示すように、保護膜6の上面に、スパッタ法等により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用下層配線51を形成する。この状態では、薄膜誘導素子用下層配線51の一端部は、絶縁膜3および保護膜6の開口部4c、7cを介して接続パッド2cに接続されている。
【0041】
次に、図21に示すように、薄膜誘導素子用下層配線51および保護膜6の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる上層保護膜52を形成する。次に、図22に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3、保護膜6および上層保護膜52に開口部4a、7aを形成し、且つ、薄膜誘導素子用下層配線51の接続パッド部に対応する部分における上層保護膜52に開口部53を形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図18に示す半導体装置が複数個得られる。
【0042】
(第4実施形態)
図23(A)はこの発明の第4実施形態としての半導体装置の要部の透過平面図を示し、図23(B)はそのB−B線に沿う断面図を示す。この半導体装置において、図13(A)、(B)に示す半導体装置と大きく異なる点は、薄膜誘導素子9の接続パッド部9a上に設けられた柱状電極18およびその上に設けられた半田ボール21を省略し、その代わりに、薄膜誘導素子9の内端部を薄膜誘導素子用下層配線51を介してシリコン基板1の上面周辺部に設けられた接続パッド2cに接続した点である。
【0043】
すなわち、保護膜6の上面にはアルミニウム系金属等からなる薄膜誘導素子用下層配線51が設けられている。薄膜誘導素子用下層配線51の一端部は、絶縁膜3、空間形成用絶縁膜42および保護膜6に設けられた開口部4c、7cを介して接続パッド2cに接続されている。薄膜誘導素子用下層配線51および保護膜6の上面にはポリイミド系樹脂等の有機材料からなる上層保護膜(絶縁膜)52が設けられている。
【0044】
上層保護膜52の上面には配線8、薄膜誘導素子9および薄膜誘導素子用配線10が設けられている。この場合も、薄膜誘導素子9は、平面正方形状の空間41上における上層保護膜52の上面に設けられている。そして、配線8の一端部は、絶縁膜3、空間形成用絶縁膜42、保護膜6および上層保護膜52に設けられた開口部4a、7aを介して接続パッド2aに接続されている。薄膜誘導素子用配線10の一端部は、配線8の一端部と同様に、絶縁膜3、空間形成用絶縁膜42、保護膜6および上層保護膜52に設けられた開口部4b、7bを介して接続パッド2bに接続されている。
【0045】
薄膜誘導素子9の外端部は薄膜誘導素子用配線10の他端部に接続されている。薄膜誘導素子9の内端部は、上層保護膜52に設けられた開口部53を介して薄膜誘導素子用下層配線51の他端部からなる接続パッド部に接続されている。
【0046】
次に、この半導体装置の製造方法の一例について説明する。この場合、図16に示す工程後に、図24に示すように、接続パッド2cに対応する部分における絶縁膜3、空間形成用絶縁膜42および保護膜6に、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、開口部4c、7cを形成する。
【0047】
次に、図25に示すように、保護膜6の上面に、スパッタ法等により成膜されたアルミニウム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用下層配線51を形成する。この状態では、薄膜誘導素子用下層配線51の一端部は、絶縁膜3、空間形成用絶縁膜42および保護膜6の開口部4c、7cを介して接続パッド2cに接続されている。
【0048】
次に、図26に示すように、薄膜誘導素子用下層配線51および保護膜6の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂等の有機材料からなる上層保護膜52を形成する。次に、図27に示すように、レーザビームを照射するレーザ加工あるいはフォトリソグラフィ法により、接続パッド2aに対応する部分における絶縁膜3、空間形成用絶縁膜42、保護膜6および上層保護膜52に開口部4a、7aを形成し、且つ、薄膜誘導素子用下層配線51の接続パッド部に対応する部分における上層保護膜52に開口部53を形成する。以下、上記第1実施形態の場合と同様の工程を経ると、図23に示す半導体装置が複数個得られる。
【図面の簡単な説明】
【0049】
【図1】(A)はこの発明の第1実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図2】図1に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の断面図。
【図7】図6に続く工程の断面図。
【図8】図7に続く工程の断面図。
【図9】図8に続く工程の断面図。
【図10】図9に続く工程の断面図。
【図11】図10に続く工程の断面図。
【図12】図11に続く工程の断面図。
【図13】(A)はこの発明の第2実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図14】図13に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図15】図14に続く工程の断面図。
【図16】図15に続く工程の断面図。
【図17】図16に続く工程の断面図。
【図18】(A)はこの発明の第3実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図19】図18に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図20】図19に続く工程の断面図。
【図21】図20に続く工程の断面図。
【図22】図21に続く工程の断面図。
【図23】(A)はこの発明の第4実施形態としての半導体装置の要部の透過平面図、(B)はそのB−B線に沿う断面図。
【図24】図23に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図25】図24に続く工程の断面図。
【図26】図25に続く工程の断面図。
【図27】図26に続く工程の断面図。
【符号の説明】
【0050】
1 シリコン基板
2a、2b、2c 接続パッド
3 絶縁膜
5 低誘電率膜
6 保護膜
8 配線
9 薄膜誘導素子
10 薄膜誘導素子用配線
17、18 柱状電極
19 封止膜
20、21 半田ボール
41 空間
42 空間形成用絶縁膜膜
43 開口部
44 空間形成用シート
51 薄膜誘導素子用下層配線
52 上層保護膜
【特許請求の範囲】
【請求項1】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に比誘電率が3.0以下である低誘電率膜が設けられていることを特徴とする半導体装置。
【請求項2】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に空間が設けられていることを特徴とする半導体装置。
【請求項3】
請求項2に記載の発明において、前記半導体基板上に前記空間を形成するための開口部を有する有機材料からなる空間形成用絶縁膜が設けられ、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートが設けられていることを特徴とする半導体装置。
【請求項4】
請求項1または2に記載の発明において、前記同一の層上に薄膜誘導素子用配線が前記薄膜誘導素子の外端部に接続されて設けられていることを特徴とする半導体装置。
【請求項5】
請求項4に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項6】
請求項4に記載の発明において、前記薄膜誘導素子下に有機材料からなる絶縁膜を介して薄膜誘導素子用下層配線が前記薄膜誘導素子の内端部に接続されて設けられていることを特徴とする半導体装置。
【請求項7】
請求項6に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項8】
請求項5または7に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
【請求項9】
請求項8に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項10】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に低誘電率膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項11】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に空間を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項12】
請求項11に記載の発明において、前記空間を形成する工程は、前記半導体基板上に前記空間を形成するための開口部を有する空間形成用絶縁膜を形成し、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートを配置する工程を含むことを特徴とする半導体装置の製造方法。
【請求項1】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に比誘電率が3.0以下である低誘電率膜が設けられていることを特徴とする半導体装置。
【請求項2】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置において、前記薄膜誘導素子下における前記半導体基板上に空間が設けられていることを特徴とする半導体装置。
【請求項3】
請求項2に記載の発明において、前記半導体基板上に前記空間を形成するための開口部を有する有機材料からなる空間形成用絶縁膜が設けられ、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートが設けられていることを特徴とする半導体装置。
【請求項4】
請求項1または2に記載の発明において、前記同一の層上に薄膜誘導素子用配線が前記薄膜誘導素子の外端部に接続されて設けられていることを特徴とする半導体装置。
【請求項5】
請求項4に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項6】
請求項4に記載の発明において、前記薄膜誘導素子下に有機材料からなる絶縁膜を介して薄膜誘導素子用下層配線が前記薄膜誘導素子の内端部に接続されて設けられていることを特徴とする半導体装置。
【請求項7】
請求項6に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
【請求項8】
請求項5または7に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
【請求項9】
請求項8に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
【請求項10】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に低誘電率膜を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項11】
半導体基板上の同一の層上に複数の配線および渦巻き形状の薄膜誘導素子が設けられた半導体装置の製造方法において、前記薄膜誘導素子を形成すべき領域下における前記半導体基板上に空間を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項12】
請求項11に記載の発明において、前記空間を形成する工程は、前記半導体基板上に前記空間を形成するための開口部を有する空間形成用絶縁膜を形成し、前記空間形成用絶縁膜上にその開口部を覆う空間形成用シートを配置する工程を含むことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【公開番号】特開2009−218469(P2009−218469A)
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願番号】特願2008−62321(P2008−62321)
【出願日】平成20年3月12日(2008.3.12)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
【公開日】平成21年9月24日(2009.9.24)
【国際特許分類】
【出願日】平成20年3月12日(2008.3.12)
【出願人】(000001443)カシオ計算機株式会社 (8,748)
【Fターム(参考)】
[ Back to top ]