【課題】二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができ、かつ、ダイシング工程において、チッピングが発生する危険性を低減することができる半導体装置を提供する。
【解決手段】半導体装置１ａは、半導体チップ２において、第１の二次配線未形成領域の絶縁層が、第１の二次配線形成領域の絶縁層よりも薄く形成される。また、半導体チップ２における、電極パッド１０が形成された回路形成面が伸びている方向に関し、半導体チップの縁３１が、上層絶縁層１２の縁である側壁部１２ｓよりも突出している。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極パッドと外部接続端子と二次配線（いわゆる、再配線）とを有する半導体チップを備える半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置は、自身の外部に設けられる回路との接続のため、半導体チップに下記の構造を有するものが存在する。
【０００３】
即ち、上記半導体チップは、自身の回路形成面に、電極パッドと二次配線と上記回路が接続される外部接続端子とを有する。そして、当該電極パッドと外部接続端子との間に二次配線を設け、当該二次配線によって外部の回路と半導体チップとを接続する構造を有するものが存在する。
【０００４】
この種の半導体装置においては従来、半導体チップにおいて、回路形成面と二次配線との間に形成される寄生容量が電気信号と結合することにより発生する、静電誘導雑音或いは電磁誘導雑音が、自身に設けられる電子回路（以下、「電子回路」と称する）に重畳する現象、即ち、二次配線と電子回路との間の電磁界的干渉（以下、「電磁界的干渉」と称する）を低減するための種々の工夫が為されている。
【０００５】
例えば、特許文献１に開示の技術では、回路形成面に形成された電子回路（アナログ回路部）の全部或いは一部と、二次配線とを、重なり合わないように配置している。
【０００６】
以下、図１０（ａ）、（ｂ）を基に、特許文献１に開示の技術について説明する。
【０００７】
図１０（ａ）は、特許文献１に開示の半導体装置１００の平面図である。
【０００８】
図１０（ａ）に示す半導体装置１００は、半導体チップ１０１に、電極パッド１０２、開口部１１１ａｈを有する絶縁層１１１ａ（図１０（ｂ）参照）、開口部１１２ｈを有する絶縁膜１１２（図１０（ｂ）参照）、及び二次配線１２１を備える。なお、二次配線１２１は、パッド部１２１ａ（図１０（ｂ）参照）、配線部１２１ｂ、ランド部１２１ｃからなる。また、半導体チップ１０１は、回路形成面（図示しない）に、電子回路部１５１が設けられる。さらに、図１０（ａ）中、Ａ１は、電子回路部１５１と重なり合うランド部１２１ｃであり、Ａ２は、電子回路部１５１とは重なり合わないランド部１２１ｃであり、Ａ３は、電子回路部１５１とは重なり合わない配線部１２１ｂである。
【０００９】
図１０（ａ）からも分かるとおり、図１０（ａ）に示す半導体チップ１０１において、配線部Ａ３は、電子回路部１５１と重なり合わないように、電子回路部１５１を迂回して配置されている。また、配線部Ａ３は、ランド部Ａ２と電極パッド１０２とを接続している。
【００１０】
また、図１０（ｂ）は、同図（ａ）の１０Ａ−１０Ｂ線における断面図である。
【００１１】
半導体装置１００は、図１０（ｂ）に示すとおり、具体的には下記の構成を有する。
【００１２】
即ち、半導体チップ１０１の上記回路形成面には、電極パッド１０２と絶縁層１１１ａとが形成される。なお、絶縁層１１１ａは、電極パッド１０２を部分的に露出させる開口部１１１ａｈを有している。
【００１３】
また、二次配線１２１は、電極パッド１０２及び絶縁層１１１ａの上部に形成される。具体的に、二次配線１２１のうち、パッド部１２１ａは、電極パッド１０２の上部に、電極パッド１０２と接触し、かつ開口部１１１ａｈを埋めるように形成される。また、配線部１２１ｂ及びランド部１２１ｃは、絶縁層１１１ａの上部に、絶縁層１１１ａと接触するように形成される。
【００１４】
さらに、二次配線１２１上には絶縁膜１１２が形成され、当該絶縁膜１１２は、ランド部１２１ｃ上に開口部１１２ｈを有する構成である。
【００１５】
こうして、特許文献１に開示の技術では、半導体チップにおける上記電磁界的干渉を低減させている。
【特許文献１】特開２００２−８３８９４号公報（２００２年３月２２日公開）
【特許文献２】特開２００３−３４７４７１号公報（２００３年１２月５日公開）
【特許文献３】特開２００６−３０３０３６号公報（２００６年１１月２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１に開示の技術では、二次配線を電子回路部と重なり合わない構成とするために、互いに異なる信号を伝導する二次配線それぞれを、交差させることなく引き廻す必要がある。そのため、二次配線が設けられる場所によって、当該二次配線の長さが非常に長くなり、これにより、電極パッドにおいて入出力される電気信号の遅延が発生する虞があるという問題が発生する。
【００１７】
また、特許文献１に開示の技術では、二次配線を、電子回路部を迂回して形成する場合、外部接続端子の間に多数の二次配線を引き廻す必要がある。特に、電極パッドがペリフェラル配置である場合においては、電極パッドの外周に多数の二次配線を形成する必要がある。そのため、二次配線が設けられる場所によって、複数の二次配線同士が極端に近接したり、外部接続端子が極端に狭ピッチとなったりする場合がある。そして、これにより、電子回路部が所望する電流に見合った配線幅を確保できなくなったり、二次配線の形成工程における歩留まりが悪化したりする虞があるという問題が発生する。
【００１８】
また、特許文献１に開示の技術では、上記二次配線同士の近接により、電流のリーク及びクロストークノイズが発生する虞がある。さらに、特許文献１に開示の技術では、二次配線の間隔の狭小化に起因して、当該二次配線間に存在する絶縁層の寄生容量が増大し、これにより、配線遅延が発生する虞がある。
【００１９】
上記の問題について、図１０（ａ）・（ｂ）を基に詳細に説明する。
【００２０】
図１０（ａ）・（ｂ）に示す半導体装置１００の半導体チップ１０１には、ペリフェラル状に配置された電極パッド１０２が設けられる。そして、半導体チップ１０１における電極パッド１０２の内側の領域には、外部接続端子（ランド部１２１ｃ）が、計３６端子設けられている。
【００２１】
なお、半導体チップ１０１において最大となるランド部１２１ｃの個数（以下、「最大端子数」と称する）は、下記のとおり決定される。
【００２２】
即ち、それぞれのランド部１２１ｃは、互いの端子ピッチが狭小になると、半導体チップ１０１を実装する基板等の部材（以下、「実装基板」と称する）のコストアップに繋がったり、半導体チップ１０１の実装が技術的に困難となったりするという問題が発生する。そのため、実装性を考慮すると、上記最大端子数は、半導体チップ１０１のサイズに応じて決定される。即ち、当該最大端子数は、ランド部１２１ｃが、半導体チップ１０１の回路形成面上にマトリックス状に配置され、かつ隣り合うランド部１２１ｃの端子ピッチが、実装可能な範囲（即ち、実装基板のコストアップ、もしくは実装基板作製の技術的な限界、及び、半導体チップ１０１の実装に関する問題が発生しない範囲、もしくは半導体装置側の端子ピッチの製造上の限界）において最小となる距離（以下、「最小端子ピッチ」と称する）となる場合において、最大限配置することが可能な、ランド部１２１ｃの個数となる。なお、現状、例えばリフロー炉による実装では上記最小端子ピッチは０．４ｍｍ程度である。つまり、例えば、半導体チップ１０１の回路形成面の形状が、１辺の長さが２．５ｍｍの正方形である場合、本来であれば、上記最大端子数は、６×６＝３６個となる。
【００２３】
しかしながら、図１０（ａ）に示す半導体チップ１０１において、電子回路部１５１と重なり合うランド部Ａ１へと配線部Ａ３を引き廻すことは不可能であるため、上記最大端子数は、上述の３６端子から、ランド部Ａ１で示される３端子を減じた、計３３端子となる。
【００２４】
ここで、図１０（ａ）に示す半導体チップ１０１において、外部接続端子を、電子回路部１５１と重なり合うことなく計３６端子配置する場合、ランド部Ａ１は、ランド部Ａ２に置換される。
【００２５】
ところがこの場合、図１０（ａ）からも明らかであるとおり、ランド部Ａ２が配置された付近には、端子ピッチが極端に狭くなってしまう箇所が存在することとなる。
【００２６】
また、上記の場合であっても、ランド部Ａ２を導通させる二次配線、即ち二次配線１２１の配線部Ａ３は、電極パッド１０２の外周部に配置しなければならない。例えば、図１０（ａ）に示す半導体チップ１０１では、電極パッド１０２の外周に、配線部Ａ３を２本形成する必要がある。
【００２７】
一般的に二次配線をメッキ法で形成する場合は、配線部Ａ３の幅として１５μｍ程度の距離を、配線部Ａ３それぞれの配線間のスペースとして１５μｍの距離を最低限確保する必要があるため、電極パッドの外周部の幅は少なくとも７５μｍ程度必要となる。
【００２８】
さらに、二次配線がスクライブライン（各半導体チップを分割する線）に近接すると、半導体装置をウエハから個片化する工程（ダイシング工程）において、チッピングの影響を受けることにより、電気的なオープン不良等が発生しやすいという問題が発生する。
【００２９】
また、電子回路部１５１の領域がさらに広い場合においては、電子回路部１５１を迂回して形成すべき二次配線の本数が増加するため、電極パッド１０２の外周にさらに広いスペースを確保する必要とする。これにより、当然ながら配線部Ａ３の幅は非常に細くなってしまう。
【００３０】
また、上記電磁界的干渉の影響を低減する構成としては他にも、電子回路部を備える半導体チップの回路形成面上において、二次配線の下層に設けられた絶縁層が厚く形成される構成が存在する。これにより、二次配線を、電子回路部を迂回して形成することなく、上記電磁界的干渉を低減することができる。
【００３１】
なお、上記の構成の場合、絶縁層は、下記の２つの理由により、有機物からなる材料を用いて形成するのが好ましい。
【００３２】
即ち、１つ目の理由は、ケイ素等の酸化膜及び窒化膜は、比誘電率が４もしくは７程度であるが、有機膜は、ポリイミドで３．５程度、ＰＢＯ（ポリベンゾオキサゾール）やＢＣＢ（ベンゾシクロブテン）で３程度と、比誘電率が小さいからである。そして、２つ目の理由は、有機物からなる絶縁層は、スピンコート法、印刷方式、有機フィルムの貼り付け等の製法により、その厚さが数μｍのものから数百μｍ程度のものまでが容易に形成可能であるためである。
【００３３】
また二次配線上においても、外部からの化学的ダメージ及び物理的ダメージから保護する目的で絶縁層が必要である。特に、二次配線の一部にハンダバンプ等の外部接続端子を設ける場合は、絶縁層として、当該二次配線上におけるハンダの流出を防ぐためのハンダ制限層が必要である。二次配線の保護膜（ハンダ制限層）は、メッキ配線の厚さに応じて、当該メッキ配線との段差を補償する必要があるため、厚膜形成が容易な有機物からなる絶縁層で形成するのが一般的である。
【００３４】
ところが、半導体チップを形成するウエハ全面に渡って、有機物からなる絶縁層を二次配線の上部及び下部に形成した場合は、当該ウエハの彎曲が大きくなるという問題が発生する。
【００３５】
上記問題について詳細に説明する。
【００３６】
一般的に、半導体装置を形成する各材料は、それぞれが固有の物性を有しているため、異なる材料間で、線膨張係数、弾性率等がそれぞれ異なる。
【００３７】
ここで、上記異なる材料同士を常温ではない温度（例えば、３００℃以上の高温）で接合したとする、或いは、一方の材料を他方の材料に塗膜し一方の材料を硬化させて他方の材料に固着させたとする。
【００３８】
この場合、上記接合（固着）後において上記異なる複数の材料が常温に戻ると、線膨張係数の大きい方の材料は、接合面の中心方向に、線膨張係数の小さい方の材料を引っ張る、という現象が発生する。なお、当該現象を引き起こす引力は、接合面の面積が広大である程、接合面の外周部において強くなる。また、当該引力による彎曲は、線膨張係数の小さい方の材料が厚く形成される場合よりも薄く形成される場合の方が、当該引力に対する耐久力が低くなるため、大きくなる。
【００３９】
そして、ウエハにおいて、ウエハとウエハに接合される材料間、或いはウエハ上で接合される異なる複数の材料間で、上記引力が発生することにより、ウエハの彎曲が発生する。
【００４０】
なお、上記ウエハは一般的に、無機物（例えば、ケイ素）により形成される。一方、二次配線下部の下層絶縁層及び二次配線上部の上層絶縁層は、有機物により形成される。そして、無機物の線膨張係数は、有機物の線膨張係数よりも小さい。例えば、有機物であるＰＢＯ、ポリイミド等の線膨張係数は、一般的に３０〜６０ｐｐｍ／Ｋ程度である。一方、無機物の線膨張係数は例えば、ケイ素で２．４ｐｐｍ／Ｋ、銅で１６ｐｐｍ／Ｋ、ニッケルで１３ｐｐｍ／Ｋ、金で１４ｐｐｍ／Ｋ、クロムで８．４ｐｐｍ／Ｋと小さい。なおここで、銅、ニッケル、金、クロム等の金属材料は、二次配線の材料として用いることができる材料である。
【００４１】
このことから、上記ウエハの彎曲の度合は、ウエハが薄く形成される程に大きくなり、下層絶縁層及び／または上層絶縁層が厚く形成される程に大きくなる。
【００４２】
例えば、回路形成面が直径８インチのケイ素からなるウエハにおいて、下層絶縁層及び上層絶縁層としてそれぞれ、スクライブライン周辺の領域にのみ開口部を有するＰＢＯ層を設け、二次配線を銅（Ｃｕ）により形成した場合を考える。この場合、ウエハの厚さが３００〜７２５μｍであれば、上記ウエハの彎曲は数ｍｍ以下となる。しかしながら、ウエハの厚さが３００μｍ以下となるのを境に彎曲量は急激に増加し、ウエハの厚さが１５０μｍである場合、上記ウエハの彎曲は１０ｍｍ程度となる。
【００４３】
通常、ダイシング工程等において、上記ウエハの彎曲が数ｍｍ以上となると、搬送エラーやウエハの破損等といった不具合の発生頻度が上昇する。
【００４４】
また、電子回路部にアナログ回路を有する半導体チップに関しては、表面の膜応力が大きくなることにより、電気特性が変化してしまうという問題が発生する。なおこれは、当該膜応力が半導体の格子間隔を広げることにより、正孔及び電子の移動を容易にすることが主な理由であると考えられる。
【００４５】
また、特許文献３には、封止樹脂層が、再配線層の非形成領域に、応力を吸収する穴部を有するパターンで形成されている半導体装置が開示されている。
【００４６】
しかしながら、特許文献３に開示されている半導体装置では、ダイシング工程において、チッピングが発生する危険性が高いという問題が発生する。
【００４７】
即ち、特許文献３に開示されている半導体装置は、封止樹脂層に穴部が形成されている構成に過ぎないため、スクライブラインに近接する領域においては、再配線層の形成領域と略同一の厚さを有する絶縁層が設けられる構成となる。しかしながら、当該スクライブラインに近接する領域に、絶縁層、特に有機物からなる絶縁層が厚く形成されている場合は、それだけでも、ダイシング工程においてチッピングが発生する要因となり得る。なぜなら、当該チッピングは、ダイシングブレードの目詰まりに起因して発生するためである。当該絶縁層は、延性を有している。かつ、当該絶縁層は、その切削屑が当該ダイシングブレードに付着し易い等の特性を有している。上記スクライブラインに近接する領域に当該絶縁層を形成すると、半導体装置では、当該ダイシングブレードの目詰まりを起こし易い。
【００４８】
また、上述したとおり、ウエハの彎曲に影響を及ぼす応力は、接合面の外周部、即ち、半導体チップのスクライブラインに近接する領域において非常に強くなる。そのため、封止樹脂層に穴部が形成されている構成に過ぎない特許文献３に開示されている技術では、充分大きなウエハの彎曲の抑制効果を得ることが困難である。なお、特許文献３に開示されている技術を用いて充分大きなウエハ彎曲の抑制効果を得るためには、上記穴部を多数形成する構成が考えられるが、これは、半導体装置自身の構造の複雑化を招くため、好ましくない。
【００４９】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができ、かつ、ダイシング工程において、チッピングが発生する危険性を低減することができる半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００５０】
本発明に係る半導体装置は、上記の課題を解決するため、電極パッドが形成される半導体チップと、上記半導体チップに被覆され、上記電極パッドを部分的に露出させる開口部を有する下層絶縁層と、上記電極パッドの露出部と接触することで当該電極パッドと導通するパッド部と、当該電極パッドと半導体装置自身の外部の回路とを導通させる外部接続端子を備えるランド部と、当該パッド部とランド部とを導通させる配線部と、を備える二次配線と、上記二次配線に被覆され、当該二次配線の少なくとも上記ランド部の外部接続端子を露出させる開口部を有する上層絶縁層と、を備える半導体装置であって、少なくとも上記二次配線の配線部が上記下層絶縁層上に形成され、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上層絶縁層の縁よりも突出していることを特徴としている。
【００５１】
換言すれば、本発明に係る半導体装置は、上記の課題を解決するため、電極パッドが形成される半導体チップと、上記半導体チップに被覆され、上記電極パッドを部分的に露出させる開口部を有する下層絶縁層と、上記電極パッドの露出部と接触することで当該電極パッドと導通するパッド部と、当該電極パッドと半導体装置自身の外部の回路とを導通させる外部接続端子を備えるランド部と、当該パッド部とランド部とを導通させる配線部と、を備える二次配線と、上記二次配線に被覆され、当該二次配線の少なくとも上記ランド部の外部接続端子を露出させる開口部を有する上層絶縁層と、を備える半導体装置であって、少なくとも上記二次配線の配線部が上記下層絶縁層上に形成され、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁との間隔が所定値以下となる領域において、上記上層絶縁層が除去されていることを特徴としていると解釈することもできる。
【００５２】
なお、本明細書において「半導体チップの縁」とは、ウエハから個片化された半導体チップの縁（へり）を意味すると共に、ウエハから個片化される前の半導体チップにおける、後にウエハから個片化されたときに該半導体チップの縁（へり）となる部分を意味する。
【００５３】
上記の構成によれば、上層絶縁層を含む絶縁層が、線膨張係数が無機物よりも大きな有機物により形成される場合において、二次配線未形成領域については、少なくとも下層絶縁層を含む絶縁層が、二次配線形成領域よりも薄く形成される。なお、二次配線未形成領域とは、二次配線を保護し、かつ上記電磁界的干渉を抑制する必要がある領域であって、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域を意味する。線膨張係数の大きな有機物により形成される絶縁層を、二次配線未形成領域において、二次配線形成領域よりも薄く形成することにより、従来の半導体装置に比べてウエハの彎曲を抑えることが可能である。また、これにより、下層絶縁層は、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚く形成することが可能である。
【００５４】
従って、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、当該ウエハの彎曲の低減により、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【００５５】
ここで、特許文献２には、ウエハと当該ウエハの一部を覆う樹脂層とを含む半導体装置において、適当な部分に反り抑制溝を形成する構成が開示されている。
【００５６】
しかしながら、特許文献２に開示されている技術は、例えば絶縁樹脂層（下層絶縁層）の厚さ方向の一部を切欠することで、上記反り抑制溝を局地的に形成する構成に過ぎない。そのため、絶縁層が有機物により形成される場合において、十分大きなウエハの彎曲の抑制効果を得るためには、当該反り抑制溝を多数形成する必要がある。そして、それに伴い、特許文献２に開示された技術の場合、十分大きなウエハの彎曲の抑制効果を得るためには、半導体装置の構造の複雑化が避けられないという問題が発生する。例えば、再配線（二次配線）は、封止樹脂層（上層絶縁層）により確実に保護される必要があるため、再配線が形成されている領域の封止樹脂層に切り欠きまたは溝を形成することは好ましくない。こうした切り欠きまたは溝を形成することは、再配線上において、封止樹脂層にクラックを発生させるきっかけとなり、再配線の腐食の原因となり得る。なお、特許文献２に開示されている技術を用いてウエハ彎曲の抑制効果を得るためには、同文献の図４に示すように、半導体装置表面のほぼ全域に渡り、切り欠きまたは溝を、格子状、同心円状等に形成する構成が考えられる。しかしながら、この構成においては、切り欠きまたは溝が、再配線の形成領域を横断することが避けられず、再配線の腐食の原因となりやすい。
【００５７】
また、当該反り抑制溝は、レーザ感光またはリソグラフィ工程により形成される。しかしながら、レーザ感光により形成される場合は、当該反り抑制溝の形成工程が非常に煩雑なものとなる。また、リソグラフィ工程により形成される場合は、当該反り抑制溝のパターンとして非常に複雑なパターンを必要とするため、やはり当該反り抑制溝の形成工程は非常に煩雑なものとなる。つまり、特許文献２に開示された技術の場合は、上記半導体装置の構造の複雑化により、十分大きなウエハの彎曲の抑制効果を得るために、非常に煩雑な製造工程を必要とするという問題が発生する。特許文献２の図４に示すように、上記封止樹脂層に切り欠きまたは溝を形成する場合は、上記再配線の形成領域と未形成領域とのそれぞれにおける、レーザ条件及びリソグラフィ条件の許容範囲を、非常に厳密に設定する必要がある。これは、封止樹脂層から再配線が露出せず、かつウエハの彎曲の抑制効果を最大限得るためには、切り欠きまたは溝を深く形成する必要があるためである。また、封止樹脂層の下地が領域により異なる場合、即ち、特許文献２において、下地が再配線である領域と下地としての再配線が存在しない領域とが存在する場合は、一般的に、下地の表面粗さ、光沢等が領域毎に異なることで、表面に形成した樹脂膜の感光し易さが領域毎に異なる。そのため、リソグラフィ条件の許容範囲は、いっそう厳密となる。また、電解めっき、無電解めっき等で再配線を形成する場合は、切り欠きまたは溝の深さを一定にするのが困難である。これは、ウエハ表面全体における再配線の表面状態（粒度、光沢等）、ウエハの処理枚数、めっき液の経時変化、感光性樹脂の経時変化等を考慮する必要があり、これらは、一定とすることが非常に困難であることによる。
【００５８】
一方、本発明に係る半導体装置においては、上記二次配線未形成領域の全域に渡って、絶縁層が、上記二次配線形成領域と比較して薄く形成される。そのため、半導体装置では、下層絶縁層及び上層絶縁層が有機物により形成される場合に、十分大きなウエハの彎曲の抑制効果を、非常に単純な構造により得ることができる。また、これにより、当該半導体装置の製造工程としては、後述するとおりの非常に簡単な製造工程により、十分大きなウエハの彎曲の抑制効果を得ることができる。
【００５９】
さらに、本発明に係る半導体装置では、上記半導体チップにおける、電極パッドが形成された面が伸びている方向、即ち、電極パッドが形成された面に対する平行方向に関し、半導体チップの縁が、上層絶縁層の縁（上層絶縁層の縁の少なくとも一部）よりも突出している。これにより、ダイシング工程においてチッピングが発生する要因となり得る、スクライブラインに近接する領域に設けられていた絶縁層は、十分に除去可能であるため、ダイシング工程において、チッピングが発生する危険性を低減することができるという効果を奏する。
【００６０】
また、本発明に係る半導体装置は、上記二次配線未形成領域は、上記二次配線形成領域及び当該二次配線形成領域の近傍領域を除く領域であることを特徴としてもよい。
【００６１】
また、本発明に係る半導体装置は、上記二次配線未形成領域における下層絶縁層は、上記二次配線形成領域における下層絶縁層未満の厚さで形成されることを特徴としてもよい。
【００６２】
また、本発明に係る半導体装置は、上記二次配線未形成領域において、上記上層絶縁層が形成され、上記二次配線未形成領域における下層絶縁層及び上層絶縁層の総厚は、上記二次配線形成領域における下層絶縁層以下の厚さで形成されることを特徴としてもよく、上記二次配線未形成領域において、上記上層絶縁層が形成されないことを特徴としてもよい。
【００６３】
上記の構成によれば、二次配線未形成領域において、上層絶縁層が、二次配線形成領域における下層絶縁層以下の厚さで形成される、或いは、二次配線未形成領域において、上層絶縁層が形成されない。これにより、複数の二次配線の間には、絶縁層が設けられない空間が形成されることとなる。即ち、本発明に係る半導体装置は、本来であれば比誘電率が３程度である有機物（例えば、ＰＢＯ）により形成される絶縁層が形成されない上記複数の二次配線の間に、比誘電率が１強である空気が存在する構成となる。そのため、複数の二次配線間に発生する寄生容量を低減することができ、これにより、配線遅延を抑制することが可能となる。
【００６４】
また、本発明に係る半導体装置は、上記電極パッドは、上記二次配線のランド部の下部に設けられ、上記二次配線未形成領域は、上記下部に電極パッドが設けられるランド部が形成される領域をさらに除く領域であることを特徴としている。
【００６５】
上記の構成によれば、半導体チップに設けられる電極パッドは、二次配線のランド部の下部に設けられる。またこの場合、二次配線未形成領域は、上記下部に電極パッドが設けられるランド部が形成される領域をさらに除く領域である。ランド部の下部に電極パッドを設けたい場合においても同様に、二次配線未形成領域における絶縁層は、二次配線形成領域における下層絶縁層及び上層絶縁層の総厚よりも薄く形成される。これにより、ランド部の下部に電極パッドを設ける場合においても、従来の半導体装置に比べてウエハの彎曲を抑えることができる。また、下層絶縁層は、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚く形成することが可能である。
【００６６】
従って、二次配線と半導体チップの電子回路部とが重なり合い、かつランド部の下部に電極パッドを設ける場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。
【００６７】
また、本発明に係る半導体装置は、上記半導体チップは、アナログ信号を取り扱う電子回路をさらに備えることを特徴としている。
【００６８】
上記の構成によれば、半導体チップは、アナログ信号を取り扱う電子回路をさらに備える。この電子回路は、二次配線との間に上記電磁界的干渉を起こしやすい。そのため、アナログ信号を取り扱う電子回路を有する半導体装置において、上記の構成を有するのが好適である。
【００６９】
また、本発明に係る半導体装置は、上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下層絶縁層の厚さが設定されることを特徴としている。
【００７０】
電子回路を有する半導体装置においては、当該電子回路と二次配線との位置関係に応じて、上記電磁界的干渉の度合が変化する。従って、半導体チップの特定の領域毎に、二次配線と電子回路との間の電磁界的干渉の度合を基に、下層絶縁層の厚さが設定されるのが望ましい。例えば、上記電磁界的干渉による影響が大きい箇所は、当該電磁界的干渉による影響が小さい箇所よりも、上記下層絶縁層が厚い状態で形成されるのが望ましい。
【００７１】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した下層絶縁層を被覆する工程と、上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、上記二次配線に、上記二次配線のランド部を露出させる開口部を形成した上記上層絶縁層を被覆する工程とを含むことを特徴としている。
【００７２】
上記の方法によれば、上層絶縁層を含む絶縁層が、線膨張係数が無機物よりも大きな有機物により形成される場合において、二次配線未形成領域については、少なくとも下層絶縁層を含む絶縁層が、二次配線形成領域よりも薄く形成される。なお、二次配線未形成領域とは、二次配線を保護し、かつ上記電磁界的干渉を抑制する必要がある領域であって、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域を意味する。線膨張係数の大きな有機物により形成される絶縁層を、二次配線未形成領域において、二次配線形成領域よりも薄く形成することにより、従来の半導体装置に比べてウエハの彎曲を抑えることが可能である。また、これにより、下層絶縁層は、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚くすることが可能である。
【００７３】
従って、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、製造過程における搬送エラーやウエハ割れが発生する危険性を低減することができるという効果を奏する。さらに、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【００７４】
また、本発明に係る半導体装置は、上述したとおり、上記二次配線未形成領域の全域に渡って、絶縁層が、上記二次配線形成領域と比較して薄く形成されることで、下層絶縁層及び上層絶縁層が有機物により形成される場合においても、十分大きなウエハの彎曲の抑制効果を非常に単純な構造により得ることができる。そのため、当該半導体装置の製造工程としては、本発明に係る半導体装置の製造方法のような非常に簡単な製造工程により、十分大きなウエハの彎曲の抑制効果を得ることができる。
【００７５】
また、本発明に係る半導体装置の製造方法は、上記上層絶縁層を設ける工程において、上記二次配線形成領域及び当該二次配線形成領域の近傍領域にのみ上記上層絶縁層を形成することを特徴としている。
【００７６】
上記の方法によれば、上層絶縁層を設ける工程において、二次配線形成領域及び当該二次配線形成領域の近傍領域にのみ上層絶縁層を形成する。つまり、二次配線未形成領域には上層絶縁層が形成しない。そのため、従来の半導体装置に比べてウエハの彎曲を大幅に抑えることが可能である。また、下層絶縁層は、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚くすることが可能である。
【００７７】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した下層絶縁層を被覆する工程と、上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、上記二次配線に、上記二次配線のランド部を露出させる開口部と、上記二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層を、上記二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さとする陥没部と、を形成した上記上層絶縁層を被覆する工程とを含むことを特徴としている。
【００７８】
上記の方法によれば、二次配線未形成領域における絶縁層を、二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さとする陥没部を上層絶縁層に形成する。これにより、複数の二次配線の間には、下層絶縁層及び上層絶縁層が設けられない空間が形成されることとなる。即ち、本製造方法により製造される半導体装置は、本来であれば比誘電率が３程度である有機物（例えば、ＰＢＯ）により形成される絶縁層が形成されない上記複数の二次配線の間に、比誘電率が１強である空気が存在する構成となる。そのため、複数の二次配線間に発生する寄生容量を小さくすることができ、配線遅延を抑制することが可能となる。
【００７９】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記二次配線未形成領域における下層絶縁層を、上記二次配線形成領域における下層絶縁層未満の厚さとする側壁部を形成した上記下層絶縁層を被覆する工程と、上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、上記二次配線に、上記二次配線のランド部を露出させる開口部を形成した上記上層絶縁層を被覆する工程とを含むことを特徴としている。
【００８０】
上記の方法によれば、側壁部により、二次配線未形成領域における下層絶縁層を、二次配線形成領域における下層絶縁層未満の厚さとすることができるため、ウエハの彎曲を十分に低減させることができる。
【００８１】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した下層絶縁層を被覆する工程と、上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、上記二次配線に、上記二次配線のランド部を露出させる開口部と、上記二次配線形成領域及び当該二次配線形成領域の近傍領域を除く二次配線未形成領域における、下層絶縁層及び上層絶縁層の総厚を、当該二次配線形成領域における下層絶縁層の厚さ以下の厚さとする陥没部と、を形成した上記上層絶縁層を被覆する工程とを含むことを特徴としている。
【００８２】
上記の方法によれば、二次配線未形成領域における、下層絶縁層及び上層絶縁層の総厚を、二次配線形成領域における下層絶縁層の厚さ以下の厚さとする陥没部を上層絶縁層に形成する。これにより、複数の二次配線の間には、下層絶縁層及び上層絶縁層が設けられない空間が形成されることとなる。そのため、複数の二次配線間に発生する寄生容量を小さくすることができ、配線遅延を抑制することが可能となる。
【００８３】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップの上記二次配線未形成領域に側壁部を有する上記下層絶縁層を、上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下層絶縁層の厚さを変化させて設ける工程と、上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、上記上層絶縁層を上記二次配線に被覆すると共に、当該上層絶縁層に上記二次配線のランド部を露出させる開口部を形成する工程とを含むことを特徴としている。
【００８４】
半導体チップに設けられる電子回路と二次配線との位置関係に応じて、上記電磁界的干渉の度合は変化する。従って、半導体チップの特定の領域毎に、二次配線と電子回路との間の電磁界的干渉の度合を基に、下層絶縁層の厚さ変化させるのが望ましく、例えば、上記電磁界的干渉による影響が大きい箇所は、当該電磁界的干渉による影響が小さい箇所よりも、上記下層絶縁層を厚く形成するのが望ましい。
【００８５】
ここで、二次配線を複数層形成する場合、即ち、下方絶縁層の厚さが互いに異なる複数層の二次配線を形成する場合には、最下層の二次配線の下方に存在する下層絶縁層と、複数層の各二次配線との間に、各々絶縁層（いわゆる、中層絶縁層）をさらに１層または複数層設ける必要がある。そのため、二次配線を複数層形成する場合は、該二次配線が多層設けられる程に、絶縁層を厚く形成する必要がある。例えば、二次配線を２層形成する場合は、下層絶縁層と上層絶縁層に加えて、上記中層絶縁層を１層または複数層形成する必要があり、二次配線を３層形成する場合は、当該１層または複数層の中層絶縁層を２組形成する必要がある。結果、こうした下方絶縁層の存在に起因して、ウエハの彎曲は、より大きくなるという問題が発生する。
【００８６】
そこで、本発明に係る半導体装置は、上記の課題を解決するため、電極パッドが形成されている半導体チップと、上記半導体チップに被覆されており、上記電極パッドを部分的に露出させる開口部が形成されている下層絶縁層と、自身の一部が上記電極パッドの露出部と接触することで当該電極パッドと電気的に接続されており、かつ、当該電極パッドから少なくとも上記下層絶縁層を含む下方絶縁層上に引き廻されて形成されている配線部をさらに備える二次配線であって、当該下方絶縁層の厚さが互いに異なる複数層の二次配線と、少なくとも上記複数層の二次配線における最上位層の二次配線の配線部に被覆されている上方絶縁層と、を備える半導体装置であって、少なくとも上記複数層の二次配線におけるいずれかの二次配線の配線部が形成されている領域を除く二次配線未形成領域における、少なくとも上記下層絶縁層を含む絶縁層は、少なくとも上記最上位層の二次配線の配線部が形成されている二次配線形成領域における、上記下方絶縁層及び上方絶縁層の総厚未満の厚さで形成されていることを特徴としている。
【００８７】
上記の構成によれば、上方絶縁層を含む絶縁層が、線膨張係数が無機物よりも大きな有機物により形成される場合において、二次配線未形成領域については、絶縁層が二次配線形成領域よりも薄く形成される。なお、二次配線未形成領域とは、下方絶縁層の厚さが互いに異なる複数層の二次配線を保護し、かつ上記電磁界的干渉を抑制する必要がある領域であって、当該複数層の二次配線のいずれかの配線部が形成される領域を少なくとも除く領域を意味する。また、二次配線形成領域とは、少なくとも上記最上位層の二次配線の配線部が形成される領域を意味する。線膨張係数の大きな有機物により形成される絶縁層を、二次配線未形成領域において、二次配線形成領域よりも薄く形成することにより、従来の半導体装置に比べてウエハの彎曲を抑えることが可能である。また、これにより、下方絶縁層、ひいては下層絶縁層を、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚く形成することが可能である。
【００８８】
従って、特定の二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該特定の二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、当該ウエハの彎曲の低減により、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【００８９】
また、本発明に係る半導体装置は、上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上方絶縁層の縁よりも突出していることを特徴としている。
【００９０】
上記の構成によれば、本発明に係る半導体装置では、半導体チップにおける、電極パッドが形成された面が伸びている方向、即ち、電極パッドが形成された面に対する平行方向に関し、半導体チップの縁が、上方絶縁層の縁（上方絶縁層の縁の少なくとも一部）よりも突出している。これにより、ダイシング工程においてチッピングが発生する要因となり得る、スクライブラインに近接する領域に設けられていた絶縁層は、十分に除去可能であるため、ダイシング工程において、チッピングが発生する危険性を低減することができるという効果を奏する。
【００９１】
また、本発明に係る半導体装置は、上記二次配線未形成領域は、上記複数層の二次配線におけるいずれかの二次配線の配線部が形成されている領域の近傍領域をさらに除く領域であることを特徴としてもよい。
【００９２】
また、本発明に係る半導体装置は、上記二次配線未形成領域における下層絶縁層は、上記二次配線形成領域における下方絶縁層未満の厚さで形成されていることを特徴としてもよい。
【００９３】
また、本発明に係る半導体装置は、上記二次配線未形成領域において、上記上方絶縁層が形成されており、上記二次配線未形成領域における少なくとも下層絶縁層及び上方絶縁層を含む絶縁層の総厚は、上記二次配線形成領域における下方絶縁層以下の厚さで形成されていることを特徴としてもよいし、上記二次配線未形成領域において、上記上方絶縁層が形成されていないことを特徴としてもよい。
【００９４】
上記の構成によれば、二次配線未形成領域において、上方絶縁層が二次配線未形成領域における少なくとも下層絶縁層及び上方絶縁層を含む絶縁層の総厚が二次配線形成領域における下方絶縁層以下の厚さとなるように形成される、或いは、二次配線未形成領域において上方絶縁層が形成されない。これにより、隣り合う複数層の二次配線の間には、絶縁層が設けられない空間が形成されることとなる。即ち、本発明に係る半導体装置は、本来であれば比誘電率が３程度である有機物により形成されている絶縁層が形成されない、隣り合う複数層の二次配線の間に、比誘電率が１強である空気が存在する構成となる。そのため、隣り合う複数層の二次配線間に発生する寄生容量を低減することができ、これにより、配線遅延を抑制することが可能となる。
【００９５】
また、本発明に係る半導体装置は、上記半導体チップは、アナログ信号を取り扱う電子回路をさらに備えることを特徴としている。
【００９６】
上記の構成によれば、半導体チップは、アナログ信号を取り扱う電子回路をさらに備える。この電子回路は、二次配線との間に上記電磁界的干渉を起こしやすい。そのため、アナログ信号を取り扱う電子回路を有する半導体装置において、上記の構成を有するのが好適である。
【００９７】
また、本発明に係る半導体装置は、上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下方絶縁層の厚さが設定されていることを特徴としている。
【００９８】
電子回路を有する半導体装置においては、当該電子回路と二次配線との位置関係に応じて、上記電磁界的干渉の度合が変化する。従って、半導体チップの特定の領域毎に、二次配線と電子回路との間の電磁界的干渉の度合を基に、下方絶縁層の厚さが設定されているのが好ましい。例えば、上記電磁界的干渉による影響が大きい箇所は、当該電磁界的干渉による影響が小さい箇所よりも、上記下方絶縁層の厚さが厚い状態で形成されるのが好適である。
【００９９】
また、本発明に係る半導体装置は、上記複数層の二次配線における少なくとも１本の二次配線に、上記上方絶縁層が被覆されており、上記複数層の二次配線における少なくとも１本の二次配線は、自身の所定の領域が露出することで、半導体装置自身の外部と電気的に接続するためのランド部をさらに備えることを特徴としている。
【０１００】
上記の構成によれば、複数層の二次配線のうち、少なくとも１本の二次配線を用いて、本発明に係る半導体装置における外部接続端子を形成することができる。
【０１０１】
また、本発明に係る半導体装置は、上記電極パッドは、上記ランド部の下部に設けられており、かつ、当該ランド部と電気的に接続されており、上記二次配線未形成領域は、上記下部に電極パッドが設けられるランド部が形成されている領域をさらに除く領域であることを特徴としている。
【０１０２】
上記の構成によれば、半導体チップに設けられる電極パッドは、ランド部の下部に、当該ランド部と電気的に接続して設けられる。またこの場合、二次配線未形成領域は、上記下部に電極パッドが設けられるランド部が形成される領域をさらに除く領域である。ランド部の下部に電極パッドを設けたい場合においても同様に、二次配線未形成領域における絶縁層は、二次配線形成領域における絶縁層の総厚よりも薄く形成される。これにより、ランド部の下部に電極パッドを設ける場合においても、従来の半導体装置に比べてウエハの彎曲を抑えることができる。また、下方絶縁層、ひいては下層絶縁層を、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚くすることが可能である。
【０１０３】
従って、複数層の二次配線と半導体チップの電子回路部とが重なり合い、かつ二次配線のランド部の下部に電極パッドを設ける場合においても、当該複数層の二次配線及び電極パッドを有する二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。
【０１０４】
また、本発明に係る半導体装置の製造方法は、上記のいずれかの半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを複数個設ける工程と、上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、上記上方絶縁層を、少なくとも上記最上位層の二次配線に被覆する工程とを含むことを特徴としている。
【０１０５】
上記の方法によれば、上方絶縁層を含む絶縁層が、線膨張係数が無機物よりも大きな有機物により形成される場合において、二次配線未形成領域については、絶縁層を、二次配線形成領域よりも薄く形成する。線膨張係数の大きな有機物により形成される絶縁層を、二次配線未形成領域において、二次配線形成領域よりも薄く形成することにより、従来の半導体装置に比べてウエハの彎曲を抑えることが可能である。また、これにより、下方絶縁層、ひいては下層絶縁層を、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚くすることが可能である。
【０１０６】
従って、特定の二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該特定の二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、当該ウエハの彎曲の低減により、半導体装置の電気特性の変化を抑制することができるという効果を奏する。また、製造過程における搬送エラーやウエハ割れが発生する危険性を低減することができるという効果を奏する。さらに、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【０１０７】
また、本発明に係る半導体装置は、上述したとおり、上記二次配線未形成領域の全域に渡って、絶縁層が、上記二次配線形成領域と比較して薄く形成されることで、下方絶縁層及び上方絶縁層が有機物により形成される場合においても、十分大きなウエハの彎曲の抑制効果を非常に単純な構造により得ることができる。そのため、当該半導体装置の製造工程としては、上記半導体装置の製造方法のような非常に簡単な製造工程により、十分大きなウエハの彎曲の抑制効果を得ることができる。
【０１０８】
また、本発明に係る半導体装置の製造方法は、上記上方絶縁層を被覆する工程では、少なくとも上記複数層の二次配線におけるいずれかの二次配線の配線部が形成される領域及び当該領域の近傍領域に上記上方絶縁層を形成することを特徴としてもよい。
【０１０９】
また、本発明に係る半導体装置の製造方法は、上記上方絶縁層を被覆する工程では、上記二次配線形成領域及び当該二次配線形成領域の近傍領域にのみ上記上方絶縁層を形成することを特徴としている。
【０１１０】
上記の方法によれば、上方絶縁層を設ける工程において、二次配線形成領域及び当該二次配線形成領域の近傍領域にのみ上方絶縁層を形成する。つまり、二次配線未形成領域には上方絶縁層を形成しない。そのため、従来の半導体装置に比べてウエハの彎曲を大幅に抑えることが可能である。また、下方絶縁層、ひいては下層絶縁層を、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚くすることが可能である。
【０１１１】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを複数個設ける工程と、上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、上記二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層を、上記二次配線形成領域における、下方絶縁層及び上方絶縁層の総厚未満の厚さとする陥没部を形成した上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴としている。
【０１１２】
上記の方法によれば、上記二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層を、上記二次配線形成領域における、下方絶縁層及び上方絶縁層の総厚未満の厚さとする陥没部を、上方絶縁層に形成する。これにより、隣り合う複数層の二次配線の間には、絶縁層が設けられない空間が形成されることとなる。即ち、本発明に係る製造方法により製造される半導体装置は、本来であれば比誘電率が３程度である有機物により形成されている絶縁層が形成されない、上記隣り合う複数層の二次配線の間に、比誘電率が１強である空気が存在する構成となる。そのため、隣り合う複数層の二次配線間に発生する寄生容量を低減することができ、これにより、配線遅延を抑制することが可能となる。
【０１１３】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを複数個設ける工程と、上記半導体チップに、上記各電極パッドを部分的に露出させる開口部と、上記二次配線未形成領域における下層絶縁層を、上記二次配線形成領域における下方絶縁層未満の厚さとする側壁部と、を形成した上記下層絶縁層を被覆する工程と、少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴としている。
【０１１４】
上記の方法によれば、上記二次配線未形成領域における下層絶縁層を、上記二次配線形成領域における下方絶縁層未満の厚さとする側壁部を、下層絶縁層に形成する。これにより、隣り合う複数層の二次配線の間には、絶縁層が設けられない空間が形成されることとなる。即ち、本発明に係る製造方法により製造される半導体装置は、本来であれば比誘電率が３程度である有機物により形成されている絶縁層が形成されない、上記隣り合う複数層の二次配線の間に、比誘電率が１強である空気が存在する構成となる。そのため、隣り合う複数層の二次配線間に発生する寄生容量を低減することができ、これにより、配線遅延を抑制することが可能となる。
【０１１５】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを複数個設ける工程と、上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、上記二次配線未形成領域における、下層絶縁層及び上方絶縁層を含む絶縁層の総厚を、最上位層の二次配線形成領域における、下方絶縁層以下の厚さとする陥没部と、を形成した上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴としている。
【０１１６】
上記の方法によれば、上記二次配線未形成領域における、下層絶縁層及び上方絶縁層の総厚を、最上位層の二次配線形成領域における、少なくとも下方絶縁層以下の厚さとする陥没部を、上方絶縁層に形成する。これにより、隣り合う特定層の二次配線の間には、下層絶縁層及び上方絶縁層のいずれもが設けられない空間が形成されることとなる。そのため、隣り合う特定層の二次配線の間に発生する寄生容量を小さくすることができ、配線遅延を抑制することが可能となる。
【０１１７】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップの上記二次配線未形成領域に側壁部を有する上記下方絶縁層を、上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下方絶縁層の厚さを変化させて設ける工程と、上記複数層の二次配線の配線部を除く当該複数層の二次配線の一部を、上記半導体チップの電極パッドの露出部と接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴としている。
【０１１８】
電子回路を有する半導体装置においては、当該電子回路と二次配線との位置関係に応じて、上記電磁界的干渉の度合が変化する。従って、半導体チップの特定の領域毎に、二次配線と電子回路との間の電磁界的干渉の度合を基に、下方絶縁層の厚さが設定するのが好ましい。例えば、上記電磁界的干渉による影響が大きい箇所は、当該電磁界的干渉による影響が小さい箇所よりも、上記下方絶縁層を厚く形成するのが好適である。
【０１１９】
また、本発明に係る半導体装置の製造方法は、上記のいずれかの半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを複数個設ける工程と、上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、上記複数層の二次配線の配線部を除く当該複数層の二次配線の一部を、上記半導体チップの各電極パッドの露出部とそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、上記上方絶縁層を、少なくとも上記最上位層の二次配線及び上記複数層の二次配線における少なくとも１本の二次配線に被覆し、かつ、当該複数層の二次配線における少なくとも１本の二次配線に、上記ランド部を形成する工程と、含むことを特徴としている。
【０１２０】
上記の方法によれば、複数層の二次配線のうち、少なくとも１本の二次配線を用いて、本発明に係る半導体装置における外部接続端子を形成することができる。
【０１２１】
本発明に係る半導体装置は、上記の課題を解決するため、電極パッドが形成されている半導体チップと、上記半導体チップに被覆されており、上記電極パッドを部分的に露出させる開口部が形成されている下層絶縁層と、自身の一部が上記電極パッドの露出部と接触することで当該電極パッドと電気的に接続されており、かつ、上記下層絶縁層上に引き廻されて形成されている配線部をさらに備える二次配線と、少なくとも上記二次配線の配線部に被覆されている上層絶縁層と、を備える半導体装置であって、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上層絶縁層の縁よりも突出していることを特徴としている。
【０１２２】
換言すれば、本発明に係る半導体装置は、上記の課題を解決するため、電極パッドが形成されている半導体チップと、上記半導体チップに被覆されており、上記電極パッドを部分的に露出させる開口部が形成されている下層絶縁層と、自身の一部が上記電極パッドの露出部と接触することで当該電極パッドと電気的に接続されており、かつ、上記下層絶縁層上に引き廻されて形成されている配線部をさらに備える二次配線と、少なくとも上記二次配線の配線部に被覆されている上層絶縁層と、を備える半導体装置であって、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁との間隔が所定値以下となる領域において、上記上層絶縁層が除去されていることを特徴としていると解釈することもできる。
【０１２３】
また、本発明に係る半導体装置の製造方法は、上記の半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、上記二次配線を、上記半導体チップの電極パッドの露出部分と、上記配線部を除く当該二次配線の一部と、を接触させて設ける工程と、上記二次配線に、上記上層絶縁層を被覆する工程とを含むことを特徴としている。
【０１２４】
上記の構成によれば、上層絶縁層を含む絶縁層が、線膨張係数が無機物よりも大きな有機物により形成される場合において、二次配線未形成領域については、絶縁層が二次配線形成領域よりも薄く形成される。なお、二次配線未形成領域とは、二次配線を保護し、かつ上記電磁界的干渉を抑制する必要がある領域であって、当該二次配線の配線部が形成される領域を少なくとも除く領域を意味する。また、二次配線形成領域とは、少なくとも上記二次配線の配線部が形成される領域を意味する。線膨張係数の大きな有機物により形成される絶縁層を、二次配線未形成領域において、二次配線形成領域よりも薄く形成することにより、従来の半導体装置に比べてウエハの彎曲を抑えることが可能である。また、これにより、下層絶縁層を、上記電磁界的干渉を抑制するために最低限必要な厚さにまで厚く形成することが可能である。
【０１２５】
従って、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、当該ウエハの彎曲の低減により、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【０１２６】
さらに、本発明に係る半導体装置では、半導体チップにおける、電極パッドが形成された面が伸びている方向、即ち、電極パッドが形成された面に対する平行方向に関し、半導体チップの縁が、上層絶縁層の縁（上層絶縁層の縁の少なくとも一部）よりも突出している。これにより、ダイシング工程においてチッピングが発生する要因となり得る、スクライブラインに近接する領域に設けられていた絶縁層は、十分に除去可能であるため、ダイシング工程において、チッピングが発生する危険性を低減することができるという効果を奏する。
【発明の効果】
【０１２７】
以上のとおり、本発明に係る半導体装置は、電極パッドが形成される半導体チップと、上記半導体チップに被覆され、上記電極パッドを部分的に露出させる開口部を有する下層絶縁層と、上記電極パッドの露出部と接触することで当該電極パッドと導通するパッド部と、当該電極パッドと半導体装置自身の外部の回路とを導通させる外部接続端子を備えるランド部と、当該パッド部とランド部とを導通させる配線部と、を備える二次配線と、上記二次配線に被覆され、当該二次配線の少なくとも上記ランド部の外部接続端子を露出させる開口部を有する上層絶縁層と、を備える半導体装置であって、少なくとも上記二次配線の配線部が上記下層絶縁層上に形成され、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上層絶縁層の縁よりも突出している構成である。従って、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、当該ウエハの彎曲の低減により、半導体装置の電気特性の変化を抑制することができるという効果を奏する。さらに、ダイシング工程において、チッピングが発生する危険性を低減することができるという効果を奏する。
【０１２８】
また、本発明に係る半導体装置は、電極パッドが形成されている半導体チップと、上記半導体チップに被覆されており、上記電極パッドを部分的に露出させる開口部が形成されている下層絶縁層と、自身の一部が上記電極パッドの露出部と接触することで当該電極パッドと電気的に接続されており、かつ、当該電極パッドから少なくとも上記下層絶縁層を含む下方絶縁層上に引き廻されて形成されている配線部をさらに備える二次配線であって、当該下方絶縁層の厚さが互いに異なる複数層の二次配線と、少なくとも上記複数層の二次配線における最上位層の二次配線の配線部に被覆されている上方絶縁層と、を備える半導体装置であって、少なくとも上記複数層の二次配線におけるいずれかの二次配線の配線部が形成されている領域を除く二次配線未形成領域における、少なくとも上記下層絶縁層を含む絶縁層は、少なくとも上記最上位層の二次配線の配線部が形成されている二次配線形成領域における、上記下方絶縁層及び上方絶縁層の総厚未満の厚さで形成されている構成である。従って、特定の二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該特定の二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、当該ウエハの彎曲の低減により、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【０１２９】
また、本発明に係る半導体装置は、電極パッドが形成されている半導体チップと、上記半導体チップに被覆されており、上記電極パッドを部分的に露出させる開口部が形成されている下層絶縁層と、自身の一部が上記電極パッドの露出部と接触することで当該電極パッドと電気的に接続されており、かつ、上記下層絶縁層上に引き廻されて形成されている配線部をさらに備える二次配線と、少なくとも上記二次配線の配線部に被覆されている上層絶縁層と、を備える半導体装置であって、少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上層絶縁層の縁よりも突出している構成である。従って、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、当該ウエハの彎曲の低減により、半導体装置の電気特性の変化を抑制することができるという効果を奏する。さらに、ダイシング工程において、チッピングが発生する危険性を低減することができるという効果を奏する。
【０１３０】
また、本発明に係る半導体装置の製造方法は、上記のいずれかの半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した下層絶縁層を被覆する工程と、上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、上記二次配線に、上記二次配線のランド部を露出させる開口部を形成した上記上層絶縁層を被覆する工程とを含む方法である。従って、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑え、かつ、ダイシング工程において、チッピングが発生する危険性を低減することができるという効果を奏する。また、製造過程における搬送エラーやウエハ割れが発生する危険性を低減することができるという効果を奏する。さらに、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【０１３１】
また、本発明に係る半導体装置の製造方法は、上記のいずれかの半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを複数個設ける工程と、上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、上記上方絶縁層を、少なくとも上記最上位層の二次配線に被覆する工程とを含む方法である。従って、特定の二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該特定の二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができるという効果を奏する。また、製造過程における搬送エラーやウエハ割れが発生する危険性を低減することができるという効果を奏する。さらに、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【０１３２】
また、本発明に係る半導体装置の製造方法は、上記のいずれかの半導体装置の製造方法であって、上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、上記二次配線を、上記半導体チップの電極パッドの露出部分と、上記配線部を除く当該二次配線の一部と、を接触させて設ける工程と、上記二次配線に、上記上層絶縁層を被覆する工程とを含む方法である。従って、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑え、かつ、ダイシング工程において、チッピングが発生する危険性を低減することができるという効果を奏する。また、製造過程における搬送エラーやウエハ割れが発生する危険性を低減することができるという効果を奏する。さらに、半導体装置の電気特性の変化を抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【０１３３】
〔実施の形態１〕
本発明の実施の一形態に係る半導体装置について、図１（ａ）・（ｂ）を用いて説明する。
【０１３４】
図１（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ａの構成を示す平面図である。
【０１３５】
図１（ａ）に示す半導体装置１ａは、電子回路部（電子回路）５１が形成された回路形成面に、ペリフェラル状に配置された電極パッド１０が設けられる半導体チップ２を有する。電極パッド１０は、半導体チップ２内に設けられる回路と外部から接続される回路との電気的接続を行うものであり、半導体チップ２の内部で一次配線（図示しない）により接続される。
【０１３６】
半導体チップ２の外部においてペリフェラル状に配置された電極パッド１０は、半導体チップ２の回路形成面において、半導体チップ２の外部にて電極パッド１０と電気的に接続されている二次配線２１により、外部接続端子と電気的に接続される。また、二次配線２１は、電極パッド１０と接続されたパッド部２１ａ、外部接続端子として用いられるランド部２１ｃ、及びパッド部２１ａとランド部２１ｃとを電気的に接続する配線部２１ｂを有する。即ち、電極パッド１０は、半導体チップ２の回路形成面上において、二次配線２１のパッド部２１ａに接続されており、かつパッド部２１ａは、二次配線２１の配線部２１ｂを介して、外部接続端子である二次配線２１のランド部２１ｃと接続される。そして、これにより、電極パッド１０とランド部２１ｃに接続される回路とを電気的に接続することができる。
【０１３７】
また、二次配線２１が形成される領域（第１の二次配線形成領域）及び当該領域の近傍領域には、上層絶縁層１２が設けられる。上層絶縁層１２の詳細な説明については後述する。
【０１３８】
また、図１（ｂ）は、図１（ａ）の１Ａ−１Ｂ線における断面図である。
【０１３９】
二次配線２１と半導体チップ２の回路形成面との間には、２層の下層絶縁層１１ａ、１１ｂとして、厚さ１μｍの酸化膜（下層絶縁層１１ａ）と厚さ５μｍの有機物であるポリイミド（下層絶縁層１１ｂ）とが設けられる。
【０１４０】
なお、ここで下層絶縁層１１ａとして酸化膜を用いた理由は、酸化膜は、窒化膜に比べて誘電率が低いためである。但し、下層絶縁層１１ａ（本実施の形態では厚さ１μｍ）に比べ、有機物からなる下層絶縁層１１ｂが十分に厚い場合（例えば、厚さ４μｍ、或いはそれ以上の厚さである場合）は、半導体装置１ａ全体に対する下層絶縁層１１ａの影響力は小さい。従ってこの場合、下層絶縁層１１ａは、誘電率の高い窒化膜を用いてもよいし、省略してもよい。
【０１４１】
下層絶縁層１１ａである酸化膜は、電極パッド１０の面であって、電極パッド１０と回路形成面とが接触する面の背面となる面上に、当該面を部分的に露出させる開口部１１ａｈを有する。
【０１４２】
また、下層絶縁層１１ａは、スクライブライン周辺の領域に側壁部１１ａｓを有するのが好ましい。図１（ｂ）に示す半導体装置１ａは、側壁部１１ａｓにより、半導体チップ２における、電極パッド１０が形成された面である、半導体チップ２の回路形成面が伸びている方向（図１（ｂ）における、左右方向および紙面表裏方向）に関し、半導体チップの縁３１が下層絶縁層１１ａの縁である側壁部１１ａｓよりも突出している構成である。つまり、図１（ｂ）に示す半導体装置１ａは、側壁部１１ａｓよりも、半導体チップの縁３１に近接している半導体チップ２部分において、下層絶縁層１１ａが省略される構成である。なお、側壁部１１ａｓは、半導体チップの縁３１から５〜６０μｍ程度隔てられた部分に設けられる。
【０１４３】
ここで、下層絶縁層１１ａとしては、ケイ素の酸化膜、窒化膜を形成するが、ウエハ（半導体チップ）がケイ素からなる場合、下層絶縁層１１ａの物性（下層絶縁層１１ａの硬さ、延性等）は、有機物からなる絶縁層と比較して、ウエハの材料と比較的近くなる。このとき、下層絶縁層１１ａがウエハに及ぼすチッピングへの影響は比較的小さくなる。そのため、ダイシング方法、ダイシング用ブレード材料、ダイシング条件等を適正化することによって、下層絶縁層１１ａの側壁部１１ａｓは省略することも可能である。
【０１４４】
ウエハを複数の半導体チップ２に個片化する場合の切りしろとなるダイシングライン周辺の領域に、側壁部１１ａｓが設けられることで、ダイシング工程におけるチッピングを低減することができる。
【０１４５】
下層絶縁層１１ｂとして下層絶縁層１１ａの上部に設けられる、有機物であるポリイミドは、下層絶縁層１１ａの開口部１１ａｈ上部に、下層絶縁層１１ａの開口部１１ａｈよりもサイズの大きな開口部１１ｂｈを有する。
【０１４６】
また、下層絶縁層１１ｂは、下層絶縁層１１ａと同様に、スクライブライン周辺の領域に側壁部１１ｂｓを有するのが好ましい。この側壁部１１ｂｓは、半導体チップ２の回路形成面に関して、側壁部１１ａｓよりも内周側（即ち、半導体チップ２の中心側）、或いは側壁部１１ａｓと略同位置に形成される。即ち、側壁部１１ｂｓは、半導体チップ２上部において、側壁部１１ａｓを以って半導体チップ２の内周側となる位置に形成される。但し、二次配線２１との位置関係を考慮する必要があるため、側壁部１１ｂｓは、半導体チップの縁３１から５〜８０μｍ程度隔てられた部分に設けられる。但し、この数値は、半導体チップの縁３１との間隔が最短となるような側壁部１１ｂｓの位置を示す数値である。即ち、二次配線２１が存在しない領域では、半導体チップ２のさらに内周側、即ち、半導体チップの縁３１から遠い位置に、側壁部１１ｂｓが形成される箇所、もしくは、側壁部１１ｂｓ自体が形成されていない箇所も存在し得る。これは、後述する実施の形態に係る半導体チップ２〜９の側壁部１１ｂｓにおいても同様である。そして、図１（ｂ）に示す半導体装置１ａは、側壁部１１ｂｓにより、半導体チップ２の回路形成面が伸びている方向に関し、半導体チップの縁３１が下層絶縁層１１ｂの縁である側壁部１１ｂｓよりも突出している構成である。つまり、図１（ｂ）に示す半導体装置１ａは、側壁部１１ｂｓよりも、半導体チップの縁３１に近接している半導体チップ２部分において、下層絶縁層１１ｂが省略される構成である。
【０１４７】
ダイシングライン周辺の領域に、側壁部１１ｂｓがさらに設けられれば、ダイシング工程におけるチッピングを低減することができると共に、ウエハの彎曲を低減することが可能である。
【０１４８】
なお、本実施の形態は、下層絶縁層１１ａ及び１１ｂが半導体チップ２を保護する構成である。
【０１４９】
下地材料（図示しない）、パッド部２１ａ、配線部２１ｂ、及びランド部２１ｃを有する二次配線２１は、１０μｍの厚さで設けられる。
【０１５０】
二次配線２１の下地材料は、二次配線２１がＣｕで形成され、電極パッド１０が、アルミニウム−ケイ素（Ａｌ−Ｓｉ）系合金或いはアルミニウム−銅（Ａｌ−Ｃｕ）系合金等で形成される場合においては、チタン（Ｔｉ）、チタン−タングステン（Ｔｉ−Ｗ）系合金、クロム等が用いられる。この二次配線２１の下地材料は、電極パッド１０に対するバリアメタル層として機能すると共に、下層絶縁層１１ｂとの密着層として機能する。
【０１５１】
また、二次配線２１上には、上層絶縁層１２が、約８μｍの厚さで設けられる。なお、上層絶縁層１２は、二次配線２１に段差（この例では１０μｍ）が存在する場合であっても、二次配線の上面及び側面に十分に被覆されることにより二次配線を保護する必要があるため、厚膜形成が容易な材料により形成されるのが望ましい。また、二次配線がＣｕで形成される場合、上層絶縁層１２は、Ｃｕと化学反応を起こさない有機物であれば、どのような材料により形成されてもよい。但し、上層絶縁層１２は、誘電率及び吸水率が有機物の中では比較的低く、かつ引張り伸び率及び耐熱温度が高いＰＢＯで形成されるのが望ましい。
【０１５２】
なお、本実施の形態は、上層絶縁層１２として、下層絶縁層１１ｂとしても用いたポリイミドが設けられる構成ではない。なぜなら、ポリイミドは一般的に、硬化時にＣｕと化学反応して膜質が脆くなる問題を有するためである。但し、近年では、Ｃｕと化学反応を起こさないポリイミド材料（例えば、ポリアミド酸ワニスをイミド化したポリイミド材料）も多数開発されており、これらのポリイミド材料は、上層絶縁層１２として用いることができる。もちろん二次配線２１の少なくとも表面（例えば、表面及び側面）をＣｕ以外の導電材料で形成する場合は、一般的なポリイミドを使用しても構わない。
【０１５３】
上層絶縁層１２は、下層絶縁層１１ａ、１１ｂと同様に、スクライブライン周辺の領域に側壁部（上層絶縁層の縁）１２ｓを有する。この側壁部１２ｓは、半導体チップ２上部において、側壁部１１ａｓ、１１ｂｓよりも、半導体チップ２の内周側、或いは、側壁部１１ａｓ或いは１１ｂｓと略同位置に形成される。但し、二次配線２１との位置関係を考慮する必要があるため、側壁部１２ｓは、半導体チップの縁３１から５〜１００μｍ程度隔てられた部分に設けられる。但し、上層絶縁層１２を第１の二次配線形成領域及び当該領域の近傍領域のみに形成する場合、側壁部１２ｓは、半導体チップの縁３１から１００μｍを超える程度に隔てられた部分に形成される場合もある。この場合、側壁部１２ｓは、半導体チップの縁３１から５〜５００μｍ程度隔てられた部分に設けられる。但し、この数値は、半導体チップの縁３１との間隔が最短となるような側壁部１２ｓの位置を示す数値である。即ち、二次配線２１が存在しない領域では、半導体チップ２のさらに内周側、即ち、半導体チップの縁３１から遠い位置に側壁部１２ｓが形成される箇所が存在し得る。もしくは、二次配線２１が存在しない領域では、位置によっては側壁部１２ｓ自体が形成されていない箇所も存在し得る。これは、後述する実施の形態に係る半導体チップ２〜９の側壁部１２ｓにおいても同様である。
【０１５４】
また、少なくとも下層絶縁層１１ａは、半導体チップに設けられている素子（図示しない）の保護の観点から、少なくとも素子が設けられている領域を覆うように形成されている。さらには、下層絶縁層１１ｂ、上層絶縁層１２、及び後述する下層絶縁層１１ｃ（図７（ｂ）等参照）及び中層絶縁層１３（図１１（ｂ）等参照）のうちの、少なくとも一層についても、半導体チップにおいて素子が設けられている領域を覆うように形成するのがより好ましい。即ち、無機物からなる下層絶縁層１１ａは、主に化学的ダメージからの保護に適しており、有機物からなる絶縁層（下層絶縁層１１ｂ、１１ｃ、上層絶縁層１２、中層絶縁層１３、等）は、主に物理的ダメージからの保護に適している。
【０１５５】
そして、図１（ｂ）に示す半導体装置１ａは、側壁部１２ｓにより、半導体チップ２の回路形成面が伸びている方向に関し、半導体チップの縁３１が側壁部１２ｓよりも突出している構成である。つまり、図１（ｂ）に示す半導体装置１ａは、側壁部１２ｓよりも、半導体チップの縁３１に近接している半導体チップ２部分において、上層絶縁層１２が省略される構成である。
【０１５６】
また、上層絶縁層１２は、ランド部２１ｃ上に開口部１２ｈが設けられる。
【０１５７】
さらに、第１の二次配線形成領域及び当該領域の近傍領域を除く領域（第１の二次配線未形成領域）には、陥没部１２ｈｏが設けられている。本実施の形態においては、陥没部１２ｈｏが形成されることで、第１の二次配線未形成領域では、絶縁層が第１の二次配線形成領域に比べて薄く形成される。これにより、二次配線２１を化学的ダメージ及び物理的ダメージから保護し、かつウエハの彎曲を低減することができる。
【０１５８】
ここで、第１の二次配線未形成領域に該当する領域について説明する。
【０１５９】
二次配線２１を保護するためには、第１の二次配線形成領域から数μｍ〜２００μｍ程度隔てて陥没部１２ｈｏが設けられる。即ち、第１の二次配線未形成領域に該当する領域は、「第１の二次配線形成領域及び当該領域から数μｍ〜２００μｍ以内の領域を除く領域」となる。
【０１６０】
なお、第１の二次配線形成領域が十分に被覆され、かつ外部環境下における温度変化及び湿度変化等に耐え得る程度に、陥没部１２ｈｏを形成する上層絶縁層１２と下地（図１（ｂ）においては、下層絶縁層１１ｂ）との密着領域が確保できるのであれば、当該密着領域は、なるべく狭く形成されるのが望ましい。換言すれば、二次配線２１から陥没部１２ｈｏまでの距離は、なるべく短く形成されるのが望ましい。この距離は短ければ短い程、ウエハの彎曲を大きく抑制することができる。
【０１６１】
また、下層絶縁層１１ｂと上層絶縁層１２との密着を確実にし、下層絶縁層１１ｂと上層絶縁層１２とが剥離しないようにするためには、上記密着領域は、５μｍ以上であるのが望ましい。
【０１６２】
また、隣り合う二次配線２１（特に配線部２１ｂ）の間隔が最も狭小である部分においては、当該間隔の１／３程度の領域を、陥没部１２ｈｏの領域とすることにより、隣り合う二次配線２１間に上層絶縁層１２の空隙部分（即ち、陥没部１２ｈｏ）を確実に形成することができる。例えば、二次配線２１それぞれの間隔が１５μｍである場合は、上記密着領域としてそれぞれ５μｍを確保し、残余の５μｍを陥没部１２ｈｏの領域とするのが望ましい。但し、隣り合う複数の二次配線２１が、相互に及ぼす影響が小さい組み合わせ（例えば微小電流を処理する端子が含まれない、もしくは高周波信号を処理しない組み合わせ）である場合は、当該二次配線２１間における上記空隙（即ち、陥没部１２ｈｏ）を省略しても、問題は少ない。
【０１６３】
本実施の形態において、上層絶縁層１２は、自身が感光性を有し、かつポジ型である材料を用いるのが望ましい。ポジ型の材料は、位置精度が良好であるため、高精度に陥没部１２ｈｏを形成することができる。
【０１６４】
上層絶縁層１２に陥没部１２ｈｏが形成されることにより、第１の二次配線未形成領域には上層絶縁層１２が形成されない。また、当該第１の二次配線未形成領域における、有機物である上層絶縁層１２（厚さ０μｍ）と有機膜である下層絶縁層１１ｂ（厚さ５μｍ）との総厚（即ち、下層絶縁層１１ｂであり、５μｍ）は、第１の二次配線形成領域の有機物である下層絶縁層（厚さ５μｍ）及び上層絶縁層１２（厚さ８μｍ）の総厚（即ち、１３μｍ）未満となっている。また、下層絶縁層１１ａの厚さは、第１の二次配線形成領域と第１の二次配線未形成領域とで同一である。
【０１６５】
従って、第１の二次配線形成領域を除く領域である第１の二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、第１の二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成される。
【０１６６】
また、特定の二次配線２１とそれと隣接する二次配線２１との間において、回路形成面に対して水平となる方向では、二次配線２１の下面から上面までの厚さ範囲に渡って、本来であれば比誘電率が３程度である有機物（ここではＰＢＯ）により形成される上層絶縁層１２が形成されない。これにより、上層絶縁層１２が除去された領域には、比誘電率が１強である空気が存在することとなる。
【０１６７】
従って、隣り合う二次配線２１間に存在する領域の誘電率を低下させることにより、上記寄生容量の増大を抑制できるため、配線遅延を抑制することができる。特に、隣り合う配線部２１ｂ間に、上記空隙を設けることにより、上記寄生容量に起因する配線遅延を抑制することができる。これは、互いに電流経路が略平行である領域が長い程、上記寄生容量による影響が大きくなることに起因する。
【０１６８】
なお、図１（ａ）に示す半導体装置１ａは、全ての二次配線２１間に上記空隙が設けられる構成ではない。但し、高速性が求められる半導体チップ２を用いる場合には、二次配線２１の特に配線部２１ｂの間に、上記空隙が設けられる必要がある。また、二次配線２１を狭ピッチで形成する必要がある場所、及び相互に及ぼす影響が大きい２つの二次配線２１が隣接する場所についても、上記空隙が設けられる必要がある。
【０１６９】
以上のとおり、本発明に係る半導体装置は、第１の二次配線形成領域及び当該領域の近傍を除く第１の二次配線未形成領域に設けられる上層絶縁層１２が除去される。そして、それにより、第１の二次配線形成領域の絶縁層を厚くし、第１の二次配線未形成領域の絶縁層を薄くする構成である。これにより、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０１７０】
また、隣り合う二次配線２１間、特に隣り合う配線部２１ｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０１７１】
さらに、第１の二次配線未形成領域では、絶縁層が第１の二次配線形成領域に比べて薄く形成される。これにより、半導体チップ２にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０１７２】
なお、図１に示す半導体装置１ａは、陥没部１２ｈｏに上層絶縁層１２が形成されない構成である。
【０１７３】
しかしながら、図１に示す半導体装置１ａがとり得る構成は上記に限らない。
【０１７４】
即ち、図１に示す半導体装置１ａは、第１の二次配線未形成領域における絶縁層（少なくとも下層絶縁層１１ａ及び１１ｂを含む）が、第１の二次配線形成領域における、下層絶縁層１１ａ、１１ｂ及び上層絶縁層１２の総厚未満の厚さで形成される構成であればよい。そして、当該構成を満足するのであれば、陥没部１２ｈｏにおける上層絶縁層１２の有無は問わない。なお、これは後述する実施の形態における陥没部１２ｈｏについても同様である。
【０１７５】
〔実施の形態２〕
本発明の別の実施の形態に係る半導体装置について、図２（ａ）・（ｂ）を用いて説明する。
【０１７６】
図２（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｂの構成を示す平面図であり、同図（ｂ）は、同図（ａ）の２Ａ−２Ｂ線における断面図である。
【０１７７】
図１（ａ）・（ｂ）に示す半導体装置１ａの半導体チップ２は、上層絶縁層１２における、第１の二次配線形成領域及び当該領域の近傍を除く第１の二次配線未形成領域に陥没部１２ｈｏが形成される構成であった。
【０１７８】
一方、図２（ａ）・（ｂ）に示す半導体装置１ｂの半導体チップ３は、陥没部１２ｈｏの代わりに、側壁部１１ｂｓ´が下層絶縁層１１ｂに形成される。
【０１７９】
下層絶縁層１１ｂは、１０μｍのＰＢＯで形成される。また、下層絶縁層１１ａの開口部１１ａｈ上に設けられる開口部１１ｂｈは、下層絶縁層１１ａ上の開口部１１ａｈよりも小さなサイズで形成される。
【０１８０】
そして側壁部１１ｂｓ´は、第１の二次配線形成領域から０μｍ〜２００μｍ程度隔てた位置に形成される。また、所定の二次配線２１を基準位置にすると、側壁部１１ｂｓ´よりも、所定の二次配線の隣の二次配線２１までの距離が長くなる箇所（即ち、「二次配線２１と側壁部１１ｂｓ´との間の距離」＜「二次配線２１と特定箇所との間の距離」となる特定箇所）では、下層絶縁層１１ｂが完全に除去される。即ち、所定の二次配線２１に対して、側壁部１１ｂｓ´より外側の領域は二次配線未形成領域となり、この二次配線未形成領域では下層絶縁層１１ｂが完全に除去される。
【０１８１】
即ち、本実施の形態においては、側壁部１１ｂｓ´が形成されることにより、少なくとも第１の二次配線形成領域を除く二次配線未形成領域（第２の二次配線未形成領域）の略全域に設けられる下層絶縁層１１ｂが除去される。
【０１８２】
なお、側壁部１１ｂｓ´を極力二次配線２１に近接させるためには、下層絶縁層１１ｂは、感光性の材料を用いて形成するのが望ましい。
【０１８３】
また、ウエハの彎曲に対する影響を第１に考慮する場合、下層絶縁層１１ｂは、位置精度が良好であるポジ型の材料を用いるのが望ましい。この場合、下層絶縁層１１ｂの厚さは４０μｍ以内であるのが望ましい。一方、上記電磁界的干渉に対する影響を第１に考慮する場合、下層絶縁層１１ｂは、厚膜形成が可能なネガ型の材料を用いるか、或いは感光性を有さない材料等を用いて印刷方式等により形成するとよい。ネガ型の材料を用いれば、１００μｍ程度の厚さを有する下層絶縁層１１ｂを形成することができる。また、感光性を有さない材料等を用いて印刷方式等により形成する場合は、１００μｍ以上の厚さを有する下層絶縁層１１ｂを形成することができるため、さらに好適である。
【０１８４】
なお、感光性を有する材料を用いた場合であっても、フォト工程を複数回繰り返すことにより、下層絶縁層１１ｂを厚く形成することができるが、工数が増加するため決して好ましい方法ではない。
【０１８５】
また、上層絶縁層１２は、第１の二次配線形成領域においては厚さ８μｍ、第２の二次配線未形成領域においては、厚さ１０μｍとなっており、第２の二次配線未形成領域における上層絶縁層１２は、側壁部１１ｂｓ´及び第２の二次配線未形成領域の全域に被覆される。
【０１８６】
なお、第１の二次配線形成領域における上層絶縁層１２の厚さと、第２の二次配線未形成領域における上層絶縁層１２の厚さとが異なる理由は、下記にある。
【０１８７】
即ち、上層絶縁層１２を、上記ワニスを用いてスピンコート法により形成する場合、第１の二次配線形成領域よりも低く形成される第２の二次配線未形成領域に樹脂量が偏る。従って、第１の二次配線形成領域の上層絶縁層１２の厚さを、下層絶縁層１１ｂよりも薄い８μｍとしている。
【０１８８】
本実施の形態において、第２の二次配線未形成領域には、厚さ１０μｍの下層絶縁層１１ｂ及び厚さ１０μｍの二次配線２１が形成されない。また、上述のとおり、上層絶縁層１２は、第２の二次配線未形成領域において厚さ１０μｍであり、第１の二次配線形成領域において厚さ８μｍである。従って、上層絶縁層１２を、側壁部１１ｂｓ´及び第２の二次配線未形成領域の全域に渡り被覆すると、第２の二次配線未形成領域の上部には、上層絶縁層１２の陥没部１２ｈｏ´が形成される。なお、陥没部１２ｈｏ´の深さは、下層絶縁層１１ｂ、上層絶縁層１２、及び二次配線２１の厚さ等に鑑み、適宜設定することが可能である。
【０１８９】
なお、スピンコート法において、第１の二次配線形成領域の上層絶縁層１２と、第２の二次配線未形成領域の上層絶縁層１２とを形成する場合においては、第２の二次配線未形成領域における上層絶縁層１２の厚さが、第１の二次配線形成領域の下層絶縁層１１ｂの厚さ以下となるように、上層絶縁層１２のワニス状態での粘度、スピン回転数等の条件を決定するとよい。
【０１９０】
なお、その他の構成は、図１（ａ）・（ｂ）に示す形態と同一の構成である。
【０１９１】
上記の構成により、第１の二次配線形成領域の絶縁層を厚くし、二次配線２１が形成されない領域の絶縁層を薄くすることにより、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０１９２】
さらに、第２の二次配線未形成領域では、絶縁層が第１の二次配線形成領域に比べて薄く形成される。これにより、半導体チップ３にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０１９３】
また、第１の二次配線形成領域において下層絶縁層１１ｂの厚さが１０μｍであり、第２の二次配線未形成領域において、下層絶縁層１１ｂの厚さが０μｍ、上層絶縁層１２の厚さが１０μｍであるため、有機物からなる絶縁層の総厚は１０μｍとなっている。即ち、第２の二次配線未形成領域における上層絶縁層１２は、第１の二次配線形成領域における下層絶縁層１１ｂの厚さ以下の厚さである。
【０１９４】
そのため、隣り合う二次配線２１間、特に隣り合う配線部２１ｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０１９５】
なお、図２に示す半導体装置１ｂは、第２の二次配線未形成領域では、下層絶縁層１１ｂが形成されない構成である。
【０１９６】
しかしながら、図２に示す半導体装置１ｂがとり得る構成は上記に限らない。
【０１９７】
即ち、図２に示す半導体装置１ｂは、第２の二次配線未形成領域における絶縁層（少なくとも下層絶縁層１１ａ、１１ｂを含む）が、第１の二次配線形成領域における、下層絶縁層１１ａ、１１ｂ及び上層絶縁層１２の総厚未満の厚さで形成される構成であればよい。そして、当該構成を満足するのであれば、第２の二次配線未形成領域における下層絶縁層１１ｂの有無は問わない。なお、これは後述する実施の形態における、第２の二次配線未形成領域についても同様である。
【０１９８】
〔実施の形態３〕
本発明の別の実施の形態に係る半導体装置について、図３（ａ）・（ｂ）を用いて説明する。
【０１９９】
図３（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｃの構成を示す平面図であり、同図（ｂ）は、同図（ａ）の３Ａ−３Ｂ線における断面図である。
【０２００】
図３（ａ）・（ｂ）に示す半導体装置１ｃは、下層絶縁層１１ａ、１１ｂ及び二次配線２１については、図２（ａ）・（ｂ）に示す半導体装置１ｂと同一の材料、かつ同一の厚さで形成され、半導体チップ４の下層絶縁層１１ｂには側壁部１１ｂｓ´が形成される。また、図３（ａ）・（ｂ）に示す半導体装置１ｃは、半導体チップ４の上層絶縁層１２については、図１（ａ）・（ｂ）に示す半導体装置１ａと同一の材料、かつ二次配線２１上において同一の厚さで形成され、上層絶縁層１２には陥没部１２ｈｏが形成される。
【０２０１】
即ち、図３（ａ）・（ｂ）に示す半導体装置１ｃの半導体チップ４は、第２の二次配線未形成領域において、下層絶縁層１１ｂの側壁部１１ｂｓ´と、上層絶縁層１２の陥没部１２ｈｏとの両方が設けられる構成である。
【０２０２】
また、図３（ｂ）に示すとおり、本実施の形態では、第１の二次配線未形成領域において、有機物からなる下層絶縁層１１ｂ及び上層絶縁層１２が完全に除去されている。このため、図３（ａ）・（ｂ）に示す半導体装置１ｃでは、陥没部１２ｈｏ´は形成されない。
【０２０３】
また、本実施の形態では、側壁部１２ｓが、下層絶縁層１１ｂの側壁部１１ｂｓよりも半導体チップ４の外周側、具体的には、下層絶縁層１１ａの側壁部１１ａｓと下層絶縁層１１ｂの側壁部１１ｂｓとの間、もしくは側壁部１１ａｓと略同位置に設けられている。この場合、側壁部１２ｓは、半導体チップの縁３１から５〜１００μｍ程度隔てられた部分に設けられる。
【０２０４】
但し、本実施の形態に限らず、本発明に係る半導体装置において、側壁部１２ｓが側壁部１１ｂｓよりも、半導体チップ４の内周側に設けられているか、或いは、半導体チップ４の外周側に設けられているか、については特に限定されない。
【０２０５】
上記の構成により、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０２０６】
また、隣り合う二次配線２１間、特に隣り合う配線部２１ｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０２０７】
さらに、第２の二次配線未形成領域では、絶縁層が第１の二次配線形成領域に比べて薄く形成される。これにより、半導体チップ４にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０２０８】
〔実施の形態４〕
本発明の別の実施の形態に係る半導体装置について、図４（ａ）・（ｂ）を用いて説明する。
【０２０９】
図４（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｄの構成を示す平面図であり、同図（ｂ）は、同図（ａ）の４Ａ−４Ｂ線における断面図である。
【０２１０】
図４（ａ）・（ｂ）に示す半導体装置１ｄは、図３（ａ）・（ｂ）に示す半導体装置１ｃの構成において、所定の外部接続端子（図４（ａ）における、左から３番目、下から３番目の外部接続端子）部分に、ペリフェラル状に配置されない電極パッド１０が設けられる構成である。
【０２１１】
また、上記ペリフェラル状に配置されない電極パッド１０においても、ペリフェラル状に配置される電極パッド１０と同様の構成を有する。例えば、下層絶縁層１１ａは、電極パッド１０の面であって、電極パッド１０と回路形成面とが接触する面の背面となる面を部分的に露出させる開口部１１ａｈを有し、かつ下層絶縁層１１ａの開口部１１ａｈ上に設けられる開口部１１ｂｈは、下層絶縁層１１ａ上の開口部１１ａｈよりも小さなサイズで設けられる。
【０２１２】
二次配線２１は、ランド部２１ｄをさらに有する。ランド部２１ｄは、開口部１１ｂｈにて電極パッド１０と電気的に接続されており、ランド部２１ｄと電極パッド１０との間には、下層絶縁層１１ａ、１１ｂが設けられる。
【０２１３】
また、上層絶縁層１２は、ランド部２１ｄ上に開口部１２ｈが設けられ、開口部１２ｈによって、半導体チップ５と外部に設けられる回路とを電気的に接続する。
【０２１４】
さらに、図４（ａ）・（ｂ）に示す半導体装置１ｄの半導体チップ５は、第２の二次配線未形成領域において、下層絶縁層１１ｂの側壁部１１ｂｓ´と、上層絶縁層１２の陥没部１２ｈｏとの両方が設けられる構成である。また、図４（ｂ）に示すとおり、本実施の形態では、第１の二次配線未形成領域において、有機物からなる下層絶縁層１１ｂ及び上層絶縁層１２が完全に除去されている。
【０２１５】
なお、ランド部２１ｄ上に設けられる上層絶縁層１２は、ランド部２１ｄを化学的ダメージ及び物理的ダメージから保護し、接続領域に供給される接続材料の外部への流出等を防止する、いわゆる制限層としての機能を有する。
【０２１６】
上記の構成により、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０２１７】
また、隣り合う二次配線２１間、特に隣り合う配線部２１ｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０２１８】
さらに、第２の二次配線未形成領域では、絶縁層が第１の二次配線形成領域に比べて薄く形成される。これにより、半導体チップ５にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０２１９】
なお、本実施の形態においては、陥没部１２ｈｏ及び側壁部１１ｂｓ´のいずれか一方のみが設けられる場合であっても、上記電磁界的干渉及び上記ウエハの彎曲を低減することが可能である。
【０２２０】
また、本実施の形態では、半導体チップ５の上記特定の外部接続端子（ランド部２１ｄが設けられる端子）部分の１箇所にのみ、ペリフェラル状に配置されない電極パッド１０を有する構成であるが、これに限らない。即ち、ペリフェラル状に配置されない電極パッド１０は、２箇所以上の上記外部接続端子に設けられる構成であっても構わない。さらには、半導体チップ５に設けられる全ての外部接続端子に、ペリフェラル状に配置されない電極パッド１０が設けられる構成であっても構わない。
【０２２１】
〔実施の形態５〕
本発明の別の実施の形態に係る半導体装置について、図５（ａ）・（ｂ）を用いて説明する。
【０２２２】
図５（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｅの構成を示す平面図であり、同図（ｂ）は、同図（ａ）の５Ａ−５Ｂ線における断面図である。
【０２２３】
図５（ａ）・（ｂ）に示す半導体装置１ｅは、図３（ａ）・（ｂ）に示す半導体装置１ｃの構成において、下層絶縁層１１ｂの開口部１１ｂｈ及び側壁部１１ｂｓの代わりに、下層絶縁層１１ｂの側壁部１１ｂｓ´´が、電極パッド１０上に形成される構成である。
【０２２４】
下層絶縁層１１ｂの側壁部１１ｂｓ´´は、電極パッド１０上において、下層絶縁層１１ａの開口部１１ａｈよりも、半導体チップ６の内周側に形成される。つまり、下層絶縁層１１ｂは、図５（ａ）において、点線Ｌ１で囲まれる二次配線２１部分にのみ設けられる。このとき、側壁部１１ｂｓ´´は、半導体チップの縁３１から５０〜５００μｍ程度隔てられた部分に設けられる。
【０２２５】
即ち、図５（ａ）・（ｂ）に示す半導体装置１ｅは、図３（ａ）・（ｂ）に示す半導体装置１ｃの構成において、電極パッド１０上に設けられる側壁部１１ｂｓ´´よりも、半導体チップの縁３１に近接している半導体チップ６部分において、下層絶縁層１１ｂが省略される構成である。その他の構成については、図３（ａ）・（ｂ）に示す半導体装置１ｃの下層絶縁層１１ｂと同一の構成である。
【０２２６】
上記の構成により、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０２２７】
また、隣り合う二次配線２１間、特に隣り合う配線部２１ｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０２２８】
また、第２の二次配線未形成領域では、絶縁層が第１の二次配線形成領域に比べて薄く形成される。これにより、半導体チップ６にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０２２９】
さらに、図５（ａ）・（ｂ）に示す半導体装置１ｅは、下層絶縁層１１ｂの領域が、図３（ａ）・（ｂ）に示す半導体装置１ｃに比べて狭い範囲に形成されている。そのため、図５（ａ）・（ｂ）に示す半導体装置１ｅは、電極パッド１０の周辺に電磁界の影響を受けやすい回路が存在しない場合において、図３（ａ）・（ｂ）に示す半導体装置１ｃに比べて、さらにウエハの彎曲を抑制する効果が大きいため好適である。
【０２３０】
〔実施の形態６〕
本発明の別の実施の形態に係る半導体装置について、図６（ａ）・（ｂ）を用いて説明する。
【０２３１】
図６（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｆの構成を示す平面図であり、同図（ｂ）は、同図（ａ）の６Ａ−６Ｂ線における断面図である。
【０２３２】
図６（ａ）・（ｂ）に示す半導体装置１ｆは、図５（ａ）・（ｂ）に示す半導体装置１ｅの構成において、下層絶縁層１１ｂの側壁部１１ｂｓ´は、半導体チップ７における、ランド部２１ｃの外周側に形成され、下層絶縁層１１ｂの側壁部１１ｂｓ´´は、半導体チップ７における、パッド部２１ａの内周側に形成される構成である。
【０２３３】
即ち、図６（ａ）・（ｂ）に示す半導体装置１ｆは、下層絶縁層１１ｂが二次配線２１の配線部２１ｂが形成される領域（図６（ａ）において、点線Ｌ２で囲まれる二次配線２１部分）にのみ形成される構成である。
【０２３４】
これにより、図６（ａ）・（ｂ）に示す半導体装置１ｆは、少なくとも二次配線２１のうち配線部２１ｂが形成される二次配線形成領域（第２の二次配線形成領域）を除く二次配線未形成領域（第３の二次配線未形成領域）については、当該第２の二次配線形成領域よりも下層絶縁層１１ａ、１１ｂ及び上層絶縁層１２が薄く形成される。
【０２３５】
一般的に、二次配線と電子回路部との間の電磁界的干渉は、互いに略平行となる電流経路間で起こりやすい。とりわけ、本発明に係る半導体装置に設けられる二次配線２１においては、配線部２１ｂと電子回路部５１とが、互いに略平行となる電流経路を形成する場合が多い。
【０２３６】
一方、パッド部２１ａ及びランド部２１ｃは、概ね電子回路部５１に対して垂直な方向に電流を供給する。そのため、パッド部２１ａ及びランド部２１ｃについては、電子回路部５１との電磁界的干渉による影響は小さいと考えられる。
【０２３７】
そのため、本実施の形態では、下層絶縁層１１ｂが、上記電磁界的干渉の抑制に最低限必要である配線部２１ｂにのみ設けられる構成となっている。
【０２３８】
上記の構成により、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０２３９】
また、隣り合う二次配線２１間、特に隣り合う配線部２１ｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０２４０】
また、第３の二次配線未形成領域では、絶縁層が第２の二次配線形成領域に比べて薄く形成される。これにより、半導体チップ７にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０２４１】
さらに、図６（ａ）・（ｂ）に示す半導体装置１ｆは、下層絶縁層１１ｂが、図３（ａ）・（ｂ）に示す半導体装置１ｃ及び図５（ａ）・（ｂ）に示す半導体装置１ｅに比べて狭い領域に形成されている。そのため、図６（ａ）・（ｂ）に示す半導体装置１ｆは、図３（ａ）・（ｂ）に示す半導体装置１ｃ及び図５（ａ）・（ｂ）に示す半導体装置１ｅに比べて、さらにウエハの彎曲を抑制する効果が大きいため好適である。
【０２４２】
なお、本実施の形態は、下層絶縁層１１ｂが二次配線２１の配線部２１ｂの下部にのみ形成される構成である。即ち、二次配線２１のパッド部２１ａ及びランド部２１ｃについては、下層絶縁層１１ａ、１１ｂの総厚が、二次配線２１の配線部２１ｂよりも薄く形成されている。
【０２４３】
しかしながら、本実施の形態において、二次配線２１のパッド部２１ａ周辺における上記電磁界的干渉を抑制したい場合は、二次配線２１のうちパッド部２１ａ及び配線部２１ｂが形成される二次配線形成領域を第２の二次配線形成領域としてもよい。即ち、二次配線２１のパッド部２１ａ及び配線部２１ｂが形成される第２の二次配線形成領域を除く、第３の二次配線未形成領域については、当該第２の二次配線形成領域よりも下層絶縁層１１ａ、１１ｂ及び上層絶縁層１２が薄く形成される構成であってもよい。
【０２４４】
さらに、本実施の形態において、二次配線２１のランド部２１ｃ周辺における上記電磁界的干渉を抑制したい場合は、二次配線２１のうち配線部２１ｂ及びランド部２１ｃが形成される二次配線形成領域を第２の二次配線形成領域としてもよい。即ち、二次配線２１の配線部２１ｂ及びランド部２１ｃが形成される第２の二次配線形成領域を除く、第３の二次配線未形成領域については、当該第２の二次配線形成領域よりも下層絶縁層１１ａ、１１ｂ及び上層絶縁層１２が薄く形成される構成であってもよい。
【０２４５】
なお、図２（ａ）・（ｂ）、図５（ａ）・（ｂ）、及び図６（ａ）・（ｂ）に示す形態では、有機物からなる下層絶縁層の側壁部（例えば、下層絶縁層１１ｂの側壁部１１ｂｓ、側壁部１１ｂｓ´、側壁部１１ｂｓ´´）が上層絶縁層１２に完全に被覆される。
【０２４６】
この構成によれば、下層絶縁層の側壁部が上層絶縁層１２に完全に被覆されることにより、外部に露出する絶縁層の界面数を減少させることができるため、水分及び／または化学成分等の半導体装置への侵入を抑制することが可能となる。そして、これにより、界面の剥離及び半導体チップの電子回路部（一次配線を含む）の腐食を抑制することが可能となる。
【０２４７】
〔実施の形態７〕
本発明の別の実施の形態に係る半導体装置について、図７（ａ）・（ｂ）を用いて説明する。
【０２４８】
図７（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｇの構成を示す平面図であり、同図（ｂ）は、同図（ａ）の７Ａ−７Ｂ線における断面図である。
【０２４９】
図７（ａ）・（ｂ）に示す半導体装置１ｇは、図６（ａ）・（ｂ）に示す半導体装置１ｆの構成において、図７（ｂ）に示すとおり、下層絶縁層１１ａと下層絶縁層１１ｂとの間に、有機物であるポリイミド膜で形成される第３の下層絶縁層、即ち、下層絶縁層１１ｃがさらに設けられる構成である。
【０２５０】
下層絶縁層１１ｃは、図７（ｂ）において、半導体チップ８の電極パッド１０及びスクライブライン領域を除く略全域に被覆されており、電極パッド１０及び下層絶縁層１１ａ上には、下層絶縁層１１ａの開口部１１ａｈよりもサイズの大きな開口部１１ｃｈが形成される。
【０２５１】
また、下層絶縁層１１ｃは、下層絶縁層１１ａと同様に、スクライブライン領域に側壁部１１ｃｓを有するのが好ましい。この側壁部１１ｃｓは、半導体チップ８上部において、側壁部１１ａｓよりも内周側であって側壁部１２ｓよりも外周側、或いは、側壁部１１ａｓ或いは側壁部１２ｓと略同位置に形成される。但し、二次配線２１との位置関係を考慮する必要があるため、側壁部１１ｃｓは、半導体チップの縁３１から５〜８０μｍ程度隔てられた部分に設けられる。但し、下層絶縁層１１ｃを第１の二次配線形成領域及び当該領域の近傍領域のみに形成する場合は、側壁部１１ｃｓのかわりに、半導体チップの縁３１からさらに隔てられた部分、例えば、半導体チップの縁３１から５〜５００μｍ程度隔てられた部分に、側壁部（図示しない）が設けられてもよい。但し、この数値は、半導体チップの縁３１との間隔が最短となるような側壁部１１ｃｓの位置を示す数値である。即ち、二次配線２１が存在しない領域では、半導体チップのさらに内周側に（即ち、半導体チップの縁３１から遠い位置に）側壁部１１ｃｓが形成される箇所、もしくは、側壁部１１ｃｓ自体が形成されていない箇所も存在し得る。これは、後述する実施の形態に係る側壁部１１ｃｓにおいても同様である。
【０２５２】
そして、図７（ｂ）に示す半導体装置１ｇは、側壁部１１ｃｓにより、半導体チップ８の回路形成面が伸びている方向に関し、半導体チップの縁３１が下層絶縁層１１ｃの縁である側壁部１１ｃｓよりも突出している構成である。つまり、図７（ｂ）に示す半導体装置１ｇは、側壁部１１ｃｓよりも、半導体チップの縁３１に近接している半導体チップ８部分において、下層絶縁層１１ｃが省略される構成である。
【０２５３】
また、図７（ａ）・（ｂ）に示す半導体装置１ｇは、上述した実施の形態と同様に、下層絶縁層１１ｂが二次配線２１の配線部２１ｂが形成される領域（図７（ａ）において、点線Ｌ３で囲まれる配線部２１ｂ部分）にのみ形成される構成である。
【０２５４】
この構成によれば、上層絶縁層１２の陥没部１２ｈｏでの半導体チップ８への物理的、化学的ダメージからの保護を確実なものとすることができる。また、ウエハの彎曲を低減することが可能である。
【０２５５】
さらに、二次配線２１と電子回路部５１との間の電磁界的干渉が及ぼす影響が大きい場合には、ペリフェラル状に配置される電極パッド１０の外周領域に下層絶縁層１１ｃが設けられることにより、当該電磁界的干渉を抑制することができる。
【０２５６】
なお、有機物からなる絶縁層（下層絶縁層１１ｂ・１１ｃ及び上層絶縁層１２）が少なくとも、半導体チップ８の一次配線を含む電子回路部（図示しない）に被覆される場合は、電子回路部５１を化学的ダメージ及び物理的ダメージから十分に保護することが可能である。そのため、半導体チップ８は、下層絶縁層１１ａである窒化膜或いは酸化膜が省略される構成であっても構わない。
【０２５７】
また、下層絶縁層１１ｃの開口部１１ｃｈは、下層絶縁層１１ｂの側壁部１１ｂｓ´´と略同位置に形成されてもよい。
【０２５８】
このとおり、有機物からなる下層絶縁層を２層以上設け、下層絶縁層の総数を増加させてもよい。
【０２５９】
上記の構成によれば、半導体装置１ｇは二次配線形成領域において、図６（ａ）、（ｂ）に示す半導体装置１ｆの構成に比べて、有機物からなる絶縁層が厚く形成される。そのため、図６（ａ）、（ｂ）に示す半導体装置１ｆに比べて、半導体チップと電子回路部との間の電磁界的干渉を抑制する効果が向上する。
【０２６０】
以上のとおり、本発明に係る半導体装置は、二次配線２１の配線部２１ｂの外周側の領域に下層絶縁層１１ｂの側壁部１１ｂｓ´´を形成することで、配線部２１ｂの絶縁層を厚く形成し、配線部２１ｂ以外の領域の絶縁層を薄く形成する構成である。これにより、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０２６１】
また、隣り合う二次配線２１間、特に隣り合う配線部２１ｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０２６２】
また、第３の二次配線未形成領域では、絶縁層が第２の二次配線形成領域に比べて薄く形成される。これにより、半導体チップ８にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０２６３】
〔実施の形態８〕
本発明の別の実施の形態に係る半導体装置について、図８（ａ）・（ｂ）を用いて説明する。
【０２６４】
図８（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｈの構成を示す平面図であり、同図（ｂ）は、同図（ａ）の８Ａ−８Ｂ線における断面図である。
【０２６５】
図８（ａ）・（ｂ）に示す半導体装置１ｈは、図７（ａ）・（ｂ）に示す半導体装置１ｇの構成において、図８（ｂ）に示すとおり、半導体チップ９には、下層絶縁層１１ｂの上部に下層絶縁層１１ｃが設けられる構成である。下層絶縁層１１ｃは、図８（ｂ）において、半導体チップ８は電極パッド１０及びスクライブライン領域を除く略全域に被覆されており、電極パッド１０には、下層絶縁層１１ａの開口部１１ａｈよりもサイズの小さな開口部１１ｃｈが形成される。
【０２６６】
また、図８（ａ）・（ｂ）に示す半導体装置１ｈは、上述した実施の形態と同様に、下層絶縁層１１ｂが二次配線２１の配線部２１ｂが形成される領域（図８（ａ）において、点線Ｌ４で囲まれる配線部２１ｂ部分）にのみ形成される構成である。
【０２６７】
上記の構成によれば、下層絶縁層１１ｂの段差部分（下層絶縁層１１ｂが下地と接触する箇所及び下層絶縁層１１ｂの上面と側面との境界部分の角張り）を除去することができる。この理由は、下層絶縁層１１ｂは、材料の種類及び加工方法の関係上、側壁部に角ばった部分を有する場合が多いが、下層絶縁層１１ｃは、角ばった部分を有する下層絶縁層１１ｂの上部にワニス状態の材料でスピンコートされて、下層絶縁層１１ｂの上部に膜形成して被覆することにより、上記段差部に該当する角ばりを滑らかにすることが可能であるためである。これにより、図７（ａ）・（ｂ）に示す半導体装置１ｇにより得られる作用効果に加え、二次配線２１の被覆状態を良好にする。即ち、二次配線２１と下層絶縁層（下層絶縁層１１ａ〜１１ｃ）との密着面積をより大きくする。そしてこれにより、二次配線２１のオープン不良及び剥離が発生する危険性を低減することができるため、半導体装置の信頼性が向上するという効果を奏する。
【０２６８】
なお、上述した実施の形態は、二次配線２１、或いは二次配線２１のうちの少なくとも配線部２１ｂについて、半導体チップ（半導体チップ２〜９）の電子回路部５１との電磁界的干渉を低減するための下層絶縁層（下層絶縁層１１ａ〜１１ｃ）が設けられる構成である。
【０２６９】
しかしながら、本発明に係る半導体装置において、下層絶縁層が設けられる箇所は上記に限らず、例えば下層絶縁層は、電子回路部５１或いはその一部を横切る二次配線２１（例えば、半導体チップにおいて、電子回路部５１の真上に位置する二次配線２１）にのみ設けられる構成であってもよい。なおここで、「電子回路部５１或いはその一部を横切る二次配線２１」とは、電子回路部５１全体、或いは電子回路部５１の中でも上記電磁界的干渉による影響が多大となる領域を横断する二次配線２１を意味する。このような二次配線２１部分としては例えば、図１（ａ）に示す半導体装置１ａにおいて、電子回路部５１の真上に位置する二次配線２１部分（図１の一番左から１〜２番目、上から１〜３番目の外部接続端子周辺の二次配線２１）が挙げられる。
【０２７０】
さらに下層絶縁層は、電子回路部５１と重なり合う二次配線２１についてのみ、或いは電子回路部５１と重なり合う二次配線２１の一部のみについて、当該領域以外の領域に比べて厚く形成される構成であってもよい。
【０２７１】
なお、「電子回路部５１と重なり合う二次配線２１」とは、上記電子回路部５１を横断する特定の二次配線２１に着目した場合において、電子回路部５１と二次配線２１とが重なり合う部分を意味する。このような二次配線２１部分としては例えば、図１（ａ）に示す半導体装置１ａにおいて、上記電子回路部５１の真上に位置する二次配線２１部分であって、電子回路部５１を示す点線内に位置する全ての二次配線２１が挙げられる。
【０２７２】
また、「電子回路部５１と重なり合う二次配線２１の一部」とは、電子回路部５１を横断する特定の二次配線２１に着目した場合において、電子回路部５１の中でも上記電磁界的干渉が及ぼす影響が大きい箇所と、二次配線２１とが重なり合う部分を意味する。このような二次配線２１部分としては例えば、図１（ａ）に示す半導体装置１ａにおいて、上記電子回路部５１の真上に位置する二次配線２１部分であって、電子回路部５１を示す点線内に位置する二次配線２１のうち、電磁界的干渉の影響の特に大きな二次配線２１が挙げられる。
【０２７３】
即ち、「電子回路部５１と重なり合う二次配線２１」においては、その二次配線全体の下層絶縁層を厚く形成してもよいし、電子回路部５１と重なる領域或いはその一部のみの下層絶縁層を厚く形成してもよい。
【０２７４】
上記の構成により、さらに下層絶縁層が設けられる領域を狭小化することが可能となるため、ウエハの彎曲をさらに抑制することができる。
【０２７５】
なおここで、電子回路部５１として設けられる回路は主にアナログ回路である。また、アナログ回路としては例えば、定電圧回路、電源回路が挙げられ、電源回路に設けられる回路の中でも特に、トランスコンダクタンスアンプ（ｇｍアンプ）、オペアンプ、コンパレータ、ＲＦ（radio frequency）信号受信装置、ＲＦシンセサイザ或いはＡ／Ｄ変換器、Ｄ／Ａ変換器等の、アナログ信号を取り扱う種々の回路が挙げられる。これらの回路は、上記電磁界的干渉或いは雑音等の外的要因に影響されやすい（特にデジタル信号の伝導に起因する、当該外的要因による影響を受けやすい）という特徴があるため、上記の構成を有することが好適である。但し、本発明に係る半導体装置が上記の構成を有することが好適であることは、電子回路部５１として設けられる回路がデジタル回路である場合においても同様である。
【０２７６】
本発明においては、アナログ信号の処理回路に接続され、アナログ信号を伝達する一次配線をさらに含めた電子回路部５１に対して、下層絶縁層の厚さを決定することにより、上記電磁界的干渉を抑制する効果が増大する。
【０２７７】
即ち、アナログ信号を伝達する一次配線についても、上記アナログ回路と同様に外的要因に影響されやすいため、二次配線２１、特にデジタル信号を導く二次配線２１の下層絶縁層を厚く形成すればよい。
【０２７８】
また、アナログ回路は、本発明に係る半導体チップが取り扱う電気信号の強弱及び周波数等により、上記電磁界的干渉が及ぼす影響の度合が異なるため、当該電磁界的干渉が及ぼす影響の度合に応じて、二次配線２１の下層に存在する下層絶縁層の厚さを変化させることにより、上記電磁界的干渉が及ぼす影響及びウエハの彎曲の影響を最小限に抑制することができる。
【０２７９】
例えば上記電磁界的干渉が及ぼす影響の度合の小さい（或いはアナログ回路が存在しない）領域に設けられる二次配線２１に対しては、下層絶縁層を下層絶縁層１１ａのみが設けられ、当該電磁界的干渉が及ぼす影響の度合の大きい領域に設けられる二次配線２１に対しては、下層絶縁層１１ａ、１１ｂが設けられる構成とする、という具合に、二次配線２１毎に下層絶縁層の厚さ或いは層数を適宜変更するとよい。
【０２８０】
また、特定の二次配線２１の１本の中でも、上記電磁界的干渉が及ぼす影響の度合に応じて、下層絶縁層の厚さを適宜変更してもよい。例えば配線部２１ｂの一部のみ、配線部２１ｂの全域及びランド部２１ｃのみ、或いは配線部２１ｂの全域とパッド部２１ａの一部のみ、下層絶縁層を厚くする構成とすることにより、上記電磁界的干渉の低減及びウエハの彎曲の抑制が可能となる。
【０２８１】
さらに、隣り合う二次配線２１或いは二次配線２１の一部（配線部２１ｂ等）の下層絶縁層の厚さを互いに変化させ、隣り合う二次配線２１或いは二次配線２１の一部が同一平面上に設けられない構成とすることにより、上記寄生容量を低下させることが可能となる。
【０２８２】
こうして、本発明に係る半導体装置は、上記電磁界的干渉の低減及びウエハの彎曲の抑制が可能となる。
【０２８３】
なお、本実施の形態及び上述した実施の形態においては、上記各二次配線未形成領域における、少なくとも下層絶縁層１１ａ〜１１ｃ（下層絶縁層１１ａ〜１１ｃの総厚、或いは下層絶縁層１１ａ〜１１ｃ及び上層絶縁層１２の総厚）の総厚が、上記各二次配線形成領域における下層絶縁層１１ａ〜１１ｃ及び上層絶縁層１２の総厚未満の厚さで形成される、という条件さえ満足すればよい。従って、上記条件さえ満足するのであれば、上記各二次配線形成領域及び上記各二次配線未形成領域における下層絶縁層１１ａ〜１１ｃ及び上層絶縁層１２の有無、及び下層絶縁層１１ａ〜１１ｃ及び上層絶縁層１２の厚さは問わない。
【０２８４】
〔実施の形態９〕
本発明の実施の形態に係る半導体装置の製造方法について、図９（ａ）〜（ｆ）を用いて説明する。
【０２８５】
図９（ａ）〜（ｆ）は、本発明に係る半導体装置の製造方法を示す図面であり、一例として、図７（ａ）・（ｂ）に示す半導体装置１ｇの製造工程を、同図（ｂ）と同一の面から見た図である。なお、図１〜６（ａ）・（ｂ）及び図８（ａ）・（ｂ）に示す半導体装置１ａ〜１ｆ、及び半導体装置１ｈの製造工程については、詳細な説明を省略し、上記半導体装置１ｇの製造工程とは異なる工程についてのみ説明する。また、以後、図１（ａ）・（ｂ）、図２（ａ）・（ｂ）、…、図８（ａ）・（ｂ）についてはそれぞれ、単に「図１」、「図２」、…、「図８」と称する。
【０２８６】
まず、図９（ａ）に示す半導体装置１ｇの製造工程について説明する。
【０２８７】
半導体装置１ｇの半導体チップ８は、アナログ信号を取り扱う電子回路（図示しない）が形成されており、一次配線（図示しない）によって、各電子回路間及び半導体チップ８の外部との電気的接続を行う電極パッド１０が形成されている。
【０２８８】
電極パッド１０は、ウエハ上において縦、横に規則的に配置された半導体チップ８の表面に、ペリフェラル状に配置されている。なお、図４に示す半導体チップ５については、所定の外部接続端子部分にも電極パッド１０が配置されている。
【０２８９】
半導体チップ８の表面には、上記電子回路及び一次配線等を保護する下層絶縁層１１ａを形成し、下層絶縁層１１ａには、電極パッド１０を部分的に露出させる開口部１１ａｈと、スクライブライン領域周辺に形成される側壁部１１ａｓとを形成する。
【０２９０】
なお、上述のとおり、下層絶縁層１１ａは例えば、無機物である酸化膜により形成するのが望ましいがこれに限らず、窒化膜により形成しても構わないし、省略しても構わない。
【０２９１】
また、下層絶縁層１１ａは、後のダイシング工程において半導体装置１ｇに分割する際にチッピングを防ぐため、ダイシングライン領域にさらに開口部を形成するのが望ましい。なお、この場合は、電極パッド１０に開口部１１ａｈを形成する工程と、ダイシングライン領域に開口部を形成する工程とを同時に行うとよい。
【０２９２】
さらに、図７、及び図８に示す半導体装置１ｇ、１ｈについては、下層絶縁層１１ａの上部に下層絶縁層１１ｃを形成するが、下層絶縁層１１ｃを形成する段階は、半導体装置１ｇでは図９（ｂ）に示す工程の前の段階、半導体装置１ｈでは図９（ｃ）に示す工程の後の段階となる。
【０２９３】
下層絶縁層１１ｃには、電極パッド１０及び下層絶縁層１１ａ上部に、下層絶縁層１１ａの開口部１１ａｈよりもサイズの大きな開口部１１ｃｈを形成する。なおこれは、大きな電流を処理する場合における電流経路を充分に確保することを目的としている。
【０２９４】
なお、図８に示す半導体装置１ｇについては、下層絶縁層１１ｃには、電極パッド１０上部に、下層絶縁層１１ａの開口部１１ａｈよりもサイズの小さな開口部１１ｃｈを形成する。これは、図８に示す実施の形態において下層絶縁層１１ｂの段差部の角張りを滑らかにする目的と同様に、下層絶縁層１１ｃを、下層絶縁層１１ａの段差部である開口部１１ａｈに被覆することにより、二次配線２１の被覆状態を向上させること、即ち、二次配線２１と下層絶縁層（下層絶縁層１１ａ〜１１ｃ）との密着面積をより大きくすることを目的としている。但し、無機物からなる下層絶縁層１１ａの段差部（開口部１１ａｈにおける側壁部分）の段差は、有機物からなる下層絶縁層１１ｂの段差部（側壁部１１ｂｓ´或いは側壁部１１ｂｓ´´における側壁部分）の段差に比べて非常に低い場合が多い。そして、例えば下層絶縁層１１ａの段差部の段差の高さが１μｍ以下であれば、開口部１１ｃｈは、開口部１１ａｈよりも大きなサイズで形成する方が、大きな電流を処理する場合において好適である。
【０２９５】
また、下層絶縁層１１ｃには、スクライブライン領域に側壁部１１ｃｓ（但し、半導体チップ８上部において、側壁部１１ｃｓは、側壁部１１ａｓよりも内周側或いは側壁部１１ａｓと略同位置に形成される）を形成する。これは、ダイシング領域を十分に確保するという目的からである。
【０２９６】
なお、電極パッド１０上に下層絶縁層１１ｂを形成する図１に示す半導体装置１ａについては、電極パッド１０及び下層絶縁層１１ａ上に、下層絶縁層１１ａの開口部１１ａｈよりもサイズの大きな開口部１１ｂｈを形成する。これは、大きな電流を処理する場合における電流経路を充分に確保することを目的としている。
【０２９７】
また、下層絶縁層１１ｂには、スクライブライン領域に側壁部１１ｂｓ（但し、半導体チップ２上部において、側壁部１１ｂｓは、側壁部１１ａｓよりも内周側或いは側壁部１１ａｓと略同位置に形成される）を形成する。なおこれは、ダイシング領域を十分に確保するという目的からである。
【０２９８】
但し、半導体チップに設ける電子回路の保護という観点から、下層絶縁層１１ｃは図７（ｂ）、図８（ｂ）に示すとおり、半導体チップ８（半導体チップ９）の電極パッド１０を除く略全域に形成するのが望ましい。
【０２９９】
また、ウエハの彎曲の低減を第一に考慮する場合、半導体チップ８におけるペリフェラル状に配置される電極パッド１０の外周側の領域等については、下層絶縁層１１ｃが設けられなくても、電磁界的干渉が及ぼす影響が小さい場合もある。なお、この場合も下層絶縁層１１ａを形成する場合には、電子回路を化学的ダメージ及び物理的ダメージから十分に保護することが可能である。
【０３００】
さらに、図７、及び図８に示す半導体装置１ｇ、１ｈは、半導体チップに設ける電子回路を物理的ダメージ及び化学的ダメージから保護するための下層絶縁層１１ａが存在するため、下層絶縁層１１ｃは、半導体チップ８（半導体チップ９）において電子回路が形成される領域のみに被覆される構成としてもよく、さらには二次配線形成領域のみに被覆される構成としてもよい。なお、ウエハの彎曲を抑制するためには、当該構成を有するのが望ましい。
【０３０１】
次に、図９（ｂ）に示す半導体装置１ｇの製造工程について説明する。
【０３０２】
後に半導体チップ８に形成する二次配線２１（図９（ｄ）参照）及び二次配線２１の外周には、二次配線２１よりも僅かに大きなサイズとなる（即ち、横幅が二次配線２１の太さより僅かに太い）下層絶縁層１１ｂを形成すると共に、側壁部１１ｂｓ´、１１ｂｓ´´を形成する。なお、下層絶縁層１１ｂを二次配線２１よりも僅かに大きなサイズとする理由は、下記のとおりである。
【０３０３】
即ち、第１の理由は、半導体チップ８の電子回路と二次配線２１とを確実に隔離するためである。また、第２の理由は、下層絶縁層１１ｂと二次配線２１とを同一のサイズにする場合、下層絶縁層１１ｂ及び二次配線２１の位置精度や、フォト工程等を用いる場合には、側壁部１１ｂｓ´、側壁部１１ｂｓ´´のサイズの精度を厳密に考慮する必要が生じるためである。
【０３０４】
なお、下層絶縁層１１ｂを、感光性を有する材料で形成する場合は、二次配線形成領域の外周の領域を小さくすることができる。
【０３０５】
また、下層絶縁層１１ｂは、ポジ型である材料（露光部が除去される材料）を使用する方が望ましい。なぜなら、上記精度をさらに向上するため、さらに第２の二次配線形成領域の外周の領域を小さくすることができ、結果的に、ウエハの彎曲を大幅に抑制することができるためである。
【０３０６】
但し、高周波の信号を取り扱う半導体チップにおいては、下層絶縁層１１ｂを非常に厚く形成する必要がある。従って、この場合は、ネガ型の感光性樹脂を用いるか、或いは非感光性樹脂を用い、印刷方式或いはシートの搭載にて下層絶縁層１１ｂを形成することも可能である。
【０３０７】
さらに、図６〜８に示す半導体装置１ｆ〜１ｈでは、ウエハの彎曲を抑制するため、下層絶縁層１１ｂを形成する領域を、二次配線２１のパッド部２１ａとランド部２１ｃを除く配線部２１ｂが形成される領域のみとしている。これは、半導体チップ７（半導体チップ８、半導体チップ９）の電子回路と信号の経路とが略平行となる配線部２１ｂに、上記電磁界的干渉による影響がより大きく発生することに起因する。
【０３０８】
さらに、ウエハの彎曲の抑制及び上記電磁界的干渉の低減を行うためには、後に形成する二次配線２１を形成する箇所に応じて、下層絶縁層１１ｂを予め形成しておくのが望ましい。なお、二次配線２１と下層絶縁層１１ｂを設ける領域との関係は、上述した実施の形態に記載しているため、詳細な説明については省略する。
【０３０９】
次に、図９（ｃ）に示す半導体装置１ｇの製造工程について説明する。
【０３１０】
電気メッキにより二次配線２１を形成するための準備として、例えば、Ｔｉ、Ｔｉ−Ｗ、クロム（Ｃｒ）といった、電極パッド１０とのバリア効果を有する薄膜をウエハ全面に形成し、さらに二次配線２１と同一の材料からなる薄膜を形成する。
【０３１１】
例えば、二次配線２１としてＣｕを用いる場合、或いは二次配線２１が複数層の材料からなる場合であって、当該複数層の最下層の材料がＣｕである場合は、二次配線２１の下地として、Ｃｕの薄膜をウエハ全面に形成するとよい。このＣｕの薄膜は、電気メッキを行う際に用いる通電層及び二次配線２１とバリア層との密着層として機能する。
【０３１２】
次に、電極パッド１０とのバリア効果及び密着効果を有する上記薄膜の上に、フォトレジスト４１をウエハ全面に設け、第１の二次配線形成領域に側壁部４１ｓを形成する。
【０３１３】
次に、図９（ｄ）に示す半導体装置１ｇの製造工程について説明する。
【０３１４】
Ｃｕからなり、パッド部２１ａ、配線部２１ｂ、及びランド部２１ｃを備える二次配線２１を電気メッキにより１から２０μｍ程度の厚さで形成する。
【０３１５】
なお、複数層に対して電気メッキを行う場合は、フォトレジスト４１の側壁部４１ｓで囲まれた領域に連続して他の材料を電気メッキにて形成すればよい。この場合も後の工程で上層絶縁層を形成する際の被覆状態を良好にするためには、厚さを２０μｍ以下としておくのが望ましい。なお、本実施の形態では、Ｃｕ単層の二次配線２１を１０μｍの厚さで形成する。
【０３１６】
次に、図９（ｅ）に示す半導体装置１ｇの製造工程について説明する。
【０３１７】
上記工程にて形成したフォトレジスト４１を、剥離液、アッシング等により除去し、不要なＣｕ薄膜及びＴｉ、Ｔｉ−Ｗ、Ｃｒ薄膜をエッチング等により除去する。
【０３１８】
最後に、図９（ｆ）に示す半導体装置１ｇの製造工程について説明する。
【０３１９】
二次配線２１の表面及び側面に被覆する上層絶縁層１２を設けると共に、上層絶縁層１２におけるランド部２１ｃ上に開口部１２ｈを形成する。なお、本実施の形態では、二次配線２１の保護を確実に行い、かつウエハの彎曲を抑制するため、自身が感光性を有し、かつポジ型の有機物であるＰＢＯを使用する。
【０３２０】
上層絶縁層１２の厚さは、二次配線２１を確実に保護できる程度の厚さとなる。即ち、例えば上層絶縁層１２は、二次配線２１上で二次配線２１の厚さの半分〜二次配線２１の１．５倍程度の厚さで形成するのが望ましい。なお、これは上層絶縁層１２が硬化した後の厚さであるため、硬化収縮前（即ち、スピンコート後）或いは乾燥後における上層絶縁層１２の厚さは、二次配線と同程度の厚さ〜二次配線２１の厚さの３倍程度となる。上層絶縁層１２がこれ以上厚くすることは、二次配線２１の保護効果を向上させる反面、ウエハの彎曲度合を上昇させることから、あまり好ましいとは言えない。
【０３２１】
また、スピンコート法により上層絶縁層１２を形成する場合において上層絶縁層１２の厚さを極端に薄くすると、ワニスの粘度、或いはスピン速度如何では、上層絶縁層１２を二次配線２１に十分に被覆することが困難となる。
【０３２２】
従って、本実施の形態では、ワニス状態のＰＢＯを用いて、スピンコート法により、二次配線２１上で８μｍ程度となる上層絶縁層１２を形成する。なおこの場合、ワニス状態のＰＢＯの粘度及びスピン回転数を適切に調節する必要がある。
【０３２３】
また、上層絶縁層１２の形成領域は、少なくとも二次配線２１の表面及び側面を被覆すればよいが、下層絶縁層との密着性を考慮すると、５μｍ〜２００μｍの領域を確保するのが望ましい。
【０３２４】
また、隣り合う二次配線２１（配線部２１ｂ）同士が互いに影響する度合が大きな組み合わせでは、二次配線２１（特に配線部２１ｂ）間に絶縁層の空隙領域を設ける必要がある。本実施の形態においては、上層絶縁層１２に、陥没部１２ｈｏを形成する。
【０３２５】
上層絶縁層１２においても、スクライブライン領域には、ウエハの彎曲及びダイシング時におけるチッピング不良の危険性を低減するために、側壁部１２ｓを設けるのが望ましい。図２に示す半導体装置１ｂにおいては、ランド部２１ｃ部のみに開口部１２ｈを形成すればよい。また、半導体装置１ｂにおいても、半導体チップ３のスクライブライン領域に側壁部１２ｓをさらに形成することにより、ウエハの彎曲及びチッピングの低減が可能となるので好適である。
【０３２６】
なお、以上の工程の後、必要であれば液相で接続する材料、例えばハンダ等を用いてバンプを形成することにより、基板実装が容易となる。このとき上層絶縁層１２により二次配線２１のランド部２１ｃに開口部１２ｈを形成しているため、上記液相で接続する材料が配線部２１ｂ等に流出する危険性は大幅に低減される。
【０３２７】
また、ランド部２１ｃにバンプを形成しない場合においても、実装基板への搭載時に用いる接続材料として、液相で接続するような材料、例えばハンダ材料を用いて接続する際にも、配線部２１ｂへの流れ出しを防ぐことができる。
【０３２８】
こうして完成したウエハ状態の半導体装置１ｇは、スクライブラインで切断され、個別の半導体装置１ｇとなる。
【０３２９】
なお、図９（ａ）〜（ｆ）では、１体の半導体装置について着目しているが、上述のとおり、複数の半導体装置をウエハ状態で製造し、最終段階で当該ウエハを分割することで、１体の半導体装置を完成させると効率が良い。また、本発明に係る半導体装置は、製造段階では、外部接続端子が上向きとなる（即ち、図９（ａ）〜（ｆ）等で図示の状態）が、半導体装置の完成品は、外部接続端子が下向きとなる。
【０３３０】
以上の方法により完成した半導体装置は、上記電磁界的干渉及び配線遅延を抑制することが可能である。
【０３３１】
また、上記半導体装置を個片化する前の段階において、例えば、回路形成面の直径が８インチのケイ素からなるウエハにて作製した場合、当該ウエハの彎曲は、厚さ３００μｍ〜１５０μｍの場合であっても数ｍｍ以下に抑制することが可能となる。
【０３３２】
さらに、ダイシング工程等における、上記電気信号の搬送エラーやウエハの破損等といった不具合を低減することが可能となる。
【０３３３】
なお、他のサイズのウエハ、或いはケイ素以外のウエハを用いる場合においても同様に、彎曲の低減度合には差異が発生するが、彎曲の低減効果としては同様に効果を有する。また、上記回路形成面の直径が８インチのケイ素からなるウエハであっても、半導体製造プロセスの違いに応じて、彎曲の低減度合には差異が発生するが、彎曲の低減効果としては同様に効果を有する。そして、個片化された半導体装置では、電気特性が変化についても最小限に抑制することが可能である。
〔実施の形態１０〕
本発明の別の実施の形態に係る半導体装置について、図１１〜１５を用いて説明する。
【０３３４】
図１１（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｉの構成を示す平面図である。また、図１１（ｂ）は、図１１（ａ）の１１Ａ−１１Ｂ線における断面図である。
【０３３５】
図１（ａ）・（ｂ）に示す半導体装置１ａは、第１の二次配線形成領域及び当該領域の近傍領域を除く第１の二次配線未形成領域において、上層絶縁層１２の陥没部１２ｈｏが形成されている構成であった。つまり、図１（ａ）・（ｂ）に示す半導体装置１ａでは、二次配線２１が形成されている領域における半導体チップ２の回路形成面（図示しない）を基準とする高さが当該二次配線２１よりも高い上層絶縁層１２には、当該第１の二次配線未形成領域に陥没部１２ｈｏが形成されている。同様に、このとき下層絶縁層１１ａ、１１ｂは、二次配線２１が形成されている領域における半導体チップ２の上記回路形成面を基準とする高さが当該二次配線２１よりも低いものであると換言できる。以下では、特定の二次配線が形成されている領域における半導体チップの回路形成面を基準とする高さが、当該特定の二次配線よりも高い位置に存在する上層絶縁層、中層絶縁層（詳細については後述する）を「上方絶縁層」と総称する。また、以下では、特定の二次配線が形成されている領域における半導体チップの回路形成面を基準とする高さが、当該特定の二次配線よりも低い位置に存在する中層絶縁層、及び下層絶縁層を「下方絶縁層」と総称する。
【０３３６】
ここで、図１１（ａ）・（ｂ）に示す半導体装置１ｉには、二次配線２１として、二次配線２１Ｘ、２１Ｙという、複数層の二次配線が形成されている。つまり、図１１（ａ）・（ｂ）に示す半導体装置１ｉには、半導体チップ２の回路形成面を基準とする高さが互いに異なる、即ち、下方絶縁層の厚さが互いに異なる、二次配線２１Ｘと二次配線（最上位層の二次配線）２１Ｙとが形成されている。
【０３３７】
なお、図１１（ａ）・（ｂ）に示す半導体装置１ｉ等の、二次配線を複数層形成する構成は、二次配線を１層だけ形成する構成と比較して、以下の利点がある。
【０３３８】
即ち、外部接続端子としての二次配線のランド部により形成されているマトリックスの数が、５６（７×７）個、６４（８×８）個といった具合に増加すると、電極パッドから半導体装置の中心付近への二次配線の引き回しは、困難となる。また、当該引き回しは、当該マトリックスがフルマトリックスの方が困難であることは、言うまでもない。外部接続端子の間隔が広い場合、または、二次配線のピッチが狭く形成できる場合（なお、二次配線の形成方法等により、二次配線のピッチを狭く形成できる度合は異なる）は、当該マトリックスの増加は、それほど大きな問題でないが、いずれの場合においても、当該引き回しを容易なものとすることができる度合には限界がある。そのため、図１１（ａ）・（ｂ）に示す半導体装置１ｉ等のように、複数層の二次配線を用いる方が、当該引き回しに関する制約は小さくなる。
【０３３９】
本実施の形態では、こうした下方絶縁層の厚さが互いに異なる複数層の二次配線を有する半導体装置において、電磁界的干渉を抑制し、かつウエハの彎曲を抑えることができる構成について説明する。
【０３４０】
図１１（ａ）・（ｂ）に示す半導体装置１ｉにおいて、二次配線２１Ｘは、下方絶縁層として下層絶縁層１１ａ、１１ｂを有し、上方絶縁層として中層絶縁層１３を有する。なお、図１１（ａ）・（ｂ）には図示していないが、二次配線２１Ｘの上方絶縁層としては、上層絶縁層１２をさらに有していてもよい。
【０３４１】
二次配線２１Ｙは、下方絶縁層として下層絶縁層１１ａ、１１ｂ及び中層絶縁層１３を有し、上方絶縁層として上層絶縁層１２を有する。
【０３４２】
中層絶縁層１３は、スクライブライン領域に側壁部１３ｓを有する。この側壁部１３ｓは、半導体チップ２上部において、側壁部１１ｂｓよりも内周側であって側壁部１２ｓよりも外周側、或いは、側壁部１１ｂｓ及び／または側壁部１２ｓと略同位置に形成されている。但し、二次配線２１Ｘ、２１Ｙとの位置関係を考慮する必要があるため、側壁部１３ｓは、半導体チップの縁３１から５〜１００μｍ程度隔てられた部分に設けられる。但し、中層絶縁層１３は、最低限、中層絶縁層１３自身の上部及び下部に設けられている複数層の二次配線であって、互いに絶縁すべき二次配線間が絶縁可能な構成であればよい。従って、例えば、中層絶縁層１３を二次配線２１Ｘの形成領域とその近傍のみであり、かつ、二次配線２１Ｙの形成領域のみに形成する場合、側壁部１３ｓは、半導体チップの縁３１から１００μｍを超える程度、例えば、半導体チップの縁３１から５〜５００μｍ程度隔てられた部分に設けられる構成であってもよい。但し、この数値は、半導体チップの縁３１との間隔が最短となるような側壁部１３ｓの位置を示す数値である。即ち、二次配線２１Ｘ、２１Ｙが存在しない領域では、半導体チップ２のさらに内側に（即ち、半導体チップの縁３１から遠い位置に）側壁部１３ｓが形成される箇所、もしくは、位置によっては側壁部１３ｓ自体が存在しない箇所も存在し得る。また、中層絶縁層１３は、二次配線２１Ｙのパッド部２１Ｙａ上に、下層絶縁層１１ｂの開口部１１ｂｈよりもサイズの大きな開口部１３ｈが形成されている。
【０３４３】
上層絶縁層１２は、二次配線２１Ｙが形成されている二次配線形成領域６１Ａ、及び当該領域の近傍領域を除く領域である二次配線未形成領域６１Ｂに、陥没部１２ｈｏを有する。また、図１１（ｂ）に示すとおり、上層絶縁層１２は、二次配線２１Ｙのパッド部２１Ｙａ上に開口部１２ｈ´が形成されてもよい。
【０３４４】
二次配線２１Ｘは、ランド部２１Ｘｃを除く略全域が中層絶縁層１３に被覆されており、二次配線２１Ｙとの交差部分においてはさらに、上層絶縁層１２に被覆されている。
【０３４５】
図１１（ａ）・（ｂ）に示す半導体装置１ｉでは、二次配線未形成領域６１Ｂに、上層絶縁層１２の陥没部１２ｈｏが形成されている。これにより、二次配線未形成領域６１Ｂにおける少なくとも下層絶縁層を含む絶縁層の総厚は、下層絶縁層１１ａ、１１ｂ及び中層絶縁層１３の総厚となる。一方、二次配線形成領域６１Ａにおける下方絶縁層と上方絶縁層との総厚は、下層絶縁層１１ａ、１１ｂ、中層絶縁層１３、及び上層絶縁層１２の総厚となる。そして、二次配線未形成領域６１Ｂにおける少なくとも下層絶縁層を含む絶縁層の総厚は、二次配線形成領域６１Ａにおける下方絶縁層と上方絶縁層との総厚未満の厚さとなる。また、陥没部１２ｈｏは、特定の二次配線２１Ｙと、それと隣り合う二次配線２１Ｙ間に形成されている。従って、隣り合う二次配線２１Ｙ間に存在する領域の誘電率を低下させることにより、寄生容量の増大を抑制できるため、配線遅延を抑制することができる。
【０３４６】
一方、二次配線２１Ｘは、二次配線２１Ｘが形成される二次配線形成領域６１Ｃと当該領域の近傍領域とを除く二次配線未形成領域６１Ｄにおいて、以下の関係を有する。即ち、二次配線形成領域６１Ｃ及び二次配線未形成領域６１Ｄにおける絶縁層は、二次配線未形成領域６１Ｂにおける絶縁層と概ね同一の総厚を有する。これは、隣り合う複数の二次配線２１Ｘが近接していない場合、もしくは相互に及ぼす影響が小さい組み合わせである場合は、当該二次配線２１Ｘ間における空隙（即ち、陥没部）を省略しても、発生する不具合は少ないためである。なお、「相互に及ぼす影響が小さい組み合わせ」とは例えば、微小電流を処理する端子が含まれない、もしくは高周波信号を処理しない、隣り合う複数の二次配線２１Ｘの組み合わせが挙げられる。
【０３４７】
下層絶縁層１１ｂは、５μｍのポリイミドで形成されている。本実施の形態において、下層絶縁層１１ｂは、スクライブライン領域に側壁部１１ｂｓを有し、電極パッド１０上に開口部１１ｂｈを有する構成でさえあればよいため、パターン精度を高精度とする必要はない。従って、下層絶縁層１１ｂを形成する材料としては、非感光性の材料が用いられてもよい。但し、下層絶縁層１１ｂを形成する材料としては、当然ながら感光性の材料が用いられてもよく、ＰＢＯ等の他の樹脂であってもよい。
【０３４８】
その他の構成は、図１（ａ）・（ｂ）に示す半導体装置１ａと同様である。
【０３４９】
上記の構成によれば、下方絶縁層の厚さが互いに異なる複数層の二次配線を有する半導体装置においても、上述した実施に形態と同様の効果が得られる。
【０３５０】
図１２（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｊの構成を示す平面図である。また、図１２（ｂ）は、図１２（ａ）の１２Ａ−１２Ｂ線における断面図である。
【０３５１】
図１１（ａ）・（ｂ）に示す半導体装置１ｉは、二次配線未形成領域６１Ｄにおける絶縁層と、二次配線形成領域６１Ｃにおける絶縁層とが、概ね同一の総厚を有する構成であった。
【０３５２】
図１２（ａ）・（ｂ）に示す半導体装置１ｊは、二次配線未形成領域６１Ｄに、上層絶縁層１２の陥没部１４を有する構成である。隣り合う複数の二次配線２１Ｘが近接しており、かつ相互に及ぼす影響が大きい組み合わせである場合は、こうした構成により、発生する不具合を低減することができる。なお、「相互に及ぼす影響が大きい組み合わせ」とは例えば、微小電流を処理する端子が含まれる、もしくは高周波信号を処理する、隣り合う複数の二次配線２１Ｘの組み合わせが挙げられる。
【０３５３】
なお、図１２（ａ）・（ｂ）に示す半導体装置１ｊでは、上層絶縁層１２の陥没部１４のかわりに、中層絶縁層１３により形成されると共に、陥没部１４と同一の形状を有する陥没部（図示しない）が形成されている構成であってもよい。
【０３５４】
その他の構成は図１１（ａ）・（ｂ）に示す半導体装置１ｉと同様である。
【０３５５】
この場合は、図１１（ａ）・（ｂ）に示す半導体装置１ｉと比較して、ウエハの彎曲の低減効果はさらに向上する。
【０３５６】
図１３（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｋの構成を示す平面図である。また、図１３（ｂ）は、図１３（ａ）の１３Ａ−１３Ｂ線における断面図である。
【０３５７】
図１３（ａ）・（ｂ）に示す半導体装置１ｋは、図１２（ａ）・（ｂ）に示す半導体装置１ｊの構成において、陥没部１２ｈｏに加えて、側壁部１３ｓ´が中層絶縁層１３に形成されている。
【０３５８】
即ち、図１３（ａ）・（ｂ）に示す半導体装置１ｋは、図１２（ａ）、（ｂ）に示す半導体装置１ｊの構成において、図３（ａ）、（ｂ）に示す半導体装置１ｃにおける側壁部１１ｂｓ´に対応する形状を有する中層絶縁層１３の側壁部１３ｓ´が形成されている構成を適用したものであると解釈することができる。
【０３５９】
なお、図１３（ｂ）に示す断面図では、側壁部１２ｓが、側壁部１３ｓよりも、半導体チップ２の縁３１に近接しているが、これに限定されず、側壁部１２ｓは、側壁部１３ｓよりも、半導体チップ２の中央部分に近接していてもよい。ただし、スクライブライン付近の側壁部１２ｓ、１３ｓの位置関係のみに限って述べると、ウエハの彎曲を低減する効果は、図１２（ｂ）のごとく、側壁部１２ｓが、側壁部１３ｓよりも、半導体チップ２の中央部分に近接する方がよい。
【０３６０】
これにより、図１２（ａ）・（ｂ）に示す半導体装置１ｊに比べてさらにウエハの彎曲の低減効果が向上する。
【０３６１】
図１４（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｌの構成を示す平面図である。また、図１４（ｂ）は、図１４（ａ）の１４Ａ−１４Ｂ線における断面図である。
【０３６２】
図１１に示す半導体装置１ｉでは、二次配線未形成領域６１Ｂにおいて、上層絶縁層１２の陥没部１２ｈｏが形成されている構成であった。
【０３６３】
一方、図１４（ａ）・（ｂ）に示す半導体装置１ｌは、陥没部１２ｈｏの代わりに、側壁部１３ｓ´が二次配線２１Ｙの下方絶縁層である中層絶縁層１３に形成されている。なお、本実施の形態において、中層絶縁層１３は、１０μｍのＰＢＯで形成されている。
【０３６４】
そして側壁部１３ｓ´は、二次配線形成領域６１Ａから０μｍ〜２００μｍ程度隔てた位置に形成されている。
【０３６５】
また、所定の二次配線２１Ｙを基準位置にすると、当該所定の二次配線２１Ｙの隣の二次配線２１Ｙまでの距離が、側壁部１３ｓ´よりも長くなる領域（即ち、「二次配線２１Ｙと側壁部１３ｓ´との間の距離」＜「二次配線２１Ｙと特定箇所との間の距離」となる領域）では、中層絶縁層１３が完全に除去されている。
【０３６６】
即ち、所定の二次配線２１Ｙに対して、側壁部１３ｓ´より外側の領域は二次配線未形成領域６２Ｂとなり、この二次配線未形成領域６２Ｂでは中層絶縁層１３が完全に除去されている。
【０３６７】
即ち、本実施の形態においては、側壁部１３ｓ´が形成されていることにより、少なくとも二次配線形成領域６１Ａを除く二次配線未形成領域６２Ｂの略全域において中層絶縁層１３が除去されている。
【０３６８】
なお、側壁部１３ｓ´を極力二次配線２１Ｙに近接させるためには、中層絶縁層１３が、感光性の材料を用いて形成されているのが好ましい。
【０３６９】
また、ウエハの彎曲に対する影響を第１に考慮する場合、中層絶縁層１３は、位置精度が良好であるポジ型の材料を用いるのが好ましい。この場合、中層絶縁層１３の厚さは４０μｍ以内であるのが好ましい。一方、上記電磁界的干渉に対する影響を第１に考慮する場合、中層絶縁層１３は、厚膜形成が可能なネガ型の材料を用いるか、或いは感光性を有さない材料等を用いて印刷方式等により形成するとよい。ネガ型の材料を用いれば、１００μｍ程度の厚さを有する中層絶縁層１３を形成することができる。また、感光性を有さない材料等を用いて印刷方式等により形成する場合は、１００μｍ以上の厚さを有する中層絶縁層１３を形成することができるため、さらに好適である。なお、感光性を有する材料を用いた場合であっても、フォト工程を複数回繰り返すことにより、中層絶縁層１３を厚く形成することができるが、工数が増加するため決して好ましい方法ではない。
【０３７０】
また、上層絶縁層１２は、例えば二次配線形成領域６１Ａにおいては厚さ８μｍ、二次配線未形成領域６２Ｂにおいては、厚さ１０μｍであり、二次配線未形成領域６２Ｂにおける上層絶縁層１２は、側壁部１３ｓ´及び二次配線未形成領域６２Ｂの全域に渡り被覆されている。
【０３７１】
なお、二次配線形成領域６１Ａにおける上層絶縁層１２の厚さと、二次配線未形成領域６２Ｂにおける上層絶縁層１２の厚さとが異なる理由は、下記にある。
【０３７２】
即ち、上層絶縁層１２を、上記ワニスを用いてスピンコート法により形成する場合、二次配線形成領域６１Ａよりも低く形成される二次配線未形成領域６２Ｂに樹脂量が偏る。このため、二次配線形成領域６１Ａの上層絶縁層１２の厚さは、中層絶縁層１３よりも薄い８μｍとしている。
【０３７３】
また、二次配線未形成領域６２Ｂには、厚さ１０μｍの中層絶縁層１３及び厚さ１０μｍの二次配線２１Ｙが形成されていない。
【０３７４】
また、上述のとおり、上層絶縁層１２は、二次配線未形成領域６２Ｂにおいて厚さ１０μｍであり、二次配線形成領域６１Ａにおいて厚さ８μｍである。従って、上層絶縁層１２が、側壁部１３ｓ´及び二次配線未形成領域６２Ｂの全域に渡り被覆されると、二次配線未形成領域６２Ｂの上部には、上層絶縁層１２の陥没部１２ｈｏ´が形成されることとなる。
【０３７５】
なお、陥没部１２ｈｏ´の深さは、上層絶縁層１２、中層絶縁層１３、及び二次配線２１Ｙの厚さ等に鑑み、適宜設定することが可能である。
【０３７６】
なお、スピンコート法において、二次配線形成領域６１Ａ上の上層絶縁層１２と、二次配線未形成領域６２Ｂ上の上層絶縁層１２とを形成する場合においては、二次配線未形成領域６２Ｂにおける上層絶縁層１２の厚さが、二次配線形成領域６１Ａにおける中層絶縁層１３の厚さ以下となるように、上層絶縁層１２のワニス状態での粘度、スピン回転数等の条件を決定するとよい。
【０３７７】
なお、その他の構成は、図１１（ａ）・（ｂ）に示す半導体装置１ｉと同一の構成である。
【０３７８】
上記の構成により、二次配線形成領域６１Ａの絶縁層を厚くし、二次配線２１Ｙが形成されない領域の絶縁層を薄くすることにより、二次配線２１Ｙと半導体チップ２の電子回路部５１とが重なり合う場合においても、当該二次配線２１Ｙと当該電子回路部５１との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０３７９】
さらに、二次配線未形成領域６２Ｂでは、絶縁層が二次配線形成領域６１Ａに比べて薄く形成されている。これにより、半導体チップ２にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０３８０】
また、図１４（ａ）・（ｂ）に示す半導体装置１ｌでは、二次配線形成領域６１Ａにおいて中層絶縁層１３の厚さが１０μｍであり、二次配線未形成領域６２Ｂにおいて、中層絶縁層１３の厚さが０μｍ、上層絶縁層１２の厚さが１０μｍであるため、有機物からなる絶縁層の総厚は１０μｍとなっている。即ち、二次配線未形成領域６２Ｂにおける絶縁層の総厚は、二次配線形成領域６１Ａにおける下方絶縁層のトータルの厚さ以下となる。
【０３８１】
そのため、隣り合う二次配線２１Ｙ間、特に隣り合う配線部２１Ｙｂの間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０３８２】
なお、図１４（ａ）・（ｂ）に示す半導体装置１ｌは、二次配線未形成領域６２Ｂに中層絶縁層１３が形成されていない構成であるがこれに限らない。
【０３８３】
即ち、図１４（ａ）・（ｂ）に示す半導体装置１ｌは、少なくとも二次配線が形成されている二次配線形成領域（即ち、二次配線形成領域６１Ａ）を除く二次配線未形成領域（即ち、二次配線未形成領域６２Ｂ）における絶縁層の総厚が、当該二次配線形成領域における、下方絶縁層の厚さ以下の厚さで形成されている構成であればよい。そして、当該構成を満足するのであれば、二次配線未形成領域６２Ｂにおける下層絶縁層１１ｂの有無は問わない。
【０３８４】
但し、少なくとも半導体チップ２の素子が存在する領域においては、下層絶縁層１１ａが形成されていることで、ある程度、外部からの物理的、化学的ダメージから保護できる。また、下層絶縁層１１ａのかわりに下層絶縁層１１ｂのみが形成されている構成であってもよい。但し、酸化膜または窒化膜からなる下層絶縁層１１ａのみが形成されている構成では、物理的ダメージの保護は完全ではない。従って、下層絶縁層１１ｂのような有機物からなる材料がさらに形成されている方がより安全である。また、下層絶縁層１１ｂのかわりに、有機物からなる中層絶縁層１３または有機物からなる上層絶縁層１２が形成されていてもよい。二次配線未形成領域６２Ｂについても同様に、下層絶縁層１１ｂの有無は問わないが、半導体チップ２の素子が存在する領域においては少なくとも、下方絶縁層または上方絶縁層が形成されている必要があり、下層絶縁層１１ｂ、中層絶縁層１３、上層絶縁層１２等、有機物からなるいずれかの絶縁層がさらに形成されている方がより安全である。このことは、本発明に係る半導体装置のいずれにおいても同様である。
【０３８５】
図１５（ａ）は、本発明の一実施形態を示すものであり、半導体装置１ｍの構成を示す平面図である。また、図１５（ｂ）は、図１５（ａ）の１５Ａ−１５Ｂ線における断面図である。
【０３８６】
図１５（ａ）・（ｂ）に示す半導体装置１ｍは、図１４（ａ）・（ｂ）に示す半導体装置１ｌの構成に加え、下層絶縁層１１ｂの側壁部１１ｂｓ´がさらに形成されている構成である。図１５（ａ）・（ｂ）に示す半導体装置１ｍでは、下層絶縁層１１ｂに側壁部１１ｂｓ´が形成されていることにより、少なくとも二次配線２１Ｘが形成されている二次配線形成領域６１Ｃを除く二次配線未形成領域６２Ｄの略全域において下層絶縁層１１ｂが除去されている。
【０３８７】
図１５（ａ）に示す半導体装置１ｍでは、二次配線２１Ｘは１本であるが、二次配線２１Ｘが２本以上形成されている場合には、隣り合う二次配線２１Ｘ間、特に隣り合う配線部２１Ｘｂの間に、側壁部１１ｂｓ´が形成されていることにより、寄生容量を低下させることが可能となる。本実施の形態では、二次配線２１Ｙの間に下層絶縁層１１ｂが存在する領域（図１５（ｂ）において一番左側に存在する二次配線２１Ｙ）を有しているが、当該領域においても下層絶縁層１１ｂの側壁部１１ｂｓ´が形成されていてもよい。これにより、陥没部１２ｈｏ´における絶縁層の総厚を、より薄くすることが可能となるため、ウエハの彎曲をより抑えることができる。
【０３８８】
なお、その他の構成は、図１４（ａ）・（ｂ）に示す半導体装置１ｌと同一の構成である。
【０３８９】
上記の構成によれば、二次配線形成領域６１Ａの絶縁層を厚くし、二次配線２１Ｘ、２１Ｙが形成されていない領域の絶縁層を薄くすることができる。そのため、二次配線２１Ｘ、２１Ｙと半導体チップ２の電子回路部５１とが重なり合う場合においても、当該二次配線２１Ｘ、２１Ｙと当該電子回路部５１との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０３９０】
なお、複数層の二次配線を有する場合における本発明に係る半導体装置の構成は、図１１〜１５に示すものには限定されず、例えば、上記図１〜８に示す形態のいずれかと組み合わせてもよい。
【０３９１】
即ち、複数層の二次配線を有する場合における本発明に係る半導体装置の構成としては例えば、ペリフェラル状に配置されていない電極パッド１０が、二次配線２１Ｙのランド部２１Ｙｄ（及び／または二次配線２１Ｘに形成されているランド部２１Ｙｄに対応するランド部）の下部に設けられており、当該ペリフェラル状に配置されていない電極パッド１０と、当該ランド部２１Ｙｄ（及び／または二次配線２１Ｘに形成されているランド部２１Ｙｄに対応するランド部）とが電気的に接続した状態で設けられている構成であってもよい（図１８（ａ）・（ｂ）に示す半導体装置１ｐ参照）。即ち、本実施の形態及び後述する実施の形態に示す半導体装置は、図４に示す半導体装置１ｄの構成と組み合わされてもよい。
【０３９２】
また、本実施の形態に係る半導体装置では、半導体チップ２の特定の領域毎に、二次配線２１Ｘ、２１Ｙと電子回路部５１との間の電磁界的干渉の度合を基に、上記下方絶縁層の厚さが設定されていてもよい。
【０３９３】
電子回路部５１を有する半導体装置１ｉ〜１ｍにおいては、当該電子回路部５１と二次配線２１Ｘ、２１Ｙとの位置関係に応じて、上記電磁界的干渉の度合が変化する。従って、半導体チップ２の特定の領域毎に、二次配線２１Ｘ、２１Ｙと電子回路部５１との間の電磁界的干渉の度合を基に、上記下方絶縁層の厚さが設定するのが好ましい。例えば、上記電磁界的干渉による影響が大きい箇所は、当該電磁界的干渉による影響が小さい箇所よりも、上記下方絶縁層を厚く形成するのが好適である。これは、後述する図１６・１８に係る形態における二次配線２１Ｘ、２１Ｙ、及び、後述する図１７に係る形態における二次配線２１、２１´についても同様である。
〔実施の形態１１〕
本発明の別の実施の形態に係る半導体装置について、図１６〜１８を用いて説明する。
【０３９４】
図１６は、本発明の一実施形態を示すものであり、半導体装置１ｎの構成を示す断面図である。
【０３９５】
図１６に示す半導体装置１ｎは、二次配線２１Ｘの配線部２１Ｘｂが、ペリフェラル配置されている電極パッド１０に電気的に接続されていると共に、配線部２１Ｘｂが半導体チップ２の中央に引き廻されている。なお、配線部２１Ｘｂは、下層絶縁層１１ａ、１１ｂ上に形成されている。さらに、図１６に示す半導体装置１ｎは、中層絶縁層１３が配線部２１Ｘｂ上に形成されており、配線部２１Ｘｂ上の中層絶縁層１３における所望の領域に開口部１３ｈ−２が形成されている。配線部２１Ｘｂは、開口部１３ｈ−２を通して、二次配線２１Ｙと電気的に接続されている。
【０３９６】
二次配線２１Ｙは、中層絶縁層１３上に形成されており、例えば半導体チップ２の表面に対して略平行である方向において渦巻状のインダクターを形成するものである。配線部２１Ｘｂ上の開口部１３ｈ−２は、渦巻状のインダクターとしての二次配線２１Ｙにおける中心部分（当該インダクターの一端）であり、開口部１３ｈ−２では、配線部２１Ｘｂと二次配線２１Ｙとが電気的に接続されている。当該インダクターの他端は、開口部１１ａｈ、１１ｂｈ、１３ｈを通して、電極パッド１０と電気的に接続されている。
【０３９７】
半導体装置に実装されるインダクターは通常、アンテナ、フィルター、電力変換装置等の用途で用いられるものであり、半導体チップ外部から、当該半導体チップに外付けする形で実装基板上に接続されている、もしくは、当該半導体チップの内部に形成されている。ここで、二次配線でインダクターを形成する場合は、当該半導体チップに外付けする形で実装基板上に接続される場合と比較して実装面積を縮小できると共に、当該半導体チップの内部に形成される場合と比較してインダクターの形成領域をより大きく確保できるという利点がある。また、本発明に係る半導体装置では、インダクターとしての二次配線に空隙領域（例えば図１６における陥没部１２ｈｏ）を設けることで、二次配線のインダクターとしての特性を向上させることができる。
【０３９８】
なお、図１６に係る形態では、二次配線２１Ｙによって上記インダクターを形成する場合に、上記渦巻の中心において、二次配線２１Ｙとペリフェラル配置の電極パッド１０とを電気的に接続するため、２層の二次配線２１Ｘ、２１Ｙを用いており、二次配線２１Ｙの一端が電極パッド１０に、他端が配線部２１Ｘｂに接続されている。ただし、図示していないが、上記渦巻状のインダクターの中央部付近に、当該インダクターの他端で接続されている電極パッド１０が存在する場合、二次配線２１Ｘは省略されてもよい。
【０３９９】
また、後述する図１７に係る形態のように、上記インダクターとしての二次配線は、一端が電極パッドに接続されるのみの構成となる場合もあり、この場合二次配線は、１層の二次配線であっても充分である。なお、この場合は、インダクターを二次配線で形成した半導体チップにおいて、電極パッドと電気的に接続する外部接続端子がインダクターを形成した二次配線とは電気的に接続されない別の二次配線に形成してもよい。この場合においても、外部接続端子を形成する二次配線とインダクターを形成する二次配線とが重なるように、２層以上の二次配線を形成してもよい。また、２個以上のインダクターを形成してもよい。
【０４００】
こうして、インダクターを形成する二次配線２１Ｘ、２１Ｙは、その一端または両端で電極パッド１０と電気的に接続されている。
【０４０１】
なお、二次配線２１Ｙと二次配線２１Ｘとは、二次配線２１Ｙと配線部２１Ｘｂとの接続部分に導電性ポストを設けて電気的接続を行ってもよい。但し、ここでは、製造工程数を増大させないために、導電性ポストを設けず、中層絶縁層１３の開口部１３ｈ−２を介して配線部２１Ｘｂと二次配線２１Ｙとを接続することで、二次配線２１Ｘと二次配線２１Ｙとが電気的に接続する構成としている。
【０４０２】
なお、図１６に示す半導体装置１ｎにおける中層絶縁層１３は、二次配線２１Ｘと二次配線２１Ｙとの接続部分に形成された開口部１３ｈ−２、及び、スクライブライン領域に形成された側壁部１３ｓを有しているが、その構成に限定されるわけではない。即ち、中層絶縁層１３は、二次配線２１Ｘが形成されている領域とその近傍領域のみを覆っている構成とすることで、さらにウエハの彎曲を抑えることができる。ここで、下層絶縁層１１ａは、無機物であるシリコン酸化膜またはシリコン窒化膜であり、下層絶縁層１１ｂは有機物からなる膜であるＰＢＯまたはポリイミドである。配線部２１Ｙｂが単数（もしくは複数）存在する場合、配線部２１Ｙｂは、半導体チップ２の回路形成面を基準とする高さが、場所により互いに異なる構成であってもよい。また、この場合、図１６に示すとおり、配線部２１Ｙｂが、絶縁層（ここでは、中層絶縁層１３）を介して二次配線２１Ｘと重なり合う（図１６では、これらが交差している）構成であってもよい。
【０４０３】
また、図１６には示していないが、本実施の形態に係る半導体装置では、半導体チップにおいてペリフェラル状に配置された電極パッド上に、二次配線のランド部が形成されている構成であってもよい。つまり、二次配線は、電極パッド上に外部出力端子としてのランド部が形成されている構成であってもよい。但し、二次配線をインダクターとして用いる場合、当該インダクターを直接外部と接続する必要がないときは、当該二次配線の外部接続端子を電極パッド上に形成する必要はない。むしろ、湿度に対する耐性を考慮すると、金属からなる二次配線は、露出させない構成とするほうがよい。このことは、対象となる二次配線が、最上位層の二次配線であるか否かに関わらず、同様のことが言える。
【０４０４】
上記の構成によれば、半導体チップ２の中央部において、二次配線２１Ｘまたは二次配線２１Ｙを用いて、インダクター等の部品を形成することが可能となる。これは、二次配線を複数層（二次配線２１Ｘ、２１Ｙ）有することで、二次配線２１Ｘまたは二次配線２１Ｙを用いた上記インダクターの両端を共にペリフェラル状に配置された電極パッド１０に電気的に接続する場合に、当該渦巻の中心に位置する二次配線の終端を電極パッド１０に接続することが可能となるためである。
【０４０５】
例えばインダクターを設ける場合、例えば図１６に示すとおり、二次配線２１Ｙ間に陥没部１２ｈｏを形成し、隣り合う二次配線２１Ｙ間の誘電率を低下させることにより、電気特性は向上する。なお、図１６に示す半導体装置１ｎでは、陥没部１２ｈｏにより、二次配線２１Ｙ間に空隙領域を形成しているがこれに限らず、当該空隙領域としては、当然ながら中層絶縁層１３の側壁部１３ｓ´（図１４（ｂ）参照）が形成されている構成を採用してもよいし、これらを組み合わせた構成を採用してもよい。さらには、陥没部１２ｈｏ、側壁部１３ｓ´に加え、下層絶縁層１１ｂの側壁部１１ｂｓ´（図１５（ｂ）参照）が形成されている構成を採用してもよい。
【０４０６】
この場合においても、二次配線未形成領域６１Ｂにおける、下層絶縁層を含む絶縁層は、二次配線形成領域６１Ａにおける、下方絶縁層及び上方絶縁層の総厚未満の厚さで形成されている。そのため、上記電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができる。
【０４０７】
図１７は、本発明の一実施形態を示すものであり、半導体装置１ｏの構成を示す断面図である。
【０４０８】
図１７に示す半導体装置１ｏは、二次配線が二次配線２１の１層により形成されている点が、図１６に示す半導体装置１ｎの構成と異なる点である。
【０４０９】
上記の構成によっても、図１６に示す半導体装置１ｎと同様に、半導体チップ２の中央部において、二次配線２１を用いて、インダクター等の部品を形成することが可能となり、かつ、上記電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることができる。なお、図１７に示す半導体装置１ｏの断面図では、２個の電極パッド１０ａ、１０ｂが図示されている。ここで、電極パッド１０ａと電気的に接続されている二次配線２１は、上記渦巻状のインダクターとしての機能を有するが、電極パッド１０ｂと電気的に接続されている二次配線２１（図１７の参照符号２１´）は、上記渦巻状のインダクターとしての機能を有するものではない。電極パッド１０ｂは、二次配線２１´のパッド部２１ａ´、配線部２１ｂ´により、外部接続端子としてのランド部２１ｃ´と電気的に接続されている。
【０４１０】
このように、渦巻状のインダクターとしての二次配線は、片側のみが電極パッドに接続される構成である場合もあり、この場合当該インダクターは、アンテナとして用いることができる。
【０４１１】
なお、図１〜図９、図１１〜図１５、図１８に示す半導体装置１ａ〜１ｍ、１ｐでは、二次配線のランド部（ランド部２１ｃ、２１Ｘｃ、２１Ｙｃ）を格子状かつ等間隔で配置することで、各種部品の基板への実装を容易なものとしている。但し、当該半導体装置ではもちろん、二次配線のランド部がフルマトリックスで配置されている構成には限定されず、端子が一部省略されていてもよいし、当該二次配線のランド部のかわりにダミーの端子が配置されていても良い。一方、図１１に示す半導体装置１ｉ及び図１７に示す半導体装置１ｏにおいて、電極パッド１０（電極パッド１０ａ、１０ｂ）上にランド部を形成する構成では、電極パッド１０を半導体チップ２の周辺領域にあらかじめ等間隔に形成しておくことで、外部接続端子が狭ピッチとなる場合であっても対応可能となり、各種部品の基板への実装を容易なものとすることができる。
【０４１２】
以上のとおり、図１６、図１７に示す実施の形態においても、二次配線形成領域６１Ａの絶縁層が厚く、二次配線未形成領域６１Ｂの絶縁層が薄い構成である。そのため、二次配線と半導体チップの電子回路部とが重なり合う場合においても、当該二次配線と当該電子回路部との間の電磁界的干渉を抑制することができると共に、ウエハの彎曲を抑えることが可能となる。
【０４１３】
また、隣り合う二次配線（二次配線２１、または二次配線２１Ｘ、２１Ｙ）間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。そのため、隣り合う二次配線間、特に隣り合う当該各二次配線の配線部の間に、上記空隙領域を形成することにより、上記寄生容量を低下させることが可能となる。これにより、配線遅延を抑制することが可能である。
【０４１４】
さらに、二次配線未形成領域６１Ｂでは、絶縁層が二次配線形成領域６１Ａに比べて薄く形成されている。これにより、半導体チップ２にアナログ回路を有する場合であっても、電子回路部５１へ与える応力を抑制することができるため、電気特性の変化を抑制することが可能である。
【０４１５】
なお、図１１〜図１３に示す半導体装置１ｉ〜１ｋ、及び図１６〜図１８に示す半導体装置１ｎ〜１ｐは、陥没部１２ｈｏに上層絶縁層１２が形成されていない構成であるが、当然ながらこれに限定されない。即ち、図１１〜図１３に示す半導体装置１ｉ〜１ｋ、及び図１６〜図１８に示す半導体装置１ｎ〜１ｐは、二次配線未形成領域６１Ｂにおける絶縁層が、二次配線形成領域６１Ａにおける、下方絶縁層及び上方絶縁層の総厚未満の厚さで形成されている構成であればよい。そして、当該構成を満足するのであれば、陥没部１２ｈｏにおける上層絶縁層１２の有無は問わない。
【０４１６】
なお本実施の形態においても、上述したいずれかの実施の形態と同様に、下層絶縁層１１ａは窒化膜または酸化膜により形成されているのが好ましい。同様に、下層絶縁層１１ｂ、中層絶縁層１３、及び上層絶縁層１２は、有機物により、特にポリイミド、ＰＢＯにより形成されているのが好ましい。また、有機物により形成される絶縁層は、二次配線が形成されている二次配線形成領域、または、二次配線形成領域とその近傍とに形成されている必要があるが、このうち、当該領域を除く二次配線未形成領域に形成されていない絶縁層は、ポジ型の感光性樹脂により、４０μｍ以内の厚さで形成されているのが好ましい。一方、当該二次配線未形成領域にも形成されている絶縁層は、必ずしもポジ型の感光性樹脂により形成する必要はなく、ネガ型の感光性樹脂により形成してもよいし、さらには非感光性の樹脂により形成されていてもよい。
【０４１７】
一方、電磁界的干渉（半導体チップの電子回路と二次配線との電磁界的干渉、及び、複数層の二次配線において上下に重なりあう二次配線同士間の電磁界的干渉）に対する影響を第１に考慮する場合は、厚膜形成が可能なネガ型の材料を用いるか、或いは感光性を有さない材料等を用いて印刷方式等により形成するとよい。ネガ型の材料を用いれば、１００μｍ程度の厚さを有する絶縁層を形成することができる。また、感光性を有さない材料等を用いて印刷方式等により形成する場合は、１００μｍ以上の厚さを有する絶縁層を形成することができるため、さらに好適である。なお、感光性を有する材料を用いた場合であっても、フォト工程を複数回繰り返すことにより、中層絶縁層１３を厚く形成することができるが、工数が増加するため決して好ましい方法ではない。
【０４１８】
下層絶縁層１１ａの開口部１１ａｈ上に形成されている開口部１１ｂｈ、１２ｈ、１３ｈは、下層絶縁層１１ａ上の開口部１１ａｈよりも大きなサイズで形成されている。本実施の形態及び上述した実施の形態ではいずれも、絶縁層が複数層形成されている。そこで、電流の流れる領域を確保するため、開口部１１ｂｈ、１２ｈ、１３ｈは、形成される位置が高くなるにつれて順にサイズが大きくなるように形成した。但し、最下層の絶縁層となる下層絶縁層１１ａの開口部１１ａｈが、必要電流を十分に確保できるサイズである場合は、図８に示す下層絶縁層１１ｃの開口部１１ｃｈ、図２〜図４に示す下層絶縁層１１ｂの開口部１１ｂｈと同様に、最下層の絶縁層でない絶縁層の開口部が下層絶縁層１１ａの内側に形成されていることで、二次配線のカバレッジは良好となるのでさらに良い。また、図５のように、電極パッド１０において半導体チップ２の中央側に絶縁層の段差部を滑らかにするための下層絶縁層１１ｂが、開口部１１ａｈの内側に形成されていてもよい。この場合は、図２〜図４に示す半導体装置１ｂ〜１ｄと比較して、半導体ウエハの彎曲を低減できる。
【０４１９】
上記有機物により形成されている絶縁層である下層絶縁層１１ｂ、上層絶縁層１２、中層絶縁層１３は、下層絶縁層１１ａと同様に、スクライブライン領域に側壁部１１ｂｓ、１２ｓ、１３ｓを有している。側壁部１２ｓは、半導体チップ２上部において、側壁部１１ａｓよりも内周側であって側壁部１１ｂｓよりも外周側、或いは、側壁部１１ａｓ及び／または側壁部１１ｂｓと略同位置、或いは側壁部１１ｂｓの内周側に形成されている。この領域には、ダイシング工程におけるチッピング防止のため、少なくとも有機物からなる絶縁層が形成されていない。また、ウエハ彎曲の観点からも、線膨張係数の大きな有機物は、スクライブライン領域に存在しないほうがよい。側壁部１１ｂｓ´、１３ｓ´等の、下方絶縁層の側壁部は、二次配線形成領域から０μｍ〜２００μｍ程度隔てた位置に形成されている。これは、下方絶縁層を複数層有する場合においても同様である。但し、隣り合う複数の二次配線が、相互に及ぼす影響が小さい組み合わせ（例えば微小電流を処理する端子が含まれない、もしくは高周波信号を処理しない組み合わせ）である場合は、当該二次配線における側壁部を省略しても、問題は少ない。一方、二次配線の上方に存在する上方絶縁層では、二次配線の保護のため、二次配線形成領域から数μｍ〜２００μｍ程度隔てて、陥没部１２ｈｏ等の陥没部が形成されている。即ち、この場合、二次配線未形成領域に該当する領域は、二次配線形成領域及び当該領域から数μｍ〜２００μｍ以内の領域を除く領域となる。
【０４２０】
なお、二次配線形成領域が十分に被覆され、かつ外部環境下における温度変化及び湿度変化等に耐え得る程度に、上記陥没部を形成する上方絶縁層と下地との密着領域が確保できるのであれば、当該密着領域は、なるべく狭く形成されているのが好ましい。言いかえれば、二次配線から上記陥没部までの距離は、なるべく短く形成されているのが好ましい。この距離は短ければ短い程、ウエハの彎曲を大きく抑制することができる。
【０４２１】
また、下方絶縁層と上方絶縁層との密着を確実にし、下方絶縁層と上方絶縁層とを剥離しないようにするためには、上記密着領域は、５μｍ以上であるのが好ましい。
【０４２２】
また、隣り合う二次配線（特に、二次配線の配線部）の間隔が最も狭小である部分においては、当該間隔の１／３程度の領域を、上記陥没部の領域とすることにより、隣り合う当該二次配線間に上方絶縁層の空隙部分を確実に形成することができる。例えば、当該二次配線それぞれの間隔が１５μｍである場合は、上記密着領域としてそれぞれ５μｍを確保し、残余の５μｍを上記陥没部の領域とするのが好ましい。但し、隣り合う複数の二次配線が、相互に及ぼす影響が小さい組み合わせである場合は、当該二次配線間における上記空隙を省略しても、問題は少ない。
【０４２３】
なお、本実施の形態、及び上述したいずれか実施の形態に係る半導体装置では、半導体チップ２の特定の領域毎に、二次配線２１（または、二次配線２１Ｘ、２１Ｙ）と電子回路部５１との間の電磁界的干渉の度合を基に、下層絶縁層１１ａ、１１ｂ、中層絶縁層１３の厚さが設定されていてもよい。即ち、二次配線２１（または、二次配線２１Ｘ、２１Ｙ）と電子回路部５１との間の電磁界的干渉の度合を基に、下方絶縁層（下層絶縁層１１ａ、下層絶縁層１１ｂ，中層絶縁層１３）の厚さが設定されていてもよい。
【０４２４】
なお、図１１〜１８に示す半導体装置１ｉ〜１ｐの製造方法は、図９（ａ）〜（ｆ）に示す半導体装置の製造方法と同様である。つまり、図１１〜１８に示す半導体装置１ｉ〜１ｐの製造方法は、図９（ａ）〜（ｆ）に示す半導体装置の製造方法において、形成する二次配線の層数分だけ、図９（ｃ）〜（ｅ）に示す二次配線の形成工程と、重なり合う二次配線同士を絶縁する中層絶縁層の形成工程（例えば、ｎ層の二次配線を有する半導体装置の場合、少なくともｎ−１層の中層絶縁層を形成する工程）が追加される。例えば、図１１に示す半導体装置１ｉの製造方法としては、半導体チップ２に、電極パッド１０を部分的に露出させる開口部（開口部１１ａｈ、１１ｂｈ、１３ｈ）を形成した下層絶縁層１１ａ、１１ｂ、中層絶縁層１３を被覆し、二次配線２１Ｘ、２１Ｙを、半導体チップ２の電極パッド１０の露出部と、配線部２１Ｘｂ、２１Ｙｂを除く当該二次配線２１Ｘ、２１Ｙ部分（パッド部２１Ｘａ、２１Ｙａ）と、を接触させて設け、上層絶縁層１２を、少なくとも二次配線２１Ｙに被覆する。また、図１１〜１８に示す半導体装置１ｉ〜１ｐの製造方法は、図９（ａ）〜（ｆ）に示す半導体装置の製造方法において、図９（ｂ）に示す、下層絶縁層１１ｂを形成する工程のかわりに、中層絶縁層１３を形成する工程が追加される。
【０４２５】
ここまで説明してきた実施の形態において、ウエハ等の基材および二次配線材料よりも線膨張係数の大きな一般的な有機物からなる絶縁層を形成する半導体装置に対し有効である。
【０４２６】
半導体チップのチップサイズ（ウエハ内のスクライブラインセンターの内側全域）に対し、二次配線の面積率（二次配線を複数層有する場合は、半導体チップ表面から眺めた、当該二次配線の投影面積における面積率）が、１５〜７０パーセントである場合においては、当該半導体チップ内の二次配線間の領域において、空隙部（上述した、開口部、側壁部、及び陥没部の少なくとも１つ）を形成する少なくとも１層の有機絶縁層の面積率は、１５〜７５パーセントに設定するのが好適である。これには、半導体チップとして個片化された場合における、スクライブラインセンターからダイシング時の切りしろ（図１（ｂ）等に示している半導体チップの縁３１）領域が含まれる。こうして、ウエハの彎曲の抑制効果を確実なものとすることができる。また、この手法は、スクライブラインに囲まれた領域（チップサイズ）が２ｍｍ角（４ｍｍ^２）以上の場合において有効である。これは、有機物からなる絶縁層はチップサイズが大きいほど、ウエハに剪断応力を与え易くウエハが彎曲するためである。また、この手法は、ウエハサイズが８インチ以上の場合にさらに有効である。これは、ウエハが大きいほど彎曲し易いためである。また、ウエハ（半導体チップ）の厚さ（ケイ素等の基材部）が３００μｍ以下の場合に有効である。また、二次配線が形成されない二次配線間の領域には、上記空隙部を有するため、当該二次配線間には上述した各種空隙を半導体チップ上に形成することが可能となり、これにより、隣り合う二次配線間に存在する領域の誘電率を低下させることができる。
【０４２７】
さらに、半導体チップ内の二次配線間の領域に上記空隙部を有し、かつ有機物からなる絶縁層は、二次配線のパターン形状に沿ったパターン形状とするのが好ましい。この場合は、ウエハの彎曲を最大限に抑えることができる。また、この場合は、二次配線間に上述した各種空隙を、半導体チップ上に最大限に形成することが可能となるため、隣り合う二次配線間に存在する領域の誘電率を最大限に低下させることができる。
【０４２８】
なお、上述した実施の形態では、外部接続端子を等ピッチに配置することができるため、端子数の減少がなく、実装性を損なうこともない。
【０４２９】
本発明に係る半導体装置はいずれも、側壁部１２ｓにより「半導体チップの縁３１の全部が、上層絶縁層１２の縁よりも突出している」構成となっているが、これに限定されず、「半導体チップの縁３１の一部が、上層絶縁層１２の縁よりも突出している」構成となっていてもよい。
【０４３０】
なお、「半導体チップの縁３１の一部が、上層絶縁層１２の縁よりも突出している」半導体装置の構成としては例えば、以下の構成が考えられる。即ち、該構成としては、ウエハから個片化される前の、隣り合う複数の半導体チップに形成された上層絶縁層同士が、半導体チップの縁の一部を跨ぐように一体形成されている構成、即ち、隣り合う複数の半導体チップにおいて、上層絶縁層が該半導体チップ間に橋渡しされるように一体形成されている構成が挙げられる。
〔実施の形態１２〕
以下、本発明の実施の形態に係る半導体装置の製造方法について、図１９（ａ）〜図１９（ｅ）を用いて説明する。
【０４３１】
図１９（ａ）〜図１９（ｅ）は、本発明に係る半導体装置の製造方法を示す図面であり、製造方法の例として、図２（ａ）、図２（ｂ）に示す半導体装置１ｂの製造工程を、図２（ｂ）と同じ面から図示した図である。
【０４３２】
半導体装置は、半導体チップ３において、アナログ信号を取り扱う電子回路部５１（図２（ａ）参照）、および、電子回路部５１と外部から接続される回路（図示しない）とを電気的に接続するための電極パッド１０を備えている。また、半導体チップ３は、電子回路部５１自体の構成要素である、もしくは、電子回路部５１と他の電子回路（図示しない）との接続、または電子回路部５１と電極パッド１０との接続、等を行う一次配線（図示しない）を備えている。
【０４３３】
電極パッド１０は、図示しないウエハ上において縦方向及び横方向に、規則的に配置された半導体チップ３の表面に、ペリフェラル状に配置される。
【０４３４】
まず、電極パッド１０が形成された半導体チップ３の表面に、下層絶縁層１１ａを被覆する。下層絶縁層１１ａには、電極パッド１０を部分的に露出させる開口部１１ａｈと、スクライブライン領域周辺の側壁部１１ａｓとを形成する。下層絶縁層１１ａ上には、下層絶縁層１１ｂを被覆する。下層絶縁層１１ｂには、電極パッド１０を部分的に露出させる開口部１１ｂｈと、スクライブライン領域周辺の側壁部１１ｂｓとを形成する。さらに、下層絶縁層１１ｂには、側壁部１１ｂｓ´を形成する（図１９（ａ）参照）。
【０４３５】
本実施の形態及び後述する実施の形態において、電子回路部５１の保護の観点から、二次配線未形成領域となる領域には、少なくとも１層の下層絶縁層が必要となる。また、二次配線未形成領域となる領域では、無機物からなる下層絶縁層１１ａ上に、下層絶縁層１１ｂ、上層絶縁層１２等、有機物からなる絶縁層を形成するのが好ましい。一方、電磁界的干渉の抑制の観点から、二次配線形成領域となる領域には、下層絶縁層１１ｂ等、少なくとも１層の有機物からなる下層絶縁層が必要であり、かつ、該有機物からなる下層絶縁層は、無機物からなる下層絶縁層１１ａ上に形成するのが好ましい。
【０４３６】
下層絶縁層１１ｂは、半導体チップ３が複数配置されたウエハ状態で、スピンコート法により形成し、その乾燥後には、二次配線２１が形成可能であるように、露光及び現像を行い硬化させて形成する。下層絶縁層１１ｂにポジ型である材料を使用すると、側壁部１１ｂｓ´の間隔のサイズの精度は向上するため、二次配線２１の外周の領域を充分小さくすることができ、結果的に、ウエハの彎曲は大幅に抑制することができる。また、下層絶縁層１１ｂにポジ型である材料を使用すると、開口部１１ｂｈのサイズの精度を確保するにあたっては都合がよい。
【０４３７】
次に、電極パッド１０とのバリア効果を有する薄膜をウエハ全面に形成し、さらに二次配線２１と同一の材料からなる薄膜を形成し、該薄膜の上から、フォトレジスト４１をウエハ全面に形成する。フォトレジスト４１には、二次配線２１を形成すべき領域に側壁部４１ｓを形成する（図１９（ｂ）参照）。
【０４３８】
次に、例えばＣｕからなり、パッド部２１ａ、配線部２１ｂ、及びランド部２１ｃを備える二次配線２１を、電気メッキにより、１μｍ〜２０μｍ程度の厚さで形成する（図１９（ｃ）参照）。次に、フォトレジスト４１を、剥離液、またはアッシング等により除去し、不要なＣｕ薄膜及びＴｉ、Ｔｉ−Ｗ、Ｃｒ薄膜をエッチング等により除去する（図１９（ｄ）参照）。
【０４３９】
最後に、二次配線２１の表面及び側面に被覆する上層絶縁層１２を形成し、上層絶縁層１２におけるランド部２１ｃ上に開口部１２ｈを形成する。また、上層絶縁層１２には、スクライブライン領域周辺の側壁部１２ｓを形成する。さらに、上層絶縁層１２は、第２の二次配線未形成領域にも被覆する。上層絶縁層１２が被覆された第２の二次配線未形成領域部分には、陥没部１２ｈｏ´による空隙部分が形成されることとなる（図１９（ｅ）参照）。
【０４４０】
上層絶縁層１２の材料としては、自身が感光性を有し、かつポジ型の有機物であるＰＢＯを使用するとよい。これにより、二次配線２１の保護を確実に行い、かつウエハの彎曲を抑制することができる。
【０４４１】
なお、以上の工程の後、必要であれば液相で接続する材料、例えばハンダ等を用いてバンプを形成することにより、基板実装が容易となる。ランド部２１ｃにバンプを形成せず、実装基板への搭載時に用いる接続材料として、液相で接続するような材料、例えばハンダ材料を用いて接続する場合、半導体装置１ｂでは、開口部１２ｈを形成しているため、該液相で接続する材料の配線部２１ｂ等への流出を防ぐことができる。
【０４４２】
こうして完成したウエハ状態の半導体装置１ｂは、スクライブラインで切断され、個別の半導体装置１ｂとなる。なお、半導体装置１ｂの完成品は、外部出力端子が下向きとなる状態で使用される。
【０４４３】
以上の方法により完成した半導体装置１ｂでは、上記電磁界的干渉及び配線遅延を抑制することが可能である。
【０４４４】
また、半導体装置１ｂを個片化する前の段階において、例えば、回路形成面の直径が８インチのケイ素からなるウエハにて作製した場合、当該ウエハの彎曲は、厚さ３００μｍ〜１５０μｍの場合であっても数ｍｍ以下に抑制することが可能となる。
【０４４５】
さらに、ダイシング工程等における、電気信号の搬送エラー及びウエハの破損等の不具合を低減することが可能となる。
【０４４６】
また、ウエハの彎曲に対する影響を優先して抑制する場合、半導体チップ３におけるペリフェラル状に配置されている電極パッド１０のさらに外周側の領域等については、下層絶縁層１１ｂが形成されなくても、電磁界的干渉が及ぼす影響が小さい場合もある。なお、この場合も少なくとも１層の絶縁層を形成する場合には、電子回路部５１を化学的ダメージ及び物理的ダメージから充分に保護することが可能である。
【０４４７】
半導体装置１ｂの完成品では、半導体チップの縁３１（及び下層絶縁層１１ａの縁）が上層絶縁層１２よりも突出している。また、下層絶縁層１１ｂと二次配線２１とは、上層絶縁層１２により被覆される。上層絶縁層１２は、下層絶縁層１１ａとの間において、密着領域を５μｍ〜２００μｍ確保している。
〔実施の形態１３〕
以下、本発明の実施の形態に係る半導体装置の製造方法について、図２０（ａ）〜図２０（ｉ）、図２１（ａ）〜図２１（ｉ）、図２２（ａ）〜図２２（ｉ）、及び図２３（ａ）〜図２３（ｉ）を用いて説明する。
【０４４８】
図２０（ａ）〜図２０（ｉ）は、本発明に係る半導体装置の製造方法を示す図面であり、製造方法の例として、図１３（ａ）、図１３（ｂ）に示す半導体装置１ｋの製造工程を、図１３（ｂ）と同じ面から図示した図である。
【０４４９】
半導体装置は、半導体チップ２において、アナログ信号を取り扱う電子回路部５１（図１３（ａ）参照）、および、電子回路部５１と外部から接続される回路（図示しない）とを電気的に接続するための電極パッド１０を備えている。また、半導体チップ２は、電子回路部５１自体の構成要素である、もしくは、電子回路部５１と他の電子回路（図示しない）との接続、または電子回路部５１と電極パッド１０との接続、等を行う一次配線（図示しない）を備えている。
【０４５０】
電極パッド１０は、図示しないウエハ上において縦方向及び横方向に、規則的に配置された半導体チップ２の表面に、ペリフェラル状に複数個配置する。
【０４５１】
複数個の電極パッド１０が形成された半導体チップ２の表面に、下層絶縁層１１ａを被覆する。下層絶縁層１１ａには、電極パッド１０のそれぞれを部分的に露出させる開口部１１ａｈと、スクライブライン領域周辺の側壁部１１ａｓとを形成する。下層絶縁層１１ａ上には、下層絶縁層１１ｂを被覆する。下層絶縁層１１ｂには、電極パッド１０のそれぞれを部分的に露出させる開口部１１ｂｈと、スクライブライン領域周辺の側壁部１１ｂｓとを形成する（図２０（ａ）参照）。
【０４５２】
なお、開口部１１ｂｈは、開口部１１ａｈ以上のサイズとする。これは、大きな電流を処理する場合に有利であるためである。半導体装置１ｋでは、側壁部１１ｂｓ´を形成しない。これにより、後に上層絶縁層１２に陥没部１２ｈｏを形成する場合においても、電子回路部５１を化学的ダメージ及び物理的ダメージから充分に保護することが可能となる。
【０４５３】
下層絶縁層１１ｂは、半導体チップ２が複数配置されたウエハ状態で、スピンコート法により形成し、その乾燥後には、開口部１１ｂｈと側壁部１１ｂｓ外周の領域とにおいて下層絶縁層１１ｂを除去するように、露光及び現像を行い硬化させて形成する。
【０４５４】
次に、電極パッド１０とのバリア効果を有する薄膜をウエハ全面に形成し、さらに二次配線２１Ｘと同一の材料からなる薄膜を形成し、該薄膜の上から、フォトレジスト４１をウエハ全面に形成する。フォトレジスト４１には、二次配線２１Ｘを形成すべき領域に側壁部４１ｓを形成する（図２０（ｂ）参照）。
【０４５５】
次に、例えばＣｕからなり、パッド部２１Ｘａ、配線部２１Ｘｂ、及びランド部２１Ｘｃを備える二次配線２１Ｘを、電気メッキにより、１μｍ〜２０μｍ程度の厚さで形成する（図１３（ａ）及び図２０（ｃ）参照）。次に、フォトレジスト４１を、剥離液、またはアッシング等により除去し、不要なＣｕ薄膜及びＴｉ、Ｔｉ−Ｗ、Ｃｒ薄膜をエッチング等により除去する（図２０（ｄ）参照）。
【０４５６】
次に、二次配線２１Ｘと後で形成する二次配線２１Ｙとを絶縁するための、中層絶縁層１３を形成する。中層絶縁層１３は、二次配線２１Ｙが形成される領域に形成し、さらに、その近傍領域に形成してもよい。中層絶縁層１３には、電極パッド１０のそれぞれを部分的に露出させ、かつ、下層絶縁層１１ｂの開口部１１ｂｈ以上のサイズである開口部１３ｈと、スクライブライン領域周辺の側壁部１３ｓとを形成する。さらに、中層絶縁層１３には、側壁部１３ｓ´を形成する（図２０（ｅ）参照）。
【０４５７】
中層絶縁層１３及び／または後に形成する上層絶縁層１２は、ランド部２１Ｘｃを除く二次配線２１Ｘに被覆される必要があるが、図示しない下地との密着性を確保すべく、ランド部２１Ｘｃを除く二次配線２１Ｘの近傍領域に５μｍ〜２００μｍの幅でさらに被覆される必要がある。二次配線２１Ｘと二次配線２１Ｙとを電気的に接続する場合には、これらが重なり合う領域に中層絶縁層１３の図示しない開口部をさらに形成すればよい（図１３（ａ）参照）。なお、開口部１３ｈは、開口部１１ｂｈ以上のサイズとする。これは、大きな電流を処理する場合に有利であるためである。側壁部１３ｓは、半導体チップ２における側壁部１１ａｓの内側または略同位置に形成する。ウエハの彎曲を抑制するためには、できる限り半導体チップ２表面における内周側に側壁部１３ｓを形成すればよい。
【０４５８】
次に、図２０（ｂ）の工程と同じ要領で、二次配線２１Ｙを形成すべき領域に側壁部４１ｓを形成した、フォトレジスト４１を、ウエハ全面に形成する（図２０（ｆ）参照）。
【０４５９】
次に、例えばＣｕからなり、パッド部２１Ｙａ、配線部２１Ｙｂ、及びランド部２１Ｙｃを備える二次配線２１Ｙを、電気メッキにより、１μｍ〜２０μｍ程度の厚さで形成する（図２０（ｇ）参照）。次に、フォトレジスト４１を、剥離液、またはアッシング等により除去し、不要なＣｕ薄膜及びＴｉ、Ｔｉ−Ｗ、Ｃｒ薄膜をエッチング等により除去する（図２０（ｈ）参照）。
【０４６０】
最後に、二次配線２１Ｙの表面及び側面に被覆する上層絶縁層１２を形成し、上層絶縁層１２におけるランド部２１Ｙｃ上に開口部１２ｈを形成する。また、上層絶縁層１２には、スクライブライン領域周辺の側壁部１２ｓを形成する。さらに、上層絶縁層１２は、二次配線２１Ｘの表面及び側面に被覆して、ランド部２１Ｘｃ上に開口部１２ｈを形成する。さらに、上層絶縁層１２には、二次配線未形成領域６１Ｂ（図１１（ｂ）参照）に該当する領域に、陥没部１２ｈｏを形成する（図２０（ｉ）参照）。
【０４６１】
図示しない下地との密着領域を確保すべく、上層絶縁層１２は、二次配線２１Ｘ及びその近傍と、二次配線２１Ｙ及びその近傍とに存在するように、フォトリソグラフィにより形成する。ここでは、ウエハの彎曲の抑制とチッピング対策として、パターン精度を優先している。
【０４６２】
上層絶縁層１２は、二次配線２１Ｘと二次配線２１Ｙとに被覆し、これらの外周領域において、中層絶縁層１３と５μｍ〜２００μｍの幅で密着領域を確保している。上層絶縁層１２を、下層絶縁層１１ａまたは下層絶縁層１１ｂと密着させる場合は、下層絶縁層１１ａまたは下層絶縁層１１ｂと５μｍ〜２００μｍの幅で密着領域を確保すればよい。
【０４６３】
ここで、図２０（ａ）〜図２０（ｉ）で示す工程により製造された半導体装置１ｋは、二次配線２１Ｘに上層絶縁層１２が被覆された構成であるが、これに限らず、二次配線２１Ｘに中層絶縁層１３が被覆された構成であってもよい。
【０４６４】
半導体装置１ｋにおいて、上層絶縁層１２のかわりに中層絶縁層１３が、二次配線２１Ｘに被覆された、半導体装置１ｋ´の製造方法について、図２１（ａ）〜図２１（ｉ）を用いて説明する。
【０４６５】
図２１（ａ）〜図２１（ｉ）は、本発明の一実施形態を示すものであり、図１３（ａ）、図１３（ｂ）に示す半導体装置１ｋの変形例である、半導体装置１ｋ´の製造方法を示す図である。
【０４６６】
図２１（ａ）〜図２１（ｄ）、図２１（ｆ）〜図２１（ｈ）に示す工程はそれぞれ、図２０（ａ）〜図２０（ｄ）、図２０（ｆ）〜図２０（ｈ）に示す工程と同じであるため、詳細な説明を省略する。
【０４６７】
図２１（ｅ）に示す工程では、図２０（ｅ）に示す工程において、さらに二次配線２１Ｘに中層絶縁層１３を被覆する。中層絶縁層１３は、二次配線２１Ｘの表面及び側面に被覆して、ランド部２１Ｘｃ上に開口部１３ｈｏを形成する。
【０４６８】
一方、図２１（ｉ）に示す工程では、図２０（ｉ）に示す工程において、二次配線２１Ｘに上層絶縁層１２を被覆する工程を省略する。
【０４６９】
図２２（ａ）〜図２２（ｉ）は、本発明に係る半導体装置の製造方法を示す図面であり、製造方法の例として、図１５（ａ）、図１５（ｂ）に示す半導体装置１ｍの製造工程を、図１５（ｂ）と同じ面から図示した図である。
【０４７０】
図２２（ａ）に示す工程では、図２０（ａ）に示す工程において、さらに下層絶縁層１１ｂの側壁部１１ｂｓ´を形成する。
【０４７１】
下層絶縁層１１ｂは、半導体チップ２が複数配置されたウエハ状態で、スピンコート法により形成し、その乾燥後には、開口部１１ｂｈと側壁部１１ｂｓ外周の領域と側壁部１１ｂｓ´により下層絶縁層１１ｂを除去すべき領域とにおいて下層絶縁層１１ｂを除去するように、露光及び現像を行い硬化させて形成する。
【０４７２】
図２２（ｂ）〜図２２（ｈ）に示す工程は、図２０（ｂ）〜図２０（ｈ）に示す工程と同じであるため、詳細な説明を省略する。
【０４７３】
図２２（ｉ）に示す工程では、二次配線２１Ｙの表面及び側面に被覆する上層絶縁層１２を形成し、上層絶縁層１２におけるランド部２１Ｙｃ上に開口部１２ｈを形成する。上層絶縁層１２はさらに、二次配線２１Ｘの表面及び側面に被覆して、ランド部２１Ｘｃ上に開口部１２ｈを形成する。また、上層絶縁層１２には、スクライブライン領域周辺の側壁部１２ｓを形成する。さらに、上層絶縁層１２が被覆された二次配線未形成領域６２Ｄ部分には、陥没部１２ｈｏ´による空隙部分が形成されることとなる。
【０４７４】
図２３（ａ）〜図２３（ｉ）は、本発明に係る半導体装置の製造方法を示す図面であり、製造方法の例として、図１８（ａ）、図１８（ｂ）に示す半導体装置１ｐの製造工程を、図１８（ｂ）と同じ面から図示した図である。
【０４７５】
図２３（ａ）に示す工程では、図２０（ａ）に示す工程において、さらに半導体チップ２上における中央付近に電極パッド１０を形成する。このとき、下層絶縁層１１ａ、１１ｂには、該中央付近に形成された電極パッド１０を部分的に露出させる開口部１１ａｈ、１１ｂｈを形成する。
【０４７６】
図２３（ｂ）〜図２３（ｄ）に示す工程は、図２０（ｂ）〜図２０（ｄ）に示す工程と同じであるため、詳細な説明を省略する。
【０４７７】
図２３（ｅ）に示す工程では、図２０（ｅ）に示す工程において、さらに上記中央付近に形成された電極パッド１０を部分的に露出させる開口部１３ｈを、中層絶縁層１３に形成する。
【０４７８】
図２３（ｆ）に示す工程は、図２０（ｆ）に示す工程と同じであるため、詳細な説明を省略する。
【０４７９】
図２３（ｇ）に示す工程では、図２０（ｇ）に示す工程において、さらに上記中央付近に形成された電極パッド１０上に、二次配線２１Ｙのランド部２１Ｙｄを形成する。
【０４８０】
図２３（ｈ）に示す工程は、図２０（ｈ）に示す工程と同じであるため、詳細な説明を省略する。
【０４８１】
図２３（ｉ）に示す工程では、図２０（ｉ）に示す工程において、さらに上層絶縁層１２には、二次配線２１Ｙのランド部２１Ｙｄ上に開口部１２ｈを形成する。
【０４８２】
以上の工程の後、必要であれば液相で接続する材料を用いてバンプを形成し、スクライブラインで切断され、個別の各半導体装置となる。なお、各半導体装置の完成品は、外部出力端子が下向きとなる状態で使用される。
【０４８３】
以上の方法により完成した各半導体装置では、上記電磁界的干渉及び配線遅延を抑制することが可能である。
【０４８４】
また、各半導体装置を個片化する前の段階において、例えば、回路形成面の直径が８インチのケイ素からなるウエハにて作製した場合、当該ウエハの彎曲は、厚さ３００μｍ〜１５０μｍの場合であっても数ｍｍ以下に抑制することが可能となる。
【０４８５】
さらに、ダイシング工程等における、電気信号の搬送エラー及びウエハの破損等の不具合を低減することが可能となる。
【０４８６】
本実施の形態に係る下層絶縁層１１ｂは、特にパターン精度を繊細にする必要性がないため、非感光性樹脂により形成してもよい。下層絶縁層１１ｂに対しては、非感光性樹脂である非感光性ポリイミド樹脂を用いて、フォトレジストにてパターン形成を行ってもよい。この場合は、感光性のポリイミド、ＰＢＯ等を用いる場合よりも、低コスト化が実現可能である。また、電極パッド１０を確実に露出させるだけの精度が必要なこと等からも、下層絶縁層１１ｂにおけるパターン形成は、印刷よりもフォトリソグラフィを用いた方が有利であると言える。
【０４８７】
本実施の形態において、ダイシング時のチッピングを防止するためには、半導体チップ２の表面において、側壁部１１ａｓの内側、または側壁部１１ａｓと略同位置に、中層絶縁層１３の側壁部１３ｓを形成すればよい。
【０４８８】
本実施の形態において、中層絶縁層１３は、二次配線２１Ｙの下方絶縁層であると同時に、二次配線２１Ｘの上方絶縁層である。上層絶縁層１２は、二次配線２１Ｙの上方絶縁層である。
【０４８９】
また、本実施の形態において、中間絶縁層１３は、二次配線２１Ｘと二次配線２１Ｙとが重なる領域及びその近傍のみにおける、二次配線２１Ｘと二次配線２１Ｙとの間に形成してもよい。このように、中層絶縁層１３を二次配線２１Ｘと二次配線２１Ｙとの間の重なる領域およびその近傍のみに設けることで、よりいっそうのウエハの彎曲を低減することができる。
【０４９０】
本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０４９１】
本発明の半導体装置は、例えば、二次配線と電子回路部との間の電磁界的干渉及びウエハの彎曲が小さい小型半導体装置として好適に使用することが可能である。
【図面の簡単な説明】
【０４９２】
【図１】本発明の一実施形態を示すものであり、図１（ａ）は、半導体装置の構成を示す平面図であり、図１（ｂ）は、同図（ａ）の１Ａ−１Ｂ線における断面図である。
【図２】本発明の一実施形態を示すものであり、図２（ａ）は、半導体装置の構成を示す平面図であり、図２（ｂ）は、同図（ａ）の２Ａ−２Ｂ線における断面図である。
【図３】本発明の一実施形態を示すものであり、図３（ａ）は、半導体装置の構成を示す平面図であり、図３（ｂ）は、同図（ａ）の３Ａ−３Ｂ線における断面図である。
【図４】本発明の一実施形態を示すものであり、図４（ａ）は、半導体装置の構成を示す平面図であり、図４（ｂ）は、同図（ａ）の４Ａ−４Ｂ線における断面図である。
【図５】本発明の一実施形態を示すものであり、図５（ａ）は、半導体装置の構成を示す平面図であり、図５（ｂ）は、同図（ａ）の５Ａ−５Ｂ線における断面図である。
【図６】本発明の一実施形態を示すものであり、図６（ａ）は、半導体装置の構成を示す平面図であり、図６（ｂ）は、同図（ａ）の６Ａ−６Ｂ線における断面図である。
【図７】本発明の一実施形態を示すものであり、図７（ａ）は、半導体装置の構成を示す平面図であり、図７（ｂ）は、同図（ａ）の７Ａ−７Ｂ線における断面図である。
【図８】本発明の一実施形態を示すものであり、図８（ａ）は、半導体装置の構成を示す平面図であり、図８（ｂ）は、同図（ａ）の８Ａ−８Ｂ線における断面図である。
【図９】図９（ａ）〜（ｆ）は、本発明の一実施形態を示すものであり、半導体装置の製造方法を示す図であり、上記図７（ａ）・（ｂ）に示す半導体装置の製造工程を、図７（ｂ）と同一の面から見た図である。
【図１０】従来の半導体装置の構成を示すものであり、図１０（ａ）は、当該半導体装置の平面図であり、図１（ｂ）は、同図（ａ）の１０Ａ−１０Ｂ線における断面図である。
【図１１】本発明の一実施形態を示すものであり、図１１（ａ）は、半導体装置の構成を示す平面図であり、図１１（ｂ）は、同図（ａ）の１１Ａ−１１Ｂ線における断面図である。
【図１２】本発明の一実施形態を示すものであり、図１２（ａ）は、半導体装置の構成を示す平面図であり、図１２（ｂ）は、同図（ａ）の１２Ａ−１２Ｂ線における断面図である。
【図１３】本発明の一実施形態を示すものであり、図１３（ａ）は、半導体装置の構成を示す平面図であり、図１３（ｂ）は、同図（ａ）の１３Ａ−１３Ｂ線における断面図である。
【図１４】本発明の一実施形態を示すものであり、図１４（ａ）は、半導体装置の構成を示す平面図であり、図１４（ｂ）は、同図（ａ）の１４Ａ−１４Ｂ線における断面図である。
【図１５】本発明の一実施形態を示すものであり、図１５（ａ）は、半導体装置の構成を示す平面図であり、図１５（ｂ）は、同図（ａ）の１５Ａ−１５Ｂ線における断面図である。
【図１６】本発明の一実施形態を示すものであり、半導体装置の構成を示す断面図である。
【図１７】本発明の一実施形態を示すものであり、半導体装置の構成を示す断面図である。
【図１８】本発明の一実施形態を示すものであり、図１８（ａ）は、半導体装置の構成を示す平面図であり、図１８（ｂ）は、同図（ａ）の１８Ａ−１８Ｂ線における断面図である。
【図１９】図１９（ａ）〜（ｅ）は、本発明の一実施形態を示すものであり、図２（ａ）・（ｂ）に示す半導体装置の製造方法を示す図である。
【図２０】図２０（ａ）〜（ｉ）は、本発明の一実施形態を示すものであり、図１３（ａ）・（ｂ）に示す半導体装置の製造方法を示す図である。
【図２１】図２１（ａ）〜（ｉ）は、本発明の一実施形態を示すものであり、図１３（ａ）・（ｂ）に示す半導体装置の変形例の製造方法を示す図である。
【図２２】図２２（ａ）〜（ｉ）は、本発明の一実施形態を示すものであり、図１５（ａ）・（ｂ）に示す半導体装置の製造方法を示す図である。
【図２３】図２３（ａ）〜（ｉ）は、本発明の一実施形態を示すものであり、図１８（ａ）・（ｂ）に示す半導体装置の製造方法を示す図である。
【符号の説明】
【０４９３】
１ａ〜１ｐ 半導体装置
２〜９ 半導体チップ
１０、１０ａ、１０ｂ 電極パッド
１１ａ〜１１ｃ 下層絶縁層
１２ 上層絶縁層
１３ 中層絶縁層
１１ａｈ、１１ｂｈ、１１ｃｈ、１２ｈ、１３ｈ、１３ｈ−２
開口部
１１ａｓ、１１ｂｓ、１１ｂｓ´、１１ｂｓ´´、１１ｃｓ、１３ｓ、１３ｓ´
側壁部
１２ｓ 側壁部（上層絶縁層の縁）
１２ｈｏ、１２ｈｏ´、１４
陥没部
２１、２１´、２１Ｘ、２１Ｙ 二次配線
２１ａ、２１Ｘａ、２１Ｙａ パッド部
２１ｂ、２１Ｘｂ、２１Ｙｂ 配線部
２１ｃ、２１ｄ、２１Ｘｃ、２１Ｙｃ、２１Ｙｄ ランド部
３１ 半導体チップの縁
５１ 電子回路部（電子回路）
６１Ａ、６１Ｃ 二次配線形成領域
６１Ｂ、６１Ｄ、６２Ｂ、６２Ｄ 二次配線未形成領域

【特許請求の範囲】
【請求項１】
電極パッドが形成される半導体チップと、
上記半導体チップに被覆され、上記電極パッドを部分的に露出させる開口部を有する下層絶縁層と、
上記電極パッドの露出部と接触することで当該電極パッドと導通するパッド部と、当該電極パッドと半導体装置自身の外部の回路とを導通させる外部接続端子を備えるランド部と、当該パッド部とランド部とを導通させる配線部と、を備える二次配線と、
上記二次配線に被覆され、当該二次配線の少なくとも上記ランド部の外部接続端子を露出させる開口部を有する上層絶縁層と、を備える半導体装置であって、
少なくとも上記二次配線の配線部が上記下層絶縁層上に形成され、
少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、
上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上層絶縁層の縁よりも突出していることを特徴とする半導体装置。
【請求項２】
上記二次配線未形成領域は、上記二次配線形成領域及び当該二次配線形成領域の近傍領域を除く領域であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記二次配線未形成領域における下層絶縁層は、上記二次配線形成領域における下層絶縁層未満の厚さで形成されることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
上記二次配線未形成領域において、上記上層絶縁層が形成され、
上記二次配線未形成領域における下層絶縁層及び上層絶縁層の総厚は、上記二次配線形成領域における下層絶縁層以下の厚さで形成されることを特徴とする請求項２に記載の半導体装置。
【請求項５】
上記二次配線未形成領域において、上記上層絶縁層が形成されないことを特徴とする請求項２に記載の半導体装置。
【請求項６】
上記電極パッドは、上記二次配線のランド部の下部に設けられ、
上記二次配線未形成領域は、上記下部に電極パッドが設けられるランド部が形成される領域をさらに除く領域であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
上記半導体チップは、アナログ信号を取り扱う電子回路をさらに備えることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下層絶縁層の厚さが設定されることを特徴とする請求項７に記載の半導体装置。
【請求項９】
請求項１〜８のいずれか１項に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した下層絶縁層を被覆する工程と、
上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、
上記二次配線に、上記二次配線のランド部を露出させる開口部を形成した上記上層絶縁層を被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１０】
上記上層絶縁層を設ける工程において、上記二次配線形成領域及び当該二次配線形成領域の近傍領域にのみ上記上層絶縁層を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
請求項２に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した下層絶縁層を被覆する工程と、
上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、
上記二次配線に、上記二次配線のランド部を露出させる開口部と、上記二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層を、上記二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さとする陥没部と、を形成した上記上層絶縁層を被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項３に記載の半導体装置の製造方法であって、
上記半導体チップに、上記二次配線未形成領域における下層絶縁層を、上記二次配線形成領域における下層絶縁層未満の厚さとする側壁部を形成した上記下層絶縁層を被覆する工程と、
上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、
上記二次配線に、上記二次配線のランド部を露出させる開口部を形成した上記上層絶縁層を被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項４に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した下層絶縁層を被覆する工程と、
上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、
上記二次配線に、上記二次配線のランド部を露出させる開口部と、上記二次配線形成領域及び当該二次配線形成領域の近傍領域を除く二次配線未形成領域における、下層絶縁層及び上層絶縁層の総厚を、当該二次配線形成領域における下層絶縁層の厚さ以下の厚さとする陥没部と、を形成した上記上層絶縁層を被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１４】
請求項８に記載の半導体装置の製造方法であって、
上記半導体チップの上記二次配線未形成領域に側壁部を有する上記下層絶縁層を、上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下層絶縁層の厚さを変化させて設ける工程と、
上記二次配線を、上記半導体チップの電極パッドの露出部と当該二次配線のパッド部とを接触させて設ける工程と、
上記上層絶縁層を上記二次配線に被覆すると共に、当該上層絶縁層に上記二次配線のランド部を露出させる開口部を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１５】
電極パッドが形成されている半導体チップと、
上記半導体チップに被覆されており、上記電極パッドを部分的に露出させる開口部が形成されている下層絶縁層と、
自身の一部が上記電極パッドの露出部と接触することで当該電極パッドと電気的に接続されており、かつ、当該電極パッドから少なくとも上記下層絶縁層を含む下方絶縁層上に引き廻されて形成されている配線部をさらに備える二次配線であって、当該下方絶縁層の厚さが互いに異なる複数層の二次配線と、
少なくとも上記複数層の二次配線における最上位層の二次配線の配線部に被覆されている上方絶縁層と、を備える半導体装置であって、
少なくとも上記複数層の二次配線におけるいずれかの二次配線の配線部が形成されている領域を除く二次配線未形成領域における、少なくとも上記下層絶縁層を含む絶縁層は、少なくとも上記最上位層の二次配線の配線部が形成されている二次配線形成領域における、上記下方絶縁層及び上方絶縁層の総厚未満の厚さで形成されていることを特徴とする半導体装置。
【請求項１６】
上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上方絶縁層の縁よりも突出していることを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
上記二次配線未形成領域は、上記複数層の二次配線におけるいずれかの二次配線の配線部が形成されている領域の近傍領域をさらに除く領域であることを特徴とする請求項１５または１６に記載の半導体装置。
【請求項１８】
上記二次配線未形成領域における下層絶縁層は、上記二次配線形成領域における下方絶縁層未満の厚さで形成されていることを特徴とする請求項１５〜１７のいずれか１項に記載の半導体装置。
【請求項１９】
上記二次配線未形成領域において、上記上方絶縁層が形成されており、
上記二次配線未形成領域における少なくとも下層絶縁層及び上方絶縁層を含む絶縁層の総厚は、上記二次配線形成領域における下方絶縁層以下の厚さで形成されていることを特徴とする請求項１７に記載の半導体装置。
【請求項２０】
上記二次配線未形成領域において、上記上方絶縁層が形成されていないことを特徴とする請求項１７に記載の半導体装置。
【請求項２１】
上記半導体チップは、アナログ信号を取り扱う電子回路をさらに備えることを特徴とする請求項１５〜２０のいずれか１項に記載の半導体装置。
【請求項２２】
上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下方絶縁層の厚さが設定されていることを特徴とする請求項２１に記載の半導体装置。
【請求項２３】
上記複数層の二次配線における少なくとも１本の二次配線に、上記上方絶縁層が被覆されており、
上記複数層の二次配線における少なくとも１本の二次配線は、自身の所定の領域が露出することで、半導体装置自身の外部と電気的に接続するためのランド部をさらに備えることを特徴とする請求項１５〜２２のいずれか１項に記載の半導体装置。
【請求項２４】
上記電極パッドは、上記ランド部の下部に設けられており、かつ、当該ランド部と電気的に接続されており、
上記二次配線未形成領域は、上記下部に電極パッドが設けられるランド部が形成されている領域をさらに除く領域であることを特徴とする請求項２３に記載の半導体装置。
【請求項２５】
請求項１５〜２２のいずれか１項に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを複数個設ける工程と、
上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、
少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、
上記上方絶縁層を、少なくとも上記最上位層の二次配線に被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２６】
上記上方絶縁層を被覆する工程では、
少なくとも上記複数層の二次配線におけるいずれかの二次配線の配線部が形成される領域及び当該領域の近傍領域に上記上方絶縁層を形成することを特徴とする請求項２５に記載の半導体装置の製造方法。
【請求項２７】
上記上方絶縁層を被覆する工程では、
上記二次配線形成領域及び当該二次配線形成領域の近傍領域にのみ上記上方絶縁層を形成することを特徴とする請求項２５に記載の半導体装置の製造方法。
【請求項２８】
請求項１７に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを複数個設ける工程と、
上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、
少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、
上記二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層を、上記二次配線形成領域における、下方絶縁層及び上方絶縁層の総厚未満の厚さとする陥没部を形成した上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２９】
請求項１８に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを複数個設ける工程と、
上記半導体チップに、上記各電極パッドを部分的に露出させる開口部と、上記二次配線未形成領域における下層絶縁層を、上記二次配線形成領域における下方絶縁層未満の厚さとする側壁部と、を形成した上記下層絶縁層を被覆する工程と、
少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、
上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３０】
請求項１９に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを複数個設ける工程と、
上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、
少なくとも上記配線部を除く上記複数層の二次配線の一部と、上記各電極パッドの露出部分と、をそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、
上記二次配線未形成領域における、下層絶縁層及び上方絶縁層を含む絶縁層の総厚を、最上位層の二次配線形成領域における、下方絶縁層以下の厚さとする陥没部と、を形成した上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３１】
請求項２２に記載の半導体装置の製造方法であって、
上記半導体チップの上記二次配線未形成領域に側壁部を有する上記下方絶縁層を、上記半導体チップの特定の領域毎に、上記二次配線と上記電子回路との間の電磁界的干渉の度合を基に、上記下方絶縁層の厚さを変化させて設ける工程と、
上記複数層の二次配線の配線部を除く当該複数層の二次配線の一部を、上記半導体チップの電極パッドの露出部と接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、
上記上方絶縁層を、少なくとも当該最上位層の二次配線に被覆する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３２】
請求項２３または２４に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを複数個設ける工程と、
上記半導体チップに、上記各電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、
上記複数層の二次配線の配線部を除く当該複数層の二次配線の一部を、上記半導体チップの各電極パッドの露出部とそれぞれ接触させると共に、当該複数層の二次配線の配線部を上記下方絶縁層上に設ける工程と、
上記上方絶縁層を、少なくとも上記最上位層の二次配線及び上記複数層の二次配線における少なくとも１本の二次配線に被覆し、かつ、当該複数層の二次配線における少なくとも１本の二次配線に、上記ランド部を形成する工程と、含むことを特徴とする半導体装置の製造方法。
【請求項３３】
電極パッドが形成されている半導体チップと、
上記半導体チップに被覆されており、上記電極パッドを部分的に露出させる開口部が形成されている下層絶縁層と、
自身の一部が上記電極パッドの露出部と接触することで当該電極パッドと電気的に接続されており、かつ、上記下層絶縁層上に引き廻されて形成されている配線部をさらに備える二次配線と、
少なくとも上記二次配線の配線部に被覆されている上層絶縁層と、を備える半導体装置であって、
少なくとも上記二次配線の配線部が形成される領域である二次配線形成領域を除く領域である二次配線未形成領域における、少なくとも下層絶縁層を含む絶縁層は、当該二次配線形成領域における、下層絶縁層及び上層絶縁層の総厚未満の厚さで形成されており、
上記半導体チップにおける、電極パッドが形成された面が伸びている方向に関し、当該半導体チップの縁が、上記上層絶縁層の縁よりも突出していることを特徴とする半導体装置。
【請求項３４】
請求項３３に記載の半導体装置の製造方法であって、
上記半導体チップに、上記電極パッドを部分的に露出させる開口部を形成した上記下層絶縁層を被覆する工程と、
上記二次配線を、上記半導体チップの電極パッドの露出部分と、上記配線部を除く当該二次配線の一部と、を接触させて設ける工程と、
上記二次配線に、上記上層絶縁層を被覆する工程とを含むことを特徴とする半導体装置の製造方法。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【公開番号】特開２００９−２１２４８１（Ｐ２００９−２１２４８１Ａ）
【公開日】平成２１年９月１７日（２００９．９．１７）
【国際特許分類】
【出願番号】特願２００８−１１１０４７（Ｐ２００８−１１１０４７）
【出願日】平成２０年４月２２日（２００８．４．２２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】