説明

Fターム[5F033VV08]の内容

半導体集積回路装置の内部配線 (234,551) | 配線の用途 (10,506) | 受動素子 (1,084)

Fターム[5F033VV08]の下位に属するFターム

抵抗 (216)
容量 (664)

Fターム[5F033VV08]に分類される特許

121 - 140 / 204


【課題】インダクタで生じた磁場が集積回路に対して影響を与えることを防止し、かつ、インダクタの磁気特性を劣化させることのない半導体装置を提供する。
【解決手段】本発明の半導体装置10は、半導体基板11と、この半導体基板11に重ねて配されるインダクタ12とを備えている。半導体基板11とインダクタ12との間には、磁気シールド層13が配される。磁気シールド層13は、半導体基板11側に配された、高導電率材料からなる高導電率層16と、インダクタ12側に配された、高透磁率材料からなる高透磁率層17とを隣接して重ねた2層構造を成す。 (もっと読む)


【課題】半導体装置の実装効率を向上する。
【解決手段】表面側に電子デバイスが形成されてなる半導体基板と、前記半導体基板の裏面側に形成されるインダクタと、前記半導体基板の表面と裏面との間を貫通し、前記電子デバイスと前記インダクタとを電気的に接続する貫通電極と、前記半導体基板の裏面側の前記インダクタの形成位置と相反する前記半導体基板の表面側の位置に形成される、前記インダクタのインダクタンスを安定化させるための導電パターンと、を有する半導体装置である。 (もっと読む)


半導体ウエハにウエハ貫通相互接続を提供するものであり、半導体ウエハの場合により凹状になった部分に犠牲膜(110)を形成すること、そのウエハの片面に面する犠牲膜の露出部分を覆うようにウエハの片面上に金属被膜(124)を堆積すること、ウエハの他面に面する犠牲膜の露出部分を場合によりエッチングした後に除去すること、及び既に堆積した金属被膜に接触するように該ウエハの他面上に金属被膜(130)を堆積することを含む。薄い金属膜を使用してコンデンサ型及び他の構造を提供するための技術も開示する。
(もっと読む)


【課題】インダクタ素子を有する半導体装置において、インダクタにより占有される面積を縮小し、かつ、該インダクタ配線における電流エレクトロマイグレーション耐性を向上させ、かつ好ましくない寄生容量の増加を抑制する。
【解決手段】膜厚の厚い金属配線1により上層インダクタ部を形成する。膜厚が薄い下層の金属配線2と金属配線3とを並列接続して下層インダクタ部を形成する。上層インダクタ部と下層インダクタ部とを層間プラグ4により直列接続する。最下層の金属配線3の配線幅を狭くする。 (もっと読む)


【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。
【解決手段】薄膜トランジスタと、薄膜トランジスタ上に第1の層間絶縁膜と、第1の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第1の電極と、ソース領域またはドレイン領域の他方に電気的に接続される第2の電極と、第1の層間絶縁膜、第1の電極、及び第2の電極上に形成された第2の層間絶縁膜と、第2の層間絶縁膜上の、第1の電極または第2の電極の一方に電気的に接続される第1の配線と、第2の層間絶縁膜上の、第1の電極または第2の電極の他方に電気的に接続されない第2の配線とを有し、第2の配線と前記第1の電極または第2の電極の他方は、第2の層間絶縁膜中に形成された分断領域によって、電気的に接続されない半導体装置及びその作製方法に関するものである。 (もっと読む)


【課題】コスト増を招くことなく高いインダクタンス値を得る。
【解決手段】半導体基板10にインダクタ素子40が形成される。粉末状の磁性体が分散された樹脂材で形成され、インダクタ素子40を覆う磁性樹脂体30、66を備える。また、巻き線41における配線間の隙間を埋めるように、透磁率の低い材料として非磁性の樹脂層42が製膜されている。樹脂剤42は磁性樹脂層30を形成する材料の中、磁性体が添加されない樹脂で形成される。 (もっと読む)


【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。また信頼性の高い半導体装置を提供する。
【解決手段】チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜131〜134と、ゲート絶縁膜と、ゲート電極103〜106とを有する薄膜トランジスタ118〜121と、層間絶縁膜と、層間絶縁膜中に形成され、ソース領域またはドレイン領域の一方に達する複数のコンタクトホール142を含む第1のコンタクトホールと、ソース領域またはドレイン領域の他方に達する第2のコンタクトホール141とを有し、第2のコンタクトホール141の径は、第1のコンタクトホールに含まれる複数のコンタクトホール142のそれぞれの径より大きく、第1のコンタクトホール142の底面積の合計と、第2のコンタクトホール141の底面積は等しい半導体装置に関するものである。 (もっと読む)


【課題】メモリにおけるデータの読み出しに関し、低消費電力なメモリを搭載した半導体装置を提供することを課題とする。
【解決手段】ワード線と、ビット線と、ワード線及びビット線に電気的に接続されたメモリセルを有する半導体装置において、ビット線に接続され、ビット線の電位をメモリセルに保持されたデータを読み出すための電位にするプリチャージ回路を有し、プリチャージ回路はビット線毎に設けられており、ビット線毎にメモリセルに保持されたデータを読み出すための電位にする構成とする。 (もっと読む)


【課題】高信頼性かつ低コストに製造することが可能な、多層間にまたがる配線を有する半導体装置およびその製造方法を提供する。
【解決手段】GaAs基板1の上方に位置するAuを含むインダクタ配線4と、インダクタ配線4の上に位置し、Fとの化合物の沸点または昇華温度が300℃以上となるAlを含むインダクタ配線上層5とを上層の層間絶縁膜6で覆った後、Fを含むガスでインダクタ配線上層5が露出するまで上層の層間絶縁膜6をドライエッチングし、上層の層間絶縁膜6のエッチングで露出したインダクタ配線上層5をClを含むガスでドライエッチングする。 (もっと読む)


【課題】半導体装置を無線装置の基板に実装した場合に、実装前後で導電層のインダクタ周辺の寄生容量に変化が生じインダクタとの結合容量が変わり、インダクタ値が変化してしまうことのない、WLCSP構造の半導体装置を提供する。
【解決手段】半導体装置100は、半導体基盤101と、半導体基盤の上層側に導電体で形成される遮蔽体20Bと、半導体基盤の上層側に導電体および半導体で形成される能動体20Aと、遮蔽体と能動体の間に形成され、遮蔽体と能動体とを電気的に絶縁する絶縁層106P、106Qとを有し、遮蔽体は、板状に形成される第1導電層110Bと、第1導電層の上層側に形成され、第1導電層に接続される第1外部電極102Bとを含み、能動体は、半導体基盤と第1導電層の間に形成され、半導体基盤に接続される第2導電層103、110Aを含む構成とする。 (もっと読む)


【課題】工程数の低減と共に、バービア底部での抵抗値異常や断線を抑制しうるRF集積回路及びその製造方法を提供することを課題とする。
【解決手段】基体上にボンディングパッド層と積層インダクタとを備え、該積層インダクタが、最下層インダクタ層上に上層インダクタ層を積層させた構成を有し、前記最下層インダクタ層が、前記ボンディングパッド層と同一の材料からなることを特徴とするRF集積回路により上記課題を解決する。 (もっと読む)


【課題】半導体デバイスのインダクタなどの1ミクロン以上の厚い金属層の形成において、金属欠陥の発生を低減する製造方法を提供する。
【解決手段】誘電体層の上に、厚いアルミニウムなどの金属層の2分の1の厚さを持つ第1部分115aがスパッタ法により堆積される。この第1部分は圧縮応力または引張り応力を有する。次にTiN層などの応力補償層120がこの上に堆積される。この応力補償層は第1部分の応力とは逆向きの応力を持つ様に、窒素ガスを含む雰囲気中でスパッタする。次いで金属層の2分の1の厚さを持つ第2部分115aが、第1部分と同様の方法でこの上に堆積される。この後パターン形成しインダクタ110とする。 (もっと読む)


本発明は、基板(100)上にアクティブ層(101)を形成する段階および少なくとも基板(100)が出現するまで、トレンチ(102)をアクティブ層(101)内に形成することでコンポーネントを個別化する段階を含む、電子コンポーネント(111)のマトリクスを製造する方法に関する。この方法は、アクティブ層(101)上に機能材料の層(102)を蒸着する段階と、前記トレンチ(102)を充填し、電子コンポーネント(111)の上側面に薄膜(115)を形成するように、材料の層(103)上に感光性樹脂(104)を蒸着する段階と、トレンチの樹脂の部分の露光を少なくしつつ樹脂(104)を放射線に少なくとも部分的に曝露する段階と、適切に露光された部分を除去するように樹脂(104)を現像する段階と、現像段階の後、外面に現われる機能材料の層(103)の部分を除去する段階と、樹脂の残り部分を除去する段階とを含む。
(もっと読む)


【課題】TFD素子の第1電極15に含有される水素の量及び分布は、当該金属を用いたTFD素子の動作特性に影響を与える。例えば第1電極15中の水素量を増加させるとTFD素子の絶縁抵抗値を高くでき好適である。反面水素が過剰量入るとTFD素子外に水素が時間と共に飛散し、TFD素子の電気特性が不安定になる。当該水素はTa膜成膜後Ta膜を大気中に晒すことで大気中の水素を吸収させることで導入しているため、水素量の制御が困難であるという問題があった。
【解決手段】第1電極15を覆う第1散逸阻止膜5を減圧雰囲気中で除去する。この工程により、第1電極15中に蓄えられていた水素は第1電極15外に放出される。放出後、大気に晒すことなく新たに水素を吸着させ、更に第2散逸阻止膜6を形成することで内蔵水素量が制御されたTFD素子の提供が可能となる。 (もっと読む)


【課題】省スペース性および高周波特性を両立する半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置100は、半導体基板1と、半導体基板1上に形成されたサブコレクタ層2と、サブコレクタ層2上に形成されたコレクタ層3と、コレクタ層3上に形成されたベース層4と、ベース層4上に形成されたエミッタ層5と、コレクタ層3と接続されるコレクタ電極8aと、ベース層4と接続されるベース電極7と、エミッタ層5と接続されるエミッタ電極6と、サブコレクタ層2をスパイラル状に区画する絶縁領域16と、スパイラル状に区画されたサブコレクタ層2の一端に接続される第1のインダクタ電極8bと、スパイラル状に区画されたサブコレクタ層2の他端に接続される第2のインダクタ電極8cとを備える。 (もっと読む)


【課題】半導体基板にスルーホールを形成する工程や、半導体基板を裏面から研磨する工程は、非常に長い時間を要し生産性を低下させる要因となる。また、半導体基板を積層する構造であるため、積層して形成された半導体集積回路は厚くなり機械的な柔軟性に劣っている。
【解決手段】複数の基板上に剥離層を形成し、剥離層上に半導体素子、および貫通配線のための開口部を形成する。そして、半導体素子を有する層を基板から剥離し、重ね合わせて積層し、開口部に導電性を有する層を形成して貫通配線を形成することによって半導体集積回路を作製する。 (もっと読む)


【課題】 半導体基体中に高いQ値のスパイラル形状インダクタを形成する。
【解決手段】 能動デバイス領域からなる半導体基体上に形成されたインダクタであって、インダクタは半導体基体に積層される誘電体層上に形成された導電線からなる。導電線は、一つの実施例においては平面スパイラル形状である所望の形状にパターン成形され、エッチング加工される。インダクタの下の基体領域はインダクタのQ値を上げるために除去される。 (もっと読む)


本発明は、導電または絶縁基板上に成長されるナノ構造体およびそれを作る方法を提供する。請求項の方法によって成長されるナノ構造体は、電子装置における相互接続および/または熱の散逸体に適切である。
(もっと読む)


【課題】所定厚みの導電膜で形成した配線構造体及びその形成方法において、高周波の電流を通電する際に表皮効果による電流密度の局部的な増大が生じることを抑制できる配線構造体及びその形成方法を提供する。
【解決手段】所定厚みの導電膜30で形成した配線構造体において、導電膜30は、通電方向を横断する断面による断面形状を上方に向けて膨出した湾曲形状とする。そのために、所定のパターンに導電膜30で配線が形成される基板の配線形成領域にパターンに沿って絶縁膜20を配設する工程と、配設された絶縁膜20の上面を上方に向けて膨出した湾曲面とする工程と、基板の上面に所定の膜厚の導電膜30を製膜する工程と、製膜された導電膜をパターンニングしてパターンを形成する工程とによって形成する。 (もっと読む)


【課題】駆動用の電池の経時的劣化に伴う電池の残存容量の確認や電池の交換作業をすることなく、個体情報を送受信することができ、且つ外部からの電波または電磁波の電力が十分でない場合であっても良好な個体情報の送受信状態を維持するRFIDを有する半導体装置を提供することを課題とする。
【解決手段】RFIDにおける電力を供給するための電源としてバッテリー(2次電池ともいう)を設ける。そして、外部から受信した信号から得られる電力が所定の電力より大きいときには、その余剰電力をバッテリーに蓄え、外部から受信した信号から得られる電力が所定の電力より小さいときには、バッテリーから得られる電力を駆動するための電力に用いる。 (もっと読む)


121 - 140 / 204