半導体装置
【課題】合計長が長くなることにより抵抗値が大きくなり、また、表皮効果により、実施的な抵抗値が大きくなった。
【解決手段】インダクタを含む半導体装置であって、前記インダクタは、（１）第１の導体と、当該第１の導体の表面に形成されている、前記第１の導体より導電性が高い第２の導体と備える渦巻状の巻線本体と、（２）第３の導体と、当該第３の導体の表面に形成されている、前記第３の導体より導電性が高い第４の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、（３）前記巻線本体の中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有する。
【解決手段】インダクタを含む半導体装置であって、前記インダクタは、（１）第１の導体と、当該第１の導体の表面に形成されている、前記第１の導体より導電性が高い第２の導体と備える渦巻状の巻線本体と、（２）第３の導体と、当該第３の導体の表面に形成されている、前記第３の導体より導電性が高い第４の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、（３）前記巻線本体の中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタを有する半導体装置に関する。
【背景技術】
【０００２】
図４は、従来のインダクタを有する半導体装置の構成を示す平面図及び断面図である
。従来の半導体装置ＳＤ１０は、下記の特許文献１〜特許文献３に記載された、インダクタを備える半導体装置と同様に、図４（Ｂ）に示されるように、シリコン基板等の基板ＳＢ上に形成されている回路ＣＫＴの上方にパシベーション層ＰＶを隔てて、層ＬＹ１０、ＬＹ２０に亘りインダクタＣＬ１０を有する。当該インダクタＣＬ１０は、図４（Ａ）、（Ｂ）に示されるように、巻線本体Ｗ１０と配線Ｌ１０とを備える。巻線本体Ｗ１０は、中心側の端部ＥＤ１０ａと外側の端部ＥＤ１０ｂとを有し、また、配線Ｌ１０は、巻線本体Ｗ１０の端部ＥＤ１０ａに近い中心側の端部ＥＤ２０ａと、例えば、回路ＣＫＴへの接続個所であるパッドＰＤに接続されている外側の端部ＥＤ２０ｂとを有する。
【０００３】
図５は、図４中の二点鎖線で示される範囲ａ１０、ａ２０を詳細に示す。図５（Ａ）に示されるように、巻線本体Ｗ１０は、導体ＭＴ（Ｗ１０）により構成されており、当該導体ＭＴ（Ｗ１０）は、層ＬＹ２０中で絶縁膜ＤＥ２０上に形成されており、かつ、ソルダーレジストＳＲにより覆われている。また、図５（Ｂ）に示されるように、配線Ｌ１０は、導体ＭＴ（Ｌ１０）により構成されており、当該導体ＭＴ（Ｌ１０）は、層ＬＹ１０中で絶縁膜ＤＥ１０上に形成されている。
【０００４】
【特許文献１】特開２００２−１６４４６８号公報
【特許文献２】特開２００３−３４７４１０号公報
【特許文献３】特開２００２−５７２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体装置ＳＤ１０では、図４（Ｂ）に示されるように、巻線本体Ｗ１０と配線Ｌ１０とを接続するためのビアＶ１０が、当該巻線本体Ｗ１０及び配線Ｌ１０に対し垂直に（柱状に）設けられていることから、長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計長が長くなり、その結果、抵抗値が大きくなるという問題があった。
【０００６】
従来の半導体装置ＳＤ１０では、また、高周波の電流（信号）が、表皮効果により、図５（Ａ）、（Ｂ）に図示された導体ＭＴ（Ｗ１０）、ＭＴ（Ｌ１０）の表面に集中的に流れることから、実質的に抵抗値が増加し、その結果、Ｑ値（周波数選択度）が悪化するという問題もあった。
【課題を解決するための手段】
【０００７】
本発明は、上記した課題を解決すべく、以下の適用例により実現される。
【０００８】
［適用例１］
インダクタを含む半導体装置であって、
前記インダクタは、
（１）第１の導体と、当該第１の導体の表面に形成されている、前記第１の導体より導電性が高い第２の導体とを備える渦巻状の巻線本体と、
（２）第３の導体と、当該第３の導体の表面に形成されている、前記第３の導体より導電性が高い第４の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、
（３）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有することを特徴とする半導体装置。
【０００９】
適用例１の半導体装置によれば、前記ビアが前記本体と前記配線とを斜めに接続することにより、前記巻線本体及び前記配線に亘る長さ（図１（Ｂ）の長さＬＧ１、ＬＧ２、ＬＧ３の合計長）が従来の長さ（長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計長）より短くなることから、抵抗値を従来に比して低減させることが可能となる。
【００１０】
適用例１の半導体装置によれば、また、前記巻線本体が、前記第１、第２の導体により構成されており、前記巻線本体の表面での抵抗値を従来に比して低減させることができ、同様にして、前記配線が、前記第３、第４の導体により構成されていることにより、前記配線の表面での抵抗値を従来に比して低減させることができ、その結果、Ｑ値の悪化を回避することが可能となる。
【００１１】
［適用例２］
前記巻線本体は、前記第１の導体と前記第２の導体とを接合させるための第５の導体を更に備え、
前記配線は、前記第３の導体と前記第４の導体とを接合させるための第６の導体を更に備えることを特徴とする適用例１の半導体装置。
【発明を実施するための最良の形態】
【００１２】
実施例の半導体装置について図面を参照して説明する。
【００１３】
図１は、実施例の半導体装置の構成を示す平面図及び断面図である。実施例の半導体装置ＳＤ１は、図１に示されるように、基板ＳＢ上に形成されている回路ＣＫＴの上方にパシベーション層ＰＶを隔てて、層ＬＹ１及び当該層ＬＹ１の上層であるＬＹ２に亘り、不平衡型（シングルエンド）のインダクタＣＬ１を有する。
【００１４】
インダクタＣＬ１は、巻線本体Ｗ１と配線Ｌ１とを備える。巻線本体Ｗ１は、層ＬＹ２中に形成されており、渦巻状であり、中心側の端部ＥＤ１ａと外側の端部ＥＤ１ｂとを有する。
【００１５】
配線Ｌ１は、層ＬＹ１中に形成されており、巻線本体Ｗ１の端部ＥＤ１ａの近傍から巻線本体Ｗ１の外側に向けて、より正確には、巻線本体Ｗ１の端部ＥＤ１ｂに向けて直線状に延在している。配線Ｌ１は、中心側の端部ＥＤ２ａと、外側の端部ＥＤ２ｂとを有する。
【００１６】
巻線本体Ｗ１と配線Ｌ１とは、図１（Ａ）、（Ｂ）に示されるように、巻線本体Ｗ１の端部ＥＤ１ａと配線Ｌ１の端部ＥＤ２ａとがビアＶ１により接続されている。ビアＶ１は、より正確には、図１（Ｂ）に示されるように、端部ＥＤ１ａと端部ＥＤ２ａとを、斜めに、即ち、ＸＹ平面に垂直でない姿勢で（Ｚ軸方向に平行でない姿勢で）、換言すれば、巻線本体Ｗ１と垂直でなくかつ配線Ｌ１とも垂直でない姿勢で接続している。
【００１７】
図２（Ａ）、（Ｂ）及び図３（Ａ）、（Ｂ）は、それぞれ、図１中で二点鎖線で図示されている範囲ａ１、ａ２を詳細に示す。巻線本体Ｗ１は、図２（Ａ）に示されるように、絶縁膜ＤＥ２上に形成されている導体ＭＴ（Ｗ１）ａと、当該導体ＭＴ（Ｗ１）ａの表面に形成されている、前記導体ＭＴ（Ｗ１）ａより導電性が高い導体ＭＴ（Ｗ１）ｂとから構成されており、さらに、ソルダーレジストＳＲにより覆われている。
【００１８】
同様にして、配線Ｌ１は、図２（Ｂ）に示されるように、絶縁膜ＤＥ１上に形成されている導体ＭＴ（Ｌ１）ａと、当該導体ＭＴ（Ｌ１）ｂの表面に形成されている、前記導体ＭＴ（Ｌ１）ａより導電性が高い導体ＭＴ（Ｌ１）ｂとから構成されている。
【００１９】
導体ＭＴ（Ｗ１）ａ、ＭＴ（Ｌ１）ａは、例えば、銅であり、導体ＭＴ（Ｗ１）ｂ、ＭＴ（Ｌ１）ｂは、例えば、金である。ここで、導体ＭＴ（Ｗ１）ａ、ＭＴ（Ｌ１）ａが銅であり、導体ＭＴ（Ｗ１）ｂ、ＭＴ（Ｌ１）ｂが金であるときには、導体ＭＴ（Ｗ１）ａと導体ＭＴ（Ｗ１）ｂとの接合を確保すべく、図３（Ａ）に示されるように、例えば、ニッケル、チタン、チタンタングステン等の導体ＭＴ（Ｗ１）ｃを介在させることが望ましく、同様に、導体ＭＴ（Ｌ１）ａと導体ＭＴ（Ｌ１）ｂとの接合を確保すべく、図３（Ｂ）に示されるように、例えば、ニッケル、チタン、チタンタングステン等の導体ＭＴ（Ｌ１）ｃを介在させることが望ましい。
【００２０】
上記したように、実施例の半導体装置ＳＤ１では、ビアＶ１が、巻線本体Ｗ１と配線Ｌ１とを斜めに接続することにより、インダクタＣＬ１の長さ、より正確には、図１（Ｂ）に図示された長さＬＧ１、ＬＧ２、ＬＧ３の合計の長さが、図４（Ｂ）に図示された長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計の長さより短くなることから、従来に比して抵抗値を低減させることが可能となる。
【００２１】
実施例の半導体装置ＳＤ１では、さらに、巻線本体Ｗ１が、図２（Ａ）に示されるように、導体ＭＴ（Ｗ１）ａと、当該導体ＭＴ（Ｗ１）ａの表面に形成されている、前記導体ＭＴ（Ｗ１）ａより導電性が高いＭＴ（Ｗ１）ｂとにより構成されており、同様に、配線Ｌ１が、図２（Ｂ）に示されるように、導体ＭＴ（Ｌ１）ａと、当該導体ＭＴ（Ｌ１）ａの表面に形成されている、前記導体ＭＴ（Ｌ１）ａより導電性が高いＭＴ（Ｌ１）ｂにより構成されていることから、高周波の電流が、巻線本体Ｗ１の表面及び配線Ｌ１の表面に流れ易くなり、結果的に、Ｑ値が悪化することを回避することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】実施例の半導体装置の構成を示す図。
【図２】実施例の巻線本体及び配線の構成を示す図（その１）。
【図３】実施例の巻線本体及び配線の構成を示す図（その２）。
【図４】従来の半導体装置の構成を示す図。
【図５】従来の巻線本体及び配線の構成を示す図。
【符号の説明】
【００２３】
ＳＤ１…半導体装置、Ｌ１…インダクタ、Ｗ１…巻線本体、Ｖ１…ビア、ＭＴ（Ｗ１）ａ，ＭＴ（Ｗ１）ｂ，ＭＴ（Ｌ１）ａ，ＭＴ（Ｌ１）ｂ…導体。
【技術分野】
【０００１】
本発明は、インダクタを有する半導体装置に関する。
【背景技術】
【０００２】
図４は、従来のインダクタを有する半導体装置の構成を示す平面図及び断面図である
。従来の半導体装置ＳＤ１０は、下記の特許文献１〜特許文献３に記載された、インダクタを備える半導体装置と同様に、図４（Ｂ）に示されるように、シリコン基板等の基板ＳＢ上に形成されている回路ＣＫＴの上方にパシベーション層ＰＶを隔てて、層ＬＹ１０、ＬＹ２０に亘りインダクタＣＬ１０を有する。当該インダクタＣＬ１０は、図４（Ａ）、（Ｂ）に示されるように、巻線本体Ｗ１０と配線Ｌ１０とを備える。巻線本体Ｗ１０は、中心側の端部ＥＤ１０ａと外側の端部ＥＤ１０ｂとを有し、また、配線Ｌ１０は、巻線本体Ｗ１０の端部ＥＤ１０ａに近い中心側の端部ＥＤ２０ａと、例えば、回路ＣＫＴへの接続個所であるパッドＰＤに接続されている外側の端部ＥＤ２０ｂとを有する。
【０００３】
図５は、図４中の二点鎖線で示される範囲ａ１０、ａ２０を詳細に示す。図５（Ａ）に示されるように、巻線本体Ｗ１０は、導体ＭＴ（Ｗ１０）により構成されており、当該導体ＭＴ（Ｗ１０）は、層ＬＹ２０中で絶縁膜ＤＥ２０上に形成されており、かつ、ソルダーレジストＳＲにより覆われている。また、図５（Ｂ）に示されるように、配線Ｌ１０は、導体ＭＴ（Ｌ１０）により構成されており、当該導体ＭＴ（Ｌ１０）は、層ＬＹ１０中で絶縁膜ＤＥ１０上に形成されている。
【０００４】
【特許文献１】特開２００２−１６４４６８号公報
【特許文献２】特開２００３−３４７４１０号公報
【特許文献３】特開２００２−５７２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体装置ＳＤ１０では、図４（Ｂ）に示されるように、巻線本体Ｗ１０と配線Ｌ１０とを接続するためのビアＶ１０が、当該巻線本体Ｗ１０及び配線Ｌ１０に対し垂直に（柱状に）設けられていることから、長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計長が長くなり、その結果、抵抗値が大きくなるという問題があった。
【０００６】
従来の半導体装置ＳＤ１０では、また、高周波の電流（信号）が、表皮効果により、図５（Ａ）、（Ｂ）に図示された導体ＭＴ（Ｗ１０）、ＭＴ（Ｌ１０）の表面に集中的に流れることから、実質的に抵抗値が増加し、その結果、Ｑ値（周波数選択度）が悪化するという問題もあった。
【課題を解決するための手段】
【０００７】
本発明は、上記した課題を解決すべく、以下の適用例により実現される。
【０００８】
［適用例１］
インダクタを含む半導体装置であって、
前記インダクタは、
（１）第１の導体と、当該第１の導体の表面に形成されている、前記第１の導体より導電性が高い第２の導体とを備える渦巻状の巻線本体と、
（２）第３の導体と、当該第３の導体の表面に形成されている、前記第３の導体より導電性が高い第４の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、
（３）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有することを特徴とする半導体装置。
【０００９】
適用例１の半導体装置によれば、前記ビアが前記本体と前記配線とを斜めに接続することにより、前記巻線本体及び前記配線に亘る長さ（図１（Ｂ）の長さＬＧ１、ＬＧ２、ＬＧ３の合計長）が従来の長さ（長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計長）より短くなることから、抵抗値を従来に比して低減させることが可能となる。
【００１０】
適用例１の半導体装置によれば、また、前記巻線本体が、前記第１、第２の導体により構成されており、前記巻線本体の表面での抵抗値を従来に比して低減させることができ、同様にして、前記配線が、前記第３、第４の導体により構成されていることにより、前記配線の表面での抵抗値を従来に比して低減させることができ、その結果、Ｑ値の悪化を回避することが可能となる。
【００１１】
［適用例２］
前記巻線本体は、前記第１の導体と前記第２の導体とを接合させるための第５の導体を更に備え、
前記配線は、前記第３の導体と前記第４の導体とを接合させるための第６の導体を更に備えることを特徴とする適用例１の半導体装置。
【発明を実施するための最良の形態】
【００１２】
実施例の半導体装置について図面を参照して説明する。
【００１３】
図１は、実施例の半導体装置の構成を示す平面図及び断面図である。実施例の半導体装置ＳＤ１は、図１に示されるように、基板ＳＢ上に形成されている回路ＣＫＴの上方にパシベーション層ＰＶを隔てて、層ＬＹ１及び当該層ＬＹ１の上層であるＬＹ２に亘り、不平衡型（シングルエンド）のインダクタＣＬ１を有する。
【００１４】
インダクタＣＬ１は、巻線本体Ｗ１と配線Ｌ１とを備える。巻線本体Ｗ１は、層ＬＹ２中に形成されており、渦巻状であり、中心側の端部ＥＤ１ａと外側の端部ＥＤ１ｂとを有する。
【００１５】
配線Ｌ１は、層ＬＹ１中に形成されており、巻線本体Ｗ１の端部ＥＤ１ａの近傍から巻線本体Ｗ１の外側に向けて、より正確には、巻線本体Ｗ１の端部ＥＤ１ｂに向けて直線状に延在している。配線Ｌ１は、中心側の端部ＥＤ２ａと、外側の端部ＥＤ２ｂとを有する。
【００１６】
巻線本体Ｗ１と配線Ｌ１とは、図１（Ａ）、（Ｂ）に示されるように、巻線本体Ｗ１の端部ＥＤ１ａと配線Ｌ１の端部ＥＤ２ａとがビアＶ１により接続されている。ビアＶ１は、より正確には、図１（Ｂ）に示されるように、端部ＥＤ１ａと端部ＥＤ２ａとを、斜めに、即ち、ＸＹ平面に垂直でない姿勢で（Ｚ軸方向に平行でない姿勢で）、換言すれば、巻線本体Ｗ１と垂直でなくかつ配線Ｌ１とも垂直でない姿勢で接続している。
【００１７】
図２（Ａ）、（Ｂ）及び図３（Ａ）、（Ｂ）は、それぞれ、図１中で二点鎖線で図示されている範囲ａ１、ａ２を詳細に示す。巻線本体Ｗ１は、図２（Ａ）に示されるように、絶縁膜ＤＥ２上に形成されている導体ＭＴ（Ｗ１）ａと、当該導体ＭＴ（Ｗ１）ａの表面に形成されている、前記導体ＭＴ（Ｗ１）ａより導電性が高い導体ＭＴ（Ｗ１）ｂとから構成されており、さらに、ソルダーレジストＳＲにより覆われている。
【００１８】
同様にして、配線Ｌ１は、図２（Ｂ）に示されるように、絶縁膜ＤＥ１上に形成されている導体ＭＴ（Ｌ１）ａと、当該導体ＭＴ（Ｌ１）ｂの表面に形成されている、前記導体ＭＴ（Ｌ１）ａより導電性が高い導体ＭＴ（Ｌ１）ｂとから構成されている。
【００１９】
導体ＭＴ（Ｗ１）ａ、ＭＴ（Ｌ１）ａは、例えば、銅であり、導体ＭＴ（Ｗ１）ｂ、ＭＴ（Ｌ１）ｂは、例えば、金である。ここで、導体ＭＴ（Ｗ１）ａ、ＭＴ（Ｌ１）ａが銅であり、導体ＭＴ（Ｗ１）ｂ、ＭＴ（Ｌ１）ｂが金であるときには、導体ＭＴ（Ｗ１）ａと導体ＭＴ（Ｗ１）ｂとの接合を確保すべく、図３（Ａ）に示されるように、例えば、ニッケル、チタン、チタンタングステン等の導体ＭＴ（Ｗ１）ｃを介在させることが望ましく、同様に、導体ＭＴ（Ｌ１）ａと導体ＭＴ（Ｌ１）ｂとの接合を確保すべく、図３（Ｂ）に示されるように、例えば、ニッケル、チタン、チタンタングステン等の導体ＭＴ（Ｌ１）ｃを介在させることが望ましい。
【００２０】
上記したように、実施例の半導体装置ＳＤ１では、ビアＶ１が、巻線本体Ｗ１と配線Ｌ１とを斜めに接続することにより、インダクタＣＬ１の長さ、より正確には、図１（Ｂ）に図示された長さＬＧ１、ＬＧ２、ＬＧ３の合計の長さが、図４（Ｂ）に図示された長さＬＧ１０、ＬＧ２０、ＬＧ３０の合計の長さより短くなることから、従来に比して抵抗値を低減させることが可能となる。
【００２１】
実施例の半導体装置ＳＤ１では、さらに、巻線本体Ｗ１が、図２（Ａ）に示されるように、導体ＭＴ（Ｗ１）ａと、当該導体ＭＴ（Ｗ１）ａの表面に形成されている、前記導体ＭＴ（Ｗ１）ａより導電性が高いＭＴ（Ｗ１）ｂとにより構成されており、同様に、配線Ｌ１が、図２（Ｂ）に示されるように、導体ＭＴ（Ｌ１）ａと、当該導体ＭＴ（Ｌ１）ａの表面に形成されている、前記導体ＭＴ（Ｌ１）ａより導電性が高いＭＴ（Ｌ１）ｂにより構成されていることから、高周波の電流が、巻線本体Ｗ１の表面及び配線Ｌ１の表面に流れ易くなり、結果的に、Ｑ値が悪化することを回避することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】実施例の半導体装置の構成を示す図。
【図２】実施例の巻線本体及び配線の構成を示す図（その１）。
【図３】実施例の巻線本体及び配線の構成を示す図（その２）。
【図４】従来の半導体装置の構成を示す図。
【図５】従来の巻線本体及び配線の構成を示す図。
【符号の説明】
【００２３】
ＳＤ１…半導体装置、Ｌ１…インダクタ、Ｗ１…巻線本体、Ｖ１…ビア、ＭＴ（Ｗ１）ａ，ＭＴ（Ｗ１）ｂ，ＭＴ（Ｌ１）ａ，ＭＴ（Ｌ１）ｂ…導体。
【特許請求の範囲】
【請求項１】
インダクタを含む半導体装置であって、
前記インダクタは、
（１）第１の導体と、当該第１の導体の表面に形成されている、前記第１の導体より導電性が高い第２の導体とを備える渦巻状の巻線本体と、
（２）第３の導体と、当該第３の導体の表面に形成されている、前記第３の導体より導電性が高い第４の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、
（３）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有することを特徴とする半導体装置。
【請求項２】
前記巻線本体は、前記第１の導体と前記第２の導体とを接合させるための第５の導体を更に備え、
前記配線は、前記第３の導体と前記第４の導体とを接合させるための第６の導体を更に備えることを特徴とする請求項１記載の半導体装置。
【請求項１】
インダクタを含む半導体装置であって、
前記インダクタは、
（１）第１の導体と、当該第１の導体の表面に形成されている、前記第１の導体より導電性が高い第２の導体とを備える渦巻状の巻線本体と、
（２）第３の導体と、当該第３の導体の表面に形成されている、前記第３の導体より導電性が高い第４の導体とを備え、前記巻線本体の両端部のうち中心側の端部を起点として外側に向けて延在する配線と、
（３）前記巻線本体の前記中心側の端部と前記配線の中心側の端部とを斜めに接続するビアと、を有することを特徴とする半導体装置。
【請求項２】
前記巻線本体は、前記第１の導体と前記第２の導体とを接合させるための第５の導体を更に備え、
前記配線は、前記第３の導体と前記第４の導体とを接合させるための第６の導体を更に備えることを特徴とする請求項１記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−２１８５３７（Ｐ２００９−２１８５３７Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００８−６３７４３（Ｐ２００８−６３７４３）
【出願日】平成２０年３月１３日（２００８．３．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２０年３月１３日（２００８．３．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]