【課題】信号ラインの直列抵抗成分を充分に下げると共に、高周波信号を伝送する場合であっても高周波抵抗を下げることができ、例えば大電力用ＭＭＩＣで採用しても電力利得をさらに上げることが可能な半導体装置を提供する。
【解決手段】所定の素子が形成された半導体基板上に、層間膜と上下２層配線構造の信号ラインを含むマイクロストリップライン線路３００が形成される半導体装置であって、下層配線３０６上には、下層配線３０６を開口する複数のコンタクトホール３１０を有する層間膜が形成され、上層配線３１２は、コンタクトホール３１０の側面及び底面を含む全表面に形成される。 （もっと読む）

【課題】絶縁膜の凹部に沿って成膜した銅及び添加金属例えばＭｎの合金層を利用してバリア膜と銅膜とを形成し、その後銅配線を埋め込むにあたって、銅膜中のＭｎの量を低減し、配線抵抗の上昇を抑えること。
【解決手段】ウエハキャリアに対してウエハの受け渡しをするローダモジュールに真空搬送モジュールをロードロック室を介して接続し、この真空搬送モジュールに、有機酸である蟻酸の蒸気をウエハに供給する蟻酸処理モジュールとＣｕを例えばＣＶＤにより成膜するモジュールとを接続して半導体製造装置を構成し、前記合金層を形成し例えば続いてアニール処理が行われたウエハＷをこの装置内に搬入して、蟻酸処理を行ってからＣｕの成膜を行うようにする。 （もっと読む）

【課題】プラズマダメージの影響を抑止するシール層を用いて、ビア抵抗を増大させることなく信頼性不良を低減することを可能とする。
【解決手段】層間絶縁膜１１に凹部（ビアホール１３、配線溝１４）を形成する工程と、前記凹部の内面にアルキル基を有するシラン系のガスをプリカーサとして用いたシール層１５を形成する工程と、前記シール層１５に対して電子線キュアもしくは紫外線キュアを行う工程と、前記凹部に導電体１７を埋め込む工程とを備えたことを特徴とする。 （もっと読む）

【課題】ウェハ間や同一ウェハ内において、配線抵抗の増加や、コンタクト抵抗の増加等を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板上に第１絶縁膜と第２絶縁膜とを含む積層膜が形成された被処理基板を、エッチング装置内に配置し、前記第１絶縁膜と前記第２絶縁膜を同一エッチング装置内においてエッチングする工程を有し、
前記第１絶縁膜が窒素含有膜からなり、前記第２絶縁膜がＳｉＯＣＨ膜等からなり、前記工程において、前記第１絶縁膜のエッチングガスおよび前記第２絶縁膜のエッチングガスとしていずれも、ＣｘＦｙで表されるフルオロカーボンを含むガスを用いることを特徴とする。 （もっと読む）

【課題】ＬＳＩプロセスによる制約のない最上位配線層を提供することで長距離配線における信号遅延を低減可能な半導体集積回路装置の製造方法を提供する。
【解決手段】
半導体集積回路基板を提供する過程は、半導体集積回路用ベース基板１１上に、半導体集積回路及び該半導体集積回路用の最上位配線層を含まない配線層１２を形成する過程と、半導体集積回路用ベース基板の配線層上に、該配線層に接続される接続パッド１３を形成する過程とからなる。配線基板を提供する過程は、配線基板用ベース基板１上に、半導体集積回路用の最上位配線層となる厚膜配線層３をメッキ形成する過程と、厚膜配線層上に、該厚膜配線層に接続される接合バンプ６を形成する過程とからなる。そして、半導体集積回路基板の接続パッドが形成される面と配線基板の接合バンプが形成される面とを対向させ接続パッド及び接合バンプを位置合わせして接合する。 （もっと読む）

【課題】低抵抗タングステンを用いてコンタクトとビットライン金属配線を形成することにより、ビットラインの面抵抗値を減少させ、工程を簡素化してTATを改善させる方法を提供する。
【解決手段】層間絶縁膜１０１にコンタクトホールを形成し、バリアメタル１０２を形成後、全体構造上にＣＶＤ法によりタングステン膜を形成する。このときの核生成工程において、B2H6またはSiH4をドーピングし、タングステン膜のグレインサイズを増大させる。この後、ＣＭＰによりタングステン膜の表面粗さを緩和し、エッチングにより低抵抗タングステンからなるビットラインパターン１０３を形成する。 （もっと読む）

【課題】低い配線抵抗および高い歩留まりならびに低いコストを実現できる半導体装置およびそれを備える液晶表示装置を提供する。
【解決手段】半導体装置１００は、ゲート電極５ａおよびゲート配線５ｂと、ソース／ドレイン電極７ａおよびソース／ドレイン配線７ｂと、画素電極線９とを備えている。接続孔１０は、断面矩形状であり、ゲート絶縁膜４およびパッシベーション膜８を貫通しゲート配線５ｂおよびソース／ドレイン電極線７それぞれの端部を露出させるように、１個が設けられている。画素電極線９は、少なくとも接続孔１０に沿って設けられ、その底面の一部はゲート配線５ｂに他の一部はソース／ドレイン電極線７にそれぞれ接している。 （もっと読む）

【課題】合金層（シード層）中の自己形成バリア膜の生成に寄与しない余剰なＭｎを除去することで、配線抵抗を低減する半導体装置の製造方法を提供する。
【解決手段】まず、基板１１上に設けられた層間絶縁膜１５に配線溝１６を形成する。次に、配線溝１６の内壁を覆う状態で、ＣｕＭｎからなる合金層１７を形成する。次いで、合金層１７が設けられた状態の基板１１の表面に、Ｃｕに対してＭｎを選択的に溶解する洗浄液を供給し、自己形成バリア膜の形成に寄与しない合金層１７中のＭｎを、洗浄液に溶解させて選択的に除去する。続いて、熱処理を行い、合金層１７中のＭｎを層間絶縁膜１２、１５の構成成分と反応させて、合金層１７と層間絶縁膜１２、１５の界面に、Ｃｕの拡散防止性を有するＭｎ化合物からなる自己形成バリア膜を形成する。続いて、自己形成バリア膜が設けられた配線溝１６にＣｕを主成分とする導電層を埋め込む。 （もっと読む）

【課題】配線材とバリアメタル層の密着性を向上させる。
【解決手段】第１の基板温度で、表面に凹部が形成された層間絶縁膜中及びその表面の酸
化種を放出させ、その後、前記第１の基板温度より低い第２の基板温度で、前記層間絶縁
膜の少なくとも一部と接触するようにして、Ｔｉ及びＮを含み、酸素（Ｏ）及び貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％を超える層を形成する。次いで、前記層上にＣｕ金属層を形成して半導体装置を製造する。 （もっと読む）

【課題】カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法を提供する。
【解決手段】下部電極と、前記下部電極と電気的に連結されるように設けられるカーボンナノチューブ成長用の触媒層と、前記触媒層表面から上方に成長する多数のカーボンナノチューブで構成され、上端部の個数密度が下端部の個数密度より高いカーボンナノチューブ束と、前記カーボンナノチューブ束を取り囲む層間絶縁層と、前記層間絶縁層上に前記カーボンナノチューブ束の上端部と電気的に連結されるように配置される上部電極と、を備えることを特徴とする、カーボンナノチューブを用いた半導体素子の層間配線およびその製造方法である。 （もっと読む）

【課題】Ｃｕ拡散防止機能のバリア性を維持しつつ、より低抵抗の半導体集積回路の配線構造及び配線形成方法を提供する。
【解決手段】基板１１上の層間絶縁膜１２下層にコンタクト領域である拡散層１３が形成されている。この拡散層１３が露出する開孔１４及び配線溝１５が形成されており、主にＣｕ配線部材１６により配線材料が埋め込まれた構成となっている。図において、少なくとも層間絶縁膜１２下層のコンタクト領域である拡散層１３に接触するバリアメタル層ＢＭＴＬが形成されている。バリアメタル層ＢＭＴＬはＴｉ／ＴｉＮ積層や、ＴａＮ、ＷＮその他様々考えられる。さらに、上記Ｃｕ配線部材１６とバリアメタル層ＢＭＴＬの間にＡｌを含む薄膜１６１が介在している。 （もっと読む）

高周波数で用いるのに適しており、且つ、入力と出力を有する第１のキャパシタ及びグランド接続を備える集積回路であって、キャパシタは、該キャパシタの出力とグランド接続との間の抵抗を介してＥＳＤ保護され、抵抗は、グランド接続のＲＦ性能への実質的な影響を阻止するように充分に高い抵抗値を有する、集積回路。
（もっと読む）

【課題】金属配線の速い電荷伝達を妨げる要因を除去し、また、金属配線の表面の損傷を防止し、半導体メモリ素子の高速動作を実現することができるＮＡＮＤフラッシュメモリ素子等の半導体メモリ素子の製造方法を提供する。
【解決手段】半導体メモリ素子の製造方法は、基板３０上にコンタクトプラグ４０、４２、４３、及びコンタクトプラグ４０、４２、４３を囲む第１の層間絶縁膜３９と第２の層間絶縁膜４１を形成するステップと、パターニングされたＴｉ／ＴｉＮ膜による拡散防止膜４６及びタングステン膜による金属配線４７を含み、コンタクトプラグ４０、４２、４３の上に重なる金属配線構造Ｍを形成するステップと、金属配線４７の表面を酸化させ、金属配線４７の表面に保護膜４９を形成するため、Ｈ２ＳＯ４、Ｈ２Ｏ２、脱イオン水及びＨＦを混合して得られた洗浄ケミカルを利用するステップとを含む。 （もっと読む）

【課題】ＭＩＭキャパシタ・デバイスおよびＭＩＭキャパシタ・デバイスの製造方法を提供すること。
【解決手段】このデバイスは、１つまたは複数の導電層を含み、上面、下面および側壁を有する上プレートと、１つまたは複数の導電層を含み、上面、下面および側壁を有するスプレッダ・プレートと、１つまたは複数の誘電層を含み、上面、下面および側壁を有する誘電ブロックとを含み、誘電ブロックの上面は上プレートの下面と物理的に接触し、誘電ブロックの下面はスプレッダ・プレートの上面の上にあり、上プレートと誘電ブロックの側壁は本質的に共面である。 （もっと読む）

【課題】使用するアクティブマトリクス方式の表示器に使用される有機半導体装置においてゲート駆動信号を伝搬するゲート線（ゲート信号線）の抵抗値を下げることを可能とした半導体装置、電気光学置及び電子機器を提供する。
【解決手段】基板上(101)に形成された有機半導体トランジスタと、有機半導体トランジスタのソース又はドレイン電極(105)と接続されるデータ線(107)と、データ線と交差するように配置されて有機半導体トランジスタのゲート電極(110)に接続されるゲート線と、を備え、ゲート線は、ゲート電極(110a)、ゲート電極に信号を伝搬する第１のゲート線(102)、及びデータ線と層間絶縁層(109)を介して交差する第２のゲート線(110b)を含み、上記ゲート電極、上記第１及び第２のゲート線は互いに直列に接続され、第１のゲート線(102)の導電率がゲート電極(110a)及び第２のゲート線(110b)の導電率よりも高い、ことを特徴とする。 （もっと読む）

【課題】製造工程数を減少しつつ、２つの配線層間を電気的に接続すること。
【解決手段】２つの配線１１Ｃ、１１Ｄ間の下層部にて、数珠繋ぎ形状に形成されるとともに、２つの配線１１Ｃ、１１Ｄを電気的に接続するコンタクトプラグ９ｃを備える。２つの配線１１Ｃ、１１Ｄは、互いに離間して同一の層に形成されている。コンタクトプラグ９ｃは、配線４ｂに接続されるコンタクトプラグ９ｂと、ソース／ドレイン領域６に接続されるコンタクトプラグ９ａと同時に形成される。 （もっと読む）

【課題】半導体装置においてシリサイドの低抵抗化を阻害することなくゲート電極を狭幅化できるようにする半導体装置の製造方法を提供する。
【解決手段】シリコン半導体基板１の表面領域の全面にポリシリコン膜４を形成し、このポリシリコン膜４をパターニングして、フィールド酸化膜２におけるポリシリコン膜４'の線幅が素子形成領域におけるポリシリコン膜４の線幅よりも大きくなるようにする。次いで、ＭＯＳＦＥＴのゲート幅を規定する１層目のポリシリコン膜４，４'の上、及び、側壁ＳｉＮ膜６の上にＳｉＯ2膜８を介して、ポリシリコン膜４，４'よりも幅広の２層目のポリシリコン膜を形成し、その２層目のポリシリコン膜をシリサイド化して、チタンシリサイド層１２を形成する。 （もっと読む）

【課題】銅配線の腐食抑制効果（銅腐食抑制効果）が優れ、かつ接触抵抗に影響を及ぼさない銅配線用洗浄剤を提供することを目的とする。
【解決手段】銅腐食抑制剤（ＲＥ）及び水（Ｗ）を含有してなり、２５℃でのｐＨが３〜１４であり、かつ式（１）を満たしてなることを特徴とする銅配線用洗浄剤を用いる。

【数１】


｛式中、Ｅは２５℃での酸化還元電位（Ｖ、ｖｓＳＨＥ）、ｐＨは２５℃でのｐＨを表す。｝

また、上記の銅配線用洗浄剤を半導体基板又は半導体素子に連続的又は断続的に供給して、銅配線を有する半導体基板又は半導体素子を洗浄することを特徴とする半導体基板又は半導体素子の洗浄方法を用いる。
なし （もっと読む）

【課題】ニッケルシリサイド層の電気的特性のばらつきを低減することにより、半導体素子の信頼性および製造歩留まりを向上させる。
【解決手段】成膜装置のドライクリーニング処理用のチャンバ２７に備わるウエハステージ２７ａ上に半導体ウエハＳＷを置いた後、還元ガスを供給して半導体ウエハＳＷの主面上をドライクリーニング処理し、続いて１８０℃に維持されたシャワーヘッド２７ｃにより半導体ウエハＳＷを１００から１５０℃の第１の温度で熱処理する。次いで半導体ウエハＳＷをチャンバ２７から熱処理用のチャンバへ真空搬送した後、そのチャンバにおいて１５０から４００℃の第２の温度で半導体ウエハＳＷを熱処理することにより、半導体ウエハＳＷの主面上に残留する生成物を除去する。 （もっと読む）

【課題】ＭＩＳＦＥＴのゲート電極、ソース領域およびドレイン領域にニッケルシリサイド膜を形成した場合に、このニッケルシリサイド膜の高抵抗化および凝集を抑制できる一方で、層間絶縁膜中に含まれる水素や水分を充分に除去できる技術を提供する。
【解決手段】ＭＩＳＦＥＴのゲート電極６ａ、６ｂ、ソース領域およびドレイン領域にニッケルシリサイド膜１６を形成する。その後、半導体基板１上に窒化シリコン膜１７を形成する。続いて、半導体基板１に対してスパイクアニールを実施する。スパイクアニールは、例えば、レーザアニール装置を用いて行ない、温度を７００℃以上１３００℃以下にし、かつ、加熱時間を１マイクロ秒以上１ミリ秒以下にする条件で実施する。 （もっと読む）