【課題】
ビルディングブロック方式では、電源ライン及びグランドラインの配置によって、半導体集積回路装置の微細化が困難であった。
【解決手段】
アナログ信号処理機能を担う電子回路ブロックが集積化された半導体集積回路装置であって、電源ラインは、電子回路ブロックを構成する半導体素子上の領域を含んで配置され、グランドラインは、電子回路ブロック間に位置する分離領域上に形成され、グランドラインは、コンタクト孔において分離領域とコンタクトされる。 （もっと読む）

半導体構造（３００）は、半導体基板（３０１）を有する。前記半導体基板（３０１）の上に電気絶縁材料の層（３０４）が形成されている。前記電気絶縁材料の層（３０４）に導電性の特徴（３１２）が形成されている。前記導電性の特徴（３１２）と前記電気絶縁材料の層（３０４）の間に第１の半導体材料の層（３２０）が形成されている。
（もっと読む）

【課題】駆動能力を向上させた半導体装置を提供する。
【解決手段】半導体装置には、ゲート幅方向に断続的に深さの変化する凹部を設けるためのトレンチ部３が形成されており、ゲート絶縁膜６を介して、トレンチ部３の内部及び上面部にゲート電極７が形成されている。ゲート電極７のゲート長方向の一方の側にはソース領域９が形成されており、他方の側にはドレイン領域１０が形成されている。ソース領域９とドレイン領域１０の少なくとも一部では、ゲート電極７の形成前にトレンチ部３の内壁からイオン注入を用いて不純物添加をおこなった後、拡散および活性化の熱処理を施すことによって、トレンチ部３の表面から底部にかけて深く形成させることを可能とする。これにより、ゲート電極７の凹部上面に集中して流れていた電流がトレンチ部３の全体に一様に流れるようになり、ゲート幅方向に深さが変化するように形成された凹部の実効的なゲート幅が広がる。このため、半導体装置のオン抵抗が低下し、駆動能力が高まる。 （もっと読む）

【課題】配線の低抵抗化を図り、電圧ドロップを抑制できる配線構造を備えた半導体集積回路を提供する。
【解決手段】半導体集積回路の電源配線構造は、第１の方向に延伸して形成された複数の配線１Ｄ及び１Ｓからなる配線層１と、配線層１の上に、第１の方向に対して垂直な方向である第２の方向に延伸して形成された複数の配線２Ｄ及び２Ｓからなる配線層２と、配線層２の上に、第２の方向と同じ方向に延伸して形成された複数の配線４Ｄ及び４Ｓからな配線層４とを備える。 （もっと読む）

【課題】貫通電極又は回路パターンの凝固収縮に起因する問題を解決しえる基板配線用導電性組成物、回路基板、及び、電子デバイスを提供すること。
【解決手段】５０ｗｔ％以上のビスマス（Ｂｉ）と、３０ｗｔ％以下のインジウム（Ｉｎ）と、３０ｗｔ％以下の錫（Ｓｎ）と、１〜５ｗｔ％の範囲で選択された銅（Ｃｕ）とを含有する導電性組成物によって、貫通電極３及び回路パターン２を形成する。Ｂｉの体積膨張特性を利用することにより、課題を解決することができる。 （もっと読む）

【課題】絶縁樹脂層を介して第一配線と第二配線とが重ねて配され、局所的にそれらの重なり方向から見て交差部が存在する構造とした半導体パッケージにおいて、交差部の前後でビアやパッドを必要とせず、ひいては省スペース化が図れる構造とした半導体パッケージを提供することを第一の目的とする。
【解決手段】基板１の一面に配した絶縁樹脂層３内にあり、絶縁樹脂層３を介して下から順に配される第一配線２ｂと第二配線２ａは、その重なり方向から見て交差部を形成する半導体パッケージであって、前記交差部を除いた第一配線２ｂの上面と、第二配線２ａの上面とは、絶縁樹脂層３から露呈し、かつ、第一配線２ｂは、その厚み方向にシード層を２つ以上有することを特徴とする。 （もっと読む）

【課題】不純物を含まずカーボン粒子同士の密着性が強く、ひいては容易に剥がれず、腐食に強く、長期安定性に優れた透明導電性基板を提供する。
【解決手段】本発明に係る透明導電性基板１は、透明基材２と、該透明基材の一方の面に配された透明導電膜３と、前記透明導電膜上に載置されたカーボンナノチューブからなる配線部４と、を少なくとも備え、前記カーボンナノチューブは、バインダーを含有せずに前記透明導電膜上に載置されていることを特徴とする。 （もっと読む）

【課題】 より簡単な方法（プロセス）で且つより低い製造コストで製造できる、貫通導電体を有する半導体装置とその製造方法を提供する。
【解決手段】
ＳｉＯ₂膜（第１絶縁膜）２３は、シリコン基板１１の貫通孔１４の内側面とシリコン基板１１の裏面を覆うと共に、表面電極１５の裏面に達する透孔３１を貫通孔１４の内部に持つ。配線膜２４は、ＳｉＯ₂膜２３上に所定パターンで形成されると共に、貫通孔１４の内部で透孔３１を介して表面電極１５の裏面に接触せしめられている。外部電極２５は、配線膜２４上に形成されていて、貫通孔１４の内部で配線膜２４の内側に残存する空隙を充填する充填部２５ａを持ち、配線膜２４の貫通孔１４の内部にある部分と充填部２５ａとが、貫通導電体として機能する。 （もっと読む）

【課題】酸化物透明導電膜とＡｌ合金膜との接触電気抵抗を増加させることなくＡｌ合金が直接接続し、配線抵抗が小さく、現像液などの電解質液中でガルバニック腐食が生じにくい積層構造およびその製造方法を提供する。
【解決手段】酸化物透明導電膜とＡｌ合金膜とが直接接続されてなる積層構造を製造する方法であって、基板上に前記酸化物透明導電膜を形成する第１の工程と、該酸化物透明導電膜上にアルミニウムよりもイオン化傾向の小さい合金成分を含有するＡｌ合金膜を形成する第２の工程と、前記Ａｌ合金膜をアルミニウムと前記合金成分よりなる金属間化合物の析出温度以上に加熱する第３の工程とを備える。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に、チタン膜上に窒化チタン膜が形成された積層構造のバリアメタル膜を介して金属膜を埋め込んだ接続部における不具合を回避する。
【解決手段】コンタクトホールＣ１を形成して、その底部にニッケルシリサイド層１４を露出させた後、ＴｉＣｌ_４ガスを用いた熱反応により熱反応Ｔｉ膜２１ａを形成し、ＴｉＣｌ_４ガスを用いたプラズマ反応によりプラズマ反応Ｔｉ膜２１ｂを形成し、Ｈ_２ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの塩素濃度を低減すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元し、ＮＨ_３ガスを用いた熱窒化処理及びＮＨ_３ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの表面に窒素リッチＴｉＮ膜２１ｃを形成すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元する。 （もっと読む）

【課題】 Ｃｕ配線から低誘電率材料（Ｌｏｗ−ｋ材料）絶縁膜へのＣｕの拡散を防止することができるとともに、Ｃｕ配線の抵抗の増大を防止することができる半導体装置を提供すること。
【解決手段】 半導体装置１では、ＳｉＯＣからなる層間絶縁膜５には、配線溝８が形成されている。配線溝８の内面（ビアホール６の側面６Ｂおよびトレンチ７の側面７Ｂ）には、ＳｉＯ₂からなる第１バリア膜９が形成されている。配線溝８の内面（第１バリア膜９の表面、トレンチ７の底面７Ａおよび第１Ｃｕ配線２の露出面）には、第２バリア膜１０が形成されている。配線溝８には、Ｃｕ配線部１９が埋設されている。Ｃｕ配線部１９の配線溝８との対向面（Ｃｕ配線１１の底面１１Ａおよび側面１１Ｂ、ならびに接続ビア１８の底面１８Ａおよび側面１８Ｂ）は、第２バリア膜１０で被覆されている。 （もっと読む）

【課題】広大な断面積が得られ、抵抗値を著しく低下させることができてＱ値を向上させることができると共に、膜厚の均一性が高い半導体集積回路用インダクタ及びその製造方法を提供する。
【解決手段】ダマシン法により形成された多層配線層の最上層配線層１８上に、スパイラルインダクタ４０が形成されている。このインダクタ４０は、最上層配線２９が形成された絶縁膜１７ａ上に、この最上層配線２９に接触するようにしてバリアメタル層をパターン形成し、その後、全面に保護絶縁膜を形成した後、この保護絶縁膜におけるバリアメタル層上の部分を開口し、その上に更にバリアメタル層を全面に形成し、このバリアメタル層をメッキ電極としてＣｕ膜をメッキにより厚く形成し、このＣｕ膜を湿式エッチングすることにより、形成する。このため、膜厚が厚く、線幅が広いインダクタ４０を形成することができる。 （もっと読む）

【課題】電気抵抗率が低く、膜の緻密性や絶縁膜との密着性に優れているといった高品質を安定して発揮する信頼性の高い半導体装置用の配線の形成方法を提供する。
【解決手段】基板上に形成された凹部３を有する絶縁膜２の表面に、ＡｌまたはＡｌ合金（以下「Ａｌ系金属」という）よりなる薄膜５をスパッタリング法で形成した後、高温高圧処理を施して該Ａｌ系金属を上記凹部内に充填して半導体装置の配線を形成する方法であって、上記スパッタリングを下記条件で行なうことを特徴とする半導体装置の配線形成方法。スパッタリングガス圧：０．５〜１．１ｍＴｏｒｒ、放電パワー密度：３〜１５Ｗ／ｃｍ²、基板温度：１００〜３００℃ （もっと読む）

【課題】電気抵抗が低く、下部導電体と上部導電体間の拡散を防止する、拡散バリアフィルムの形成方法を提供する。
【解決手段】下部導電体１０２を含む基板１００上に層間絶縁膜１０４を形成する。これに形成された開口部１０６に補助拡散バリア膜１０８を形成する。この上に拡散バリアフィルム１２０を形成する。この膜は、金属有機化学気相蒸着法による金属窒化物で形成され、部分的にプラズマ処理される。この結果、プラズマ処理された層とプラズマ処理されない層の積層膜となる。これにより、拡散バリアフィルムの比抵抗を減少させると共に、優れたバリア特性を有することができる。さらにこの上に粘着金属層１２２、第１アルミニウム膜１３０、第２アルミニウム膜１３２を形成する。これらの膜をパターンニングして上部導電体とプラグとする。 （もっと読む）

タングステンディジット線を使用するための、及び、形成するための、方法、デバイス、及び、システムが記載されている。本開示の実施例に従って形成されたタングステンディジット線は、窒化タングステン（ＷＮ_Ｘ）基板（４０２）上のタングステン（Ｗ）単分子層（４０４）と、Ｗ単分子層上のホウ素（Ｂ）単分子層（３０８）と、Ｂ単分子層上のバルクＷ層（４１２）とで形成されうる。バルクＷ層は、１００ｎｍから６００ｎｍの間の粒子サイズを有する。ディジット線は５０ｎｍ未満の幅となりえる。従って、ディジット線のキャパシタンス及び抵抗は減少する。
（もっと読む）

【課題】貫通電極に空洞部が形成されることを防止する。
【解決手段】第１半導体基板１の表面および貫通孔２の内壁面を保護膜３で覆った状態で導体にて構成されたパッド８の表面に導体膜１１を結晶成長させる。この導体膜１１にて、貫通電極４を形成する。このように、パッド８の表面に主に結晶成長させ、保護膜３には結晶成長がほとんど起こらない選択成長によって貫通電極４を形成しているため、空洞の無い、良好な貫通電極４とすることができる。このため、断線・配線抵抗の増加を防止できると共に、ＥＭ耐性の低下等も防止することが可能となる。 （もっと読む）

【課題】配線を形成するトレンチ幅が７０ｎｍ以下になっても配線の抵抗率が大幅に増加せず、国際半導体技術ロードマップに開示されている値を満たす銅配線を実現する。
【解決手段】銅配線の配線幅が７０ｎｍ以下で、トレンチの側面と平行な面における平均結晶粒径Ｄと配線幅Ｗの比Ｄ／Ｗを１．３以上にする。 （もっと読む）

【課題】パワー素子と他の半導体デバイスとの複合型の半導体装置において、多層配線によって半導体デバイスの電極を最上層まで引き伸ばすに際し、多層配線のうちパワー素子における配線抵抗を小さくしつつ、多層配線の配線層にクラックを生じさせないようにする。
【解決手段】積層配線２０のうち第１領域１１におけるパワーＭＯＳトランジスタのソース電極３２、ドレイン電極３１を積層配線２０の２層目の配線層２２より上層の配線層２３〜２５において、複数の微細なビアホールを用いずに１つの電極としてそれぞれ形成する。 （もっと読む）

【課題】 密着性の確保と抵抗値の上昇を抑制した下地膜あるいはカバ−膜を有する金属薄膜配線を提供する。
【解決手段】 Ａｇ膜、Ｃｕ膜、Ａｕ膜あるいはこれらを主体とする合金膜の下地膜として、Ｔｉを２〜５０原子％含有し、残部Ｍｏおよび不可避的不純物からなるＭｏ合金膜が積層されてなる金属薄膜配線である。また、Ａｇ膜、Ｃｕ膜、Ａｕ膜あるいはこれらを主体とする合金膜のカバー膜として、Ｔｉを２〜５０原子％含有し、残部Ｍｏおよび不可避的不純物からなるＭｏ合金膜が積層されてなる金属薄膜配線である。 （もっと読む）

【課題】接地インダクタンスを低減化した半導体装置およびその製造方法。
【解決手段】半絶縁性基板１１の第１表面に配置され,複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、第１表面と反対側の第２表面に配置された接地導体２６と、ゲート電極、ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極１４、ソース端子電極１８およびドレイン端子電極１２と、ゲート電極、ソース電極およびドレイン電極の下部の半絶縁性基板１１上に形成された動作層と、動作層近傍の小口径ＶＩＡホール３０と接地導体２６近傍の大口径ＶＩＡホール２０とからなる多段ＶＩＡホールと、多段ＶＩＡホールの内壁面および第２表面に形成され、ソース端子電極１８に対して第２表面側から接続された接地電極２３とを備える半導体装置およびその製造方法。 （もっと読む）