【課題】層間絶縁膜のクラックに起因するシールリングの破壊が生じにくい半導体装置およびその製造方法を提供する。
【解決手段】第１の積層体ＬＢ１は第１の機械的強度を有する第１の層間絶縁膜ＩＤ１ａ〜ＩＤ１ｄを含む。第２の積層体ＬＢ２は第１の機械的強度よりも大きな機械的強度を有する第２の層間絶縁膜ＩＤ２ａ，ＩＤ２ｂを含む。第１の領域Ｒａ１は第１の積層体ＬＢ１内に設けられた第１の金属層Ｌ１とビアＶ１とを有する。第２の領域Ｒａ２は第２の積層体ＬＢ２内に設けられた第２の金属層Ｌ２とビアＶ２とを有する。第２の領域Ｒａ２は、平面視において第１の領域Ｒａ１の少なくとも一部と重なり合い、かつ第１の領域Ｒａ１とビアによって接続されておらず、かつ第１の領域Ｒａ１との間に第２の層間絶縁膜ＩＤ２ａを挟んでいる。 （もっと読む）

【課題】「ひずみシリコン」技術を用いて形成された半導体装置において、ＮＭＯＳトランジスタの電流駆動能力の向上を達成できるとともに、ＰＭＯＳトランジスタの電流駆動能力の低下を抑制した半導体装置およびその製造方法を提供する。
【解決手段】シリコン基板１の全面に、例えばＰＥＣＶＤ法（プラズマ化学気相成長法）を用いて、厚さ２０〜８０ｎｍのシリコン窒化膜を形成してライナー膜１８とする。なお、ライナー膜１８の成膜条件としては、成膜温度４００℃以下で、Tensileストレスが０〜８００ＭＰａとなるように条件を設定する。そして、紫外線照射およびまたは３００〜５００℃の熱処理を行うことにより膜収縮させ、ＰＭＯＳ領域におけるライナー膜１８では、ゲート電極４のサイドウォール窒化膜１４の側面外方において、サイドウォール窒化膜１４に沿って連続的、あるいは断続的にクラックＣＲを発生させる。 （もっと読む）

【課題】外部ストレスによる亀裂などの破損による形状不良や特性不良などの半導体装置の不良を低減することを目的の一とする。よって、信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程中においても上記不良を低減することで半導体装置の製造歩留まりを向上させることを目的の一とする。
【解決手段】一対の第１の耐衝撃層及び第２の耐衝撃層に挟持された半導体集積回路において、半導体集積回路と第２の耐衝撃層との間に衝撃拡散層を有する。外部ストレスに対する耐衝撃層と、その衝撃を拡散する衝撃拡散層とを設けることで、半導体集積回路の単位面積あたりに加えられる力を軽減し、半導体集積回路を保護する。衝撃拡散層は弾性率が低く、破断係数が高い方が好ましい。 （もっと読む）

【課題】両面配線相互間の接続の信頼性の高い半導体装置を用い、３次元実装の小形／薄形化に好適な回路配線基板実装体を提供する。
【解決手段】回路配線基板実装体は、その半導体装置１が、個片化され一方の面に形成された素子領域に対する配線層・素子電極を有する半導体チップ２と、前記チップの一方の面に形成され素子電極用コンタクト孔を有する第１絶縁被膜４と、他方の面に形成された第２絶縁被膜６と、素子電極に接続され第１絶縁被膜の表面にパッド部を含んで形成された第１再配線層７と、第１再配線層のパッド部８に設けられた端子電極と、第２絶縁被膜の表面に形成された第２再配線層９と、チップのダイシングラインに沿つた側面に形成され第１及び第２再配線層相互を接続する層間配線層１０とを備え、回路配線基板ＰＣＢのランド部に、端子電極を重ねて接続されていることを特徴とする。 （もっと読む）

【課題】面積効率の向上が可能な電極パッドを有する半導体装置を提供する。
【解決手段】 矩形の半導体基板１１に配設された内部回路領域１３及び内部回路領域１３の周辺部にある入出力回路領域１５と、入出力回路領域１５の表面側にあって、入出力回路領域１５と接続され、複数個の同じ形状の四辺形である基本パッド２０が、基本パッド２０の辺の一部をそれぞれ識別できるように並進操作Ｔ１により重ねられて、最も外側の基本パッド２０の辺が形成する外形を有するプローブ検査用パッド２１と、プローブ検査用パッド２１と接続されたボンディングパッド２６とを備えている。 （もっと読む）

【課題】トランジスタのチャネルに応力を与えるストレスライナーとして機能するシリコン窒化膜を形成した場合に、クラックの発生を抑えることができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体基板１に形成されたｎチャネル型トランジスタ２０を覆い、ｎチャネル型トランジスタ２０のチャネルに対してチャネル長方向の引張応力を作用させるシリコン窒化膜１１、１２を形成する半導体装置の製造方法であって、ｎチャネル型トランジスタ２０の上に一層目のシリコン窒化膜１１を形成する工程と、一層目のシリコン窒化膜１１に紫外線を照射する工程と、紫外線照射の後、一層目のシリコン窒化膜１１の上に一層目のシリコン窒化膜１１よりも薄いシリコン窒化膜１２を少なくとも一層以上形成する工程とを備え、引張応力を作用させるシリコン窒化膜を複数段階に分けて形成する。 （もっと読む）

【課題】半導体ＩＣの表面から裏面に電極経路を形成する貫通電極形成方法において、界面での導電性材料の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することを目的とする。
【解決手段】貫通孔に樹脂材料を形成する際に、貫通孔底部に電極ＰＡＤ１０２を形成し、インクジェット方法により貫通孔の周囲に絶縁材料１０４を中心部に導電性材料１０５を形成し、さらに、インクジェット吐出樹脂を表面に凹凸が形成されるように吐出することにより、絶縁材料１０４と導電性材料１０５との密着性、および絶縁性材料１０４と貫通孔内壁との密着性を向上することができるため、界面での導電性材料１０５の剥がれ等の機械的不良や、絶縁不良，導通不良等の電気的不良を抑制することができる。 （もっと読む）

【課題】製造工程でクラックが生じにくく、かつ信頼性が高い半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置１００は、半導体基板１０と、半導体基板１０の回路領域１０２に形成された複数の金属配線２０と、回路領域１０２を取り囲むシールリング領域１０６と、を有し、回路領域１０２の外周と前記シールリング領域１０６の内周とを隔てる距離Ｌ、および、各金属配線２０の相互の間隔のうちの最小の間隔Ｗ_ｍｉｎは、１≦（Ｌ／Ｗ_ｍｉｎ）≦３の関係を有する。 （もっと読む）

【課題】 シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。
【解決手段】 シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の周側面は封止膜１５によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっている。この場合、シリコン基板１の下面には、該下面をクラック等から保護するために、下層保護膜１８が設けられている。 （もっと読む）

【課題】工程数を増加させず、有機誘電体層上に形成された電極端子にワイヤボンディングできる半導体装置を提供する。
【解決手段】本発明に係る半導体装置１０は、半導体基板１１と、半導体基板１１の上に形成される有機物で構成される有機誘電体層１４と、有機誘電体層１４の上に形成される電極端子１５と、有機誘電体層１４を貫き、電極端子１５を支える支持体１３とを備える。また、支持体１３は電極端子１５の直下に形成されてもよい。 （もっと読む）

【課題】低誘電率膜が剥離を改善したシリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置の提供。
【解決手段】シリコン基板１の上面には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３がその側面がシリコン基板１の側面と実質的に面一となるように設けられている。シリコン基板１および低誘電率膜配線積層構造部３の周側面は封止膜１５によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっており、且つ、シリコン基板１の側面をクラック等から保護することができる。この場合、シリコン基板１の下面には、該下面をクラック等から保護するために、下層保護膜１７が設けられている。 （もっと読む）

【課題】耐熱性の高い仮基板から耐熱性の低いフィルム基板に移載して形成薄膜トランジスタパネルにおいて、絶縁膜の貫通孔内に設けられた有底筒状の画素電極（薄膜）の底部周辺部が破損しにくいようにする製造方法の提供。
【解決手段】仮基板５１上に分離層５２、下地絶縁膜１およびゲート絶縁膜４を形成する。下地絶縁膜１およびゲート絶縁膜４に貫通孔１２を形成して、分離層５２の上面側に凹部１２ａが形成される。貫通孔１２および凹部１２ａの部分に有底筒状の画素電極１３を形成する。画素電極１３およびゲート絶縁膜４上に窒化シリコン等からなる補強膜４１を形成し、その上にフィルム基板４２を接着層４３を介して接着した後、仮基板５１および分離層５２を除去する。この状態では、画素電極１３の底部が下地絶縁膜１の下側に突出されるが、補強膜４１により、画素電極１３の底部周辺部が破損しにくいようにすることができる。 （もっと読む）

【課題】ボンディング時に発生するクラックへの対応を、より高めた半導体集積回路及び半導体集積回路の製造方法を提供する。
【解決手段】電極パッド９ａの形成位置において、最上層メタル配線層９よりも１層だけ下層のメタル配線層である１層下メタル配線層からなり、電極パッド９ａの下に配置された保護用メタル層３と、電極パッド９ａの形成位置で保護用メタル層３と最上層メタル配線層９の間に配置された、最上層層間膜５よりも軟らかい材料からなる保護層１１と、を備えている。 （もっと読む）

【課題】パッドと半導体装置の製造方法において、パッドの配置密度を向上させると共に、電気的試験で使用されるプローブによってパシベーション膜が欠損するのを防止する手段の提供。
【解決手段】開口面以外がパシベーション膜４０、４１で覆われたパッド３７ｂにおいて、半導体装置に設けられた三角形状又は台形状の第１の金属膜３７ｘと、第１の金属膜３７ｘ上であって、パッド３７ｂの開口面の一部分に開口４１ａの側面と接するように形成された第２の金属膜３７ｙとを備えたパッドとする。 （もっと読む）

【課題】半導体基板に設けられる貫通口により露出された電極層のクラック発生を抑制した半導体装置及びその製造方法を提供すること。
【解決手段】貫通ビア２２の開口径がパッシベーション膜１６の開口部１６Ａの開口径よりも大きく、且つ貫通ビア２２の開口縁がパッシベーション膜１６の開口部１６Ａの開口縁よりも外側に位置するように、貫通ビア２２及びパッシベーション膜１６の開口部１６Ａを配設する。又は、貫通ビア２２の開口縁がパッシベーション膜１６の開口部１６Ａの開口縁（パッド電極１４と接する個所の開口縁）とは重ならない位置となるように、貫通ビア２２及びパッシベーション膜１６の開口部１６Ａを配設する。 （もっと読む）

【課題】ダイシング時に半導体チップの側壁からのクラックが侵入するのを抑制することで信頼性向上を図る。
【解決手段】半導体チップ領域１０の表面の端部上に、前記集積回路領域３１を取り囲んで平坦化絶縁膜領域３０が形成されている。平坦化絶縁膜領域３０は、従来のダミー金属層を形成していた部分をダミー絶縁膜で置き換えたものである。集積回路領域３１から延びた第１層間絶縁膜１２上に、３つのダミー絶縁膜パターン２０が一定間隔で形成されている。また、集積回路領域３１から延びた第２層間絶縁膜１４が３つのダミー絶縁膜パターン２０を覆っており、第２層間絶縁膜１４にも、３つのダミー絶縁膜パターン２１が一定間隔で形成されている。さらに、集積回路領域３１から延びた第３層間絶縁膜１６が３つのダミー絶縁膜パターン２１を覆っており、第３層間絶縁膜１６にも、３つのダミー絶縁膜パターン２２が一定間隔で形成されている。 （もっと読む）

【課題】ダイシング時に半導体チップの側壁からのクラックが侵入するのを抑制することで信頼性向上を図る。
【解決手段】半導体チップ領域１０の表面の端部上に、集積回路領域３１を取り囲んでクラックストッパ用シールリング３０が形成されている。クラックストッパ用シールリング３０は、集積回路領域３１の外の半導体基板１１上に形成された積層構造体であり、第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２は、集積回路領域３１の半導体素子や配線とは第１乃至第３の層間絶縁膜１２，１４，１６によって電気的に絶縁されている。 （もっと読む）

【課題】絶縁耐圧が高い高品質のＴＦＴ基板を提供する。
【解決手段】本発明によるＴＦＴ基板は、ゲート電極５２、ソース電極、ドレイン電極５６を有するＴＦＴ３２と、前記ゲート電極５２に電気的に接続された走査線と、前記ソース電極に電気的に接続された信号線とを備え、前記ゲート電極５２、前記ソース電極、前記ドレイン電極５６、前記走査線、及び前記信号線の少なくとも一つが、主配線層７０と、前記主配線層７０の上に形成されたバリア層７２とを有し、前記バリア層７２の少なくとも一部が窒化チタンからなり、前記バリア層７２の前記主配線層７０に接する下面の近傍における窒化率が、前記バリア層７２の上面の近傍における窒化率よりも低い。 （もっと読む）

【課題】複数の半導体チップを多段に積層した半導体装置において、ワイヤボンディング工程におけるチップクラックを防いで製造歩留まりを向上させることのできる技術を提供する。
【解決手段】下段チップ３Ｄのボンディングワイヤ１１が接続されない未接続パッド電極１０Ｎ上に、ダミーバンプ１６を形成する。これにより、下段チップ３Ｄの未接続パッド電極１０Ｎの上に位置する上段チップ３Ｕのパッド電極１０にボンディングワイヤ１１を接続する際、下段チップ３Ｄの未接続パッド電極１０Ｎ上に形成されたダミーバンプ１６が上段チップ３Ｕの支えとなって上段チップ３Ｕのたわみを低減し、上段チップ３Ｕのパッド電極１０に生じるクラックを防ぐことができる。 （もっと読む）

【課題】接合性の低下をすることなく、パッド間の絶縁性を保つことができ、パッド周辺の保護膜のクラックも防止することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成された層間絶縁膜１と、層間絶縁膜１上に形成されたメタル層５と、メタル層５と同じ層に形成された配線間絶縁膜２と、メタル層５および配線間絶縁膜２の上に形成され、メタル層５を露出する開口部を有する第１保護膜８と、前記開口部に露出したメタル層５と接続したパッドメタル７とを備え、パッドメタル７の周辺に対応した部分に、溝部１１が形成されており、溝部１１はパッドメタル７で覆われている。 （もっと読む）