半導体装置
【課題】ダイシング時に半導体チップの側壁からのクラックが侵入するのを抑制することで信頼性向上を図る。
【解決手段】半導体チップ領域１０の表面の端部上に、集積回路領域３１を取り囲んでクラックストッパ用シールリング３０が形成されている。クラックストッパ用シールリング３０は、集積回路領域３１の外の半導体基板１１上に形成された積層構造体であり、第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２は、集積回路領域３１の半導体素子や配線とは第１乃至第３の層間絶縁膜１２，１４，１６によって電気的に絶縁されている。
【解決手段】半導体チップ領域１０の表面の端部上に、集積回路領域３１を取り囲んでクラックストッパ用シールリング３０が形成されている。クラックストッパ用シールリング３０は、集積回路領域３１の外の半導体基板１１上に形成された積層構造体であり、第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２は、集積回路領域３１の半導体素子や配線とは第１乃至第３の層間絶縁膜１２，１４，１６によって電気的に絶縁されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線を有する半導体装置に関し、特に、半導体チップの端部に平坦化のためにダミー金属層が形成された半導体装置に関する。
【背景技術】
【０００２】
従来より、多層配線を有する半導体装置においては、半導体チップ表面の平坦性確保を目的として、ＬＳＩ領域の配線層間のスペースにダミー金属層が設けられていた。ダミー金属層は、多層配線プロセスを利用した積層構造を有しており、上下に隣接する２つのダミー金属層の間には層間絶縁膜が形成されている。
【０００３】
更に、前記ＬＳＩ領域の外の半導体チップの端にも、同様のダミー金属層が設けられていた。これは、半導体ウエハを切削して複数のチップに分割するダイシングを高精度に行うために、半導体チップの有効領域であるＬＳＩ領域から、その外にあるダイシング領域に渡って平坦性を確保するためである。半導体チップ表面の平坦化については、非特許文献１に記載されている。
【非特許文献１】「ＬＥＤプリンタヘッドの最新動向」ＯＫＩテクニカルレビュー ２００６年 ２０８号 Ｖｏｌ．７３ ＮＯ．４ ２８−３１頁
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ダイシング時に、ダイシングブレードが半導体チップの端のダミー金属層に接触することにより、ダミー金属層が層間絶縁膜から剥がれたり、ダイシングにより露出された半導体チップの側壁から前記層間絶縁膜にクラックが入り、平坦性の悪化や信頼性の低下等の問題を起こすおそれがあった。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、半導体チップと、前記半導体チップ上に形成された集積回路領域と、前記集積回路領域を取り囲んで形成されたクラックストッパ用シールリングと、を備え、前記集積回路領域は、層間絶縁膜を間に挟んで積層された複数の金属層を備え、前記クラックストッパ用シールリングは、層間絶縁膜を間に挟んで積層された複数のダミー金属層と、上下に隣接するダミー金属層を接続するために対応する層間絶縁膜に形成されたビアホールと、前記ビアホール内に埋められた金属部材とを備えることを特徴とする。
【発明の効果】
【０００６】
本発明の半導体装置によれば、クラックストッパ用シールリングを設けたことにより、半導体チップの平坦化に寄与するとともに、ダイシング時に半導体チップの側壁からのクラックが侵入するのを抑制することで、半導体装置の信頼性向上を図ることができる。特に、半導体チップの表面の平坦性が重要とされる半導体チップの実装工程において、歩留まり向上を図ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態による半導体装置について図面を参照して説明する。図１に示すように、半導体ウエハ１００の表面には、複数の半導体チップ領域１０が上下左右にライン状に延びたダイシング領域ＤＬによって区画されている。複数の半導体チップ領域１０は、前記ダイシング領域ＤＬに沿って半導体ウエハ１００をダイシングすることにより、複数の半導体チップに分割される領域である。
【０００８】
そして、図２（図１の部分拡大図）に示すように、半導体チップ領域１０の中に、集積回路領域３１（半導体素子、配線等により集積回路）が形成されている。そして、半導体チップ領域１０の表面の端部上に、前記集積回路領域３１を取り囲んでクラックストッパ用シールリング３０が形成されている。クラックストッパ用シールリング３０はダイシング領域ＤＬまで延びている。また、ダイシング領域ＤＬを間に挟んだ２つのクラックストッパ用シールリング３０は、ダイシング領域ＤＬの中心線に対して、左右対称に形成されている。
【０００９】
以下、クラックストッパ用シールリング３０、集積回路領域３１の構造について、図３及び図４を参照しながら説明する。図３は図２の破線で囲まれた領域Ｒの拡大図であり、図４は図３のＸ-Ｘ線に沿った断面図である。クラックストッパ用シールリング３０は、集積回路領域３１における多層配線構造を利用して形成しているので、まず、集積回路領域３１について説明する。
【００１０】
半導体基板１１の表面を覆って第１層間絶縁膜１２が形成され、この第１層間絶縁膜１２上に第１金属層１３が形成されている。また、第１金属層１３を覆って第２層間絶縁膜１４が形成され、この第２層間絶縁膜１４上に第２金属層１５が形成されている。更に、第２金属層１５を覆って第３層間絶縁膜１６が形成され、この第３層間絶縁膜１６上に第３金属層１７が形成されている。最上層の第３金属層１７上には、パッシベーション用の保護膜１８が形成されている。尚、保護膜１８表面の平坦化のために最上層の第３金属層１７の上に、第４層間絶縁膜（不図示）を形成し、その第４層間絶縁膜上に保護膜１８を形成してもよい。
【００１１】
ここで、第１層間絶縁膜１２はＢＰＳＧ膜であり、第２層間絶縁膜１４、第３層間絶縁膜１６、第４層間絶縁膜は平坦化のために、プラズマＴＥＯＳ膜／ＳＯＧ膜／プラズマＴＥＯＳ膜の３層膜構造とすることが好ましく、保護膜１８は、パッシベーションのためにシリコン窒化膜やシリコン窒化膜とシリコン酸化膜の積層膜であることが好ましい。
【００１２】
また、第１金属層１３は、第１層間絶縁膜１２に形成されたビアホールＣ１（これはコンタクトホールと言っても良い）を通して半導体基板１１の表面に形成された半導体素子１９に接続されている。半導体素子１９には、ＭＯＳトランジスタ、バイポーラトランジスタ、拡散抵抗素子などが含まれる。
【００１３】
ビアホールＣ１には、金属部材が埋められている。また、第１金属層１３と第２金属層１５を接続する場合には、第２層間絶縁膜１４に形成されたビアホールＳＣ１を通して両者は接続される。ビアホールＳＣ１には、金属部材が埋められている。同様に、第２金属層１５と第３金属層１７を接続する場合には、第３層間絶縁膜１６に形成されたビアホールＴＣ１を通して両者は接続される。ビアホールＴＣ１には、金属部材が埋められている。尚、上記集積回路領域３１に関して、図３の平面図における図示を省略してある。
【００１４】
次に、クラックストッパ用シールリング３０の構造について説明する。クラックストッパ用シールリング３０は、前記集積回路領域３１の外側の半導体基板１１上に形成された積層構造体であり、第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２は、前記集積回路領域３１の半導体素子や配線とは第１乃至第３層間絶縁膜１２，１４，１６によって電気的に絶縁されている。
【００１５】
そして、第１ダミー金属層２０と半導体基板１１の間の第１層間絶縁膜１２には、ビアホールＣ２が形成され、このビアホールＣ２に金属部材が埋められている。同様に、第１ダミー金属層２０と上層の第２ダミー金属層２１の間の第２層間絶縁膜１４には、ビアホールＳＣ２が形成され、このビアホールＳＣ２に金属部材が埋められている。同様に、第２ダミー金属層２１と上層の第３ダミー金属層２２の間の第３層間絶縁膜１６には、ビアホールＴＣ２が形成され、このビアホールＴＣ２に金属部材が埋められている。
【００１６】
尚、前記第１乃至第３金属層１３，１５，１７、第１乃至第３ダミー金属層２０，２１，２２は、同じ工程（金属層のスパッタやデポジションによる形成工程と、その後のパターニング工程）で同時形成され、例えばＡｌ−Ｓｉ−Ｃｕ、又はＡｌ−Ｃｕからなることが好ましい。また、前記金属部材はＷ（タングステン）からなることが好ましい。前記金属部材は、金属層、ダミー金属層の形成工程とは別工程により形成されることが多いが、対応するビアホールに金属層やダミー金属層を埋めて形成して工程の削減を図っても良い。
【００１７】
クラックストッパ用シールリング３０は、上述のように金属部材を介してダミー金属層が積層されてなる機械的に強固な構造体であり、ダイシング時の衝撃により、第１乃至第３ダミー金属層２０，２１，２２の剥がれを防止すると共に、半導体チップの側壁から第１乃至第３層間絶縁膜１２，１４，１６にクラックが侵入するのを止めることができる。
【００１８】
また、クラックストッパ用シールリング３０を機械的に強固にするためには、金属部材はビアホールＣ２、ＳＣ２、ＴＣ２に完全に充填されることが好ましい。
【００１９】
ここで、図３に示すように、金属部材が埋められたビアホールＣ２，ＳＣ２，ＴＣ２は、クラックストッパ用シールリング３０と同様にストライプ状に延びており、途中で切れ目がないことが望ましい。仮に、ビアホールＣ２，ＳＣ２，ＴＣ２に切れ目があると、そこからクラックが侵入してしまうからである。
【００２０】
このように、クラックストッパ用シールリング３０は、クラック侵入のストッパとして働くが、集積回路領域３１からダイシング領域ＤＬに至るまでの半導体チップ領域１０の表面を平坦化するという効果もある。更に、ダイシング後は、クラックストッパ用シールリング３０により、半導体チップの側壁から水分や不純物等が侵入するのを防止することが期待できる。
【００２１】
クラックストッパ用シールリング３０より更に外の半導体基板１１上には、平坦化用ダミー金属積層体４０を設けることが好ましい。これは、クラックストッパ用シールリング３０からダイシング領域ＤＬに至る領域の表面を平坦化してダイシング工程を高精度に行うためである。平坦化用ダミー金属積層体４０は、図４に示すように、第４ダミー金属層２３、第５ダミー金属層２４、第６ダミー金属層２５が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。第４ダミー金属層２３、第５ダミー金属層２４、第６ダミー金属層２５は、前記集積回路領域３１の半導体素子や配線とは第１乃至第３層間絶縁膜１２，１４，１５によって電気的に絶縁されている。
【００２２】
また、第４乃至第６ダミー金属層２３，２４，２５は、第１乃至第３ダミー金属層２０，２１，２２と同じ材料で同時に形成される。
【００２３】
このような平坦化用ダミー金属積層体４０は、ダイシング領域ＤＬとクラックストッパ用シールリング３０が延びた方向に、所定間隔でタイル状に複数配列されることが好ましい。また、平坦化用ダミー金属積層体４０は、ダイシングブレード５０の端が平坦化用ダミー金属積層体４０に接触する位置に配置されることが好ましい。
【００２４】
また、ダイシング領域ＤＬ上については、前記保護膜１８が除去されて前記平坦化用ダミー金属積層体４０の最上層の第６ダミー金属層２５の表面が露出されていることが好ましい。これは、ダイシング時の衝撃により、保護膜１８が剥がれたり、クラックが入るのを防止するためである。保護膜１８の剥がれ等を更に有効に防止するには、平坦化用ダミー金属積層体４０の最上層の第６ダミー金属層２５を露出するとともに、クラックストッパ用シールリング３０の最上層の第３ダミー金属層２２の一部を露出するように、前記保護膜１８の除去領域を広げることが好ましい。
【００２５】
そして、上述のように構成された半導体ウエハ１００をダイシングブレード５０でダイシング領域ＤＬに沿ってダイシングすることにより、半導体ウエハ１００は複数の半導体チップに分割される。すなわち、上述の複数の半導体チップ領域１０が互いに切り離されて、複数の半導体チップとなる。図５にダイシング後の１つの半導体チップを示してある。この場合は、平坦化用ダミー金属積層体４０がダイシング領域ＤＬの端を跨いで形成されているので、ダイシングブレード５０により、平坦化用ダミー金属積層体４０の第４ダミー金属層２３、第５ダミー金属層２４、第６ダミー金属層２５が切断されることになる。
【００２６】
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば上記実施形態では、３層配線構造の半導体装置を例として説明したが、本発明は一般の多層配線構造を有する半導体装置に適用することができる。
【図面の簡単な説明】
【００２７】
【図１】半導体ウエハを示す平面図である。
【図２】図１の拡大図である。
【図３】本発明の実施形態による半導体装置（ダイシング前）を示す平面図である。
【図４】図３のＸ−Ｘ線における断面図である。
【図５】本発明の実施形態による半導体装置（ダイシング後）を示す断面図である。
【符号の説明】
【００２８】
１０ 半導体チップ領域 １１ 半導体基板 １２ 第１層間絶縁膜
１３ 第１金属層 １４ 第２層間絶縁膜 １５ 第２金属層
１６ 第３層間絶縁膜 １７ 第３金属層 １８ 保護膜
１９ 半導体素子 ２０ 第１ダミー金属層 ２１ 第２ダミー金属層
２２ 第３ダミー金属層 ２３ 第４ダミー金属層 ２４ 第５ダミー金属層
２５ 第６ダミー金属層 ３０ クラックストッパ用シールリング
４０ 平坦化用ダミー金属積層体 ５０ ダイシングブレード
１００ 半導体ウエハ
【技術分野】
【０００１】
本発明は、多層配線を有する半導体装置に関し、特に、半導体チップの端部に平坦化のためにダミー金属層が形成された半導体装置に関する。
【背景技術】
【０００２】
従来より、多層配線を有する半導体装置においては、半導体チップ表面の平坦性確保を目的として、ＬＳＩ領域の配線層間のスペースにダミー金属層が設けられていた。ダミー金属層は、多層配線プロセスを利用した積層構造を有しており、上下に隣接する２つのダミー金属層の間には層間絶縁膜が形成されている。
【０００３】
更に、前記ＬＳＩ領域の外の半導体チップの端にも、同様のダミー金属層が設けられていた。これは、半導体ウエハを切削して複数のチップに分割するダイシングを高精度に行うために、半導体チップの有効領域であるＬＳＩ領域から、その外にあるダイシング領域に渡って平坦性を確保するためである。半導体チップ表面の平坦化については、非特許文献１に記載されている。
【非特許文献１】「ＬＥＤプリンタヘッドの最新動向」ＯＫＩテクニカルレビュー ２００６年 ２０８号 Ｖｏｌ．７３ ＮＯ．４ ２８−３１頁
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ダイシング時に、ダイシングブレードが半導体チップの端のダミー金属層に接触することにより、ダミー金属層が層間絶縁膜から剥がれたり、ダイシングにより露出された半導体チップの側壁から前記層間絶縁膜にクラックが入り、平坦性の悪化や信頼性の低下等の問題を起こすおそれがあった。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、半導体チップと、前記半導体チップ上に形成された集積回路領域と、前記集積回路領域を取り囲んで形成されたクラックストッパ用シールリングと、を備え、前記集積回路領域は、層間絶縁膜を間に挟んで積層された複数の金属層を備え、前記クラックストッパ用シールリングは、層間絶縁膜を間に挟んで積層された複数のダミー金属層と、上下に隣接するダミー金属層を接続するために対応する層間絶縁膜に形成されたビアホールと、前記ビアホール内に埋められた金属部材とを備えることを特徴とする。
【発明の効果】
【０００６】
本発明の半導体装置によれば、クラックストッパ用シールリングを設けたことにより、半導体チップの平坦化に寄与するとともに、ダイシング時に半導体チップの側壁からのクラックが侵入するのを抑制することで、半導体装置の信頼性向上を図ることができる。特に、半導体チップの表面の平坦性が重要とされる半導体チップの実装工程において、歩留まり向上を図ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態による半導体装置について図面を参照して説明する。図１に示すように、半導体ウエハ１００の表面には、複数の半導体チップ領域１０が上下左右にライン状に延びたダイシング領域ＤＬによって区画されている。複数の半導体チップ領域１０は、前記ダイシング領域ＤＬに沿って半導体ウエハ１００をダイシングすることにより、複数の半導体チップに分割される領域である。
【０００８】
そして、図２（図１の部分拡大図）に示すように、半導体チップ領域１０の中に、集積回路領域３１（半導体素子、配線等により集積回路）が形成されている。そして、半導体チップ領域１０の表面の端部上に、前記集積回路領域３１を取り囲んでクラックストッパ用シールリング３０が形成されている。クラックストッパ用シールリング３０はダイシング領域ＤＬまで延びている。また、ダイシング領域ＤＬを間に挟んだ２つのクラックストッパ用シールリング３０は、ダイシング領域ＤＬの中心線に対して、左右対称に形成されている。
【０００９】
以下、クラックストッパ用シールリング３０、集積回路領域３１の構造について、図３及び図４を参照しながら説明する。図３は図２の破線で囲まれた領域Ｒの拡大図であり、図４は図３のＸ-Ｘ線に沿った断面図である。クラックストッパ用シールリング３０は、集積回路領域３１における多層配線構造を利用して形成しているので、まず、集積回路領域３１について説明する。
【００１０】
半導体基板１１の表面を覆って第１層間絶縁膜１２が形成され、この第１層間絶縁膜１２上に第１金属層１３が形成されている。また、第１金属層１３を覆って第２層間絶縁膜１４が形成され、この第２層間絶縁膜１４上に第２金属層１５が形成されている。更に、第２金属層１５を覆って第３層間絶縁膜１６が形成され、この第３層間絶縁膜１６上に第３金属層１７が形成されている。最上層の第３金属層１７上には、パッシベーション用の保護膜１８が形成されている。尚、保護膜１８表面の平坦化のために最上層の第３金属層１７の上に、第４層間絶縁膜（不図示）を形成し、その第４層間絶縁膜上に保護膜１８を形成してもよい。
【００１１】
ここで、第１層間絶縁膜１２はＢＰＳＧ膜であり、第２層間絶縁膜１４、第３層間絶縁膜１６、第４層間絶縁膜は平坦化のために、プラズマＴＥＯＳ膜／ＳＯＧ膜／プラズマＴＥＯＳ膜の３層膜構造とすることが好ましく、保護膜１８は、パッシベーションのためにシリコン窒化膜やシリコン窒化膜とシリコン酸化膜の積層膜であることが好ましい。
【００１２】
また、第１金属層１３は、第１層間絶縁膜１２に形成されたビアホールＣ１（これはコンタクトホールと言っても良い）を通して半導体基板１１の表面に形成された半導体素子１９に接続されている。半導体素子１９には、ＭＯＳトランジスタ、バイポーラトランジスタ、拡散抵抗素子などが含まれる。
【００１３】
ビアホールＣ１には、金属部材が埋められている。また、第１金属層１３と第２金属層１５を接続する場合には、第２層間絶縁膜１４に形成されたビアホールＳＣ１を通して両者は接続される。ビアホールＳＣ１には、金属部材が埋められている。同様に、第２金属層１５と第３金属層１７を接続する場合には、第３層間絶縁膜１６に形成されたビアホールＴＣ１を通して両者は接続される。ビアホールＴＣ１には、金属部材が埋められている。尚、上記集積回路領域３１に関して、図３の平面図における図示を省略してある。
【００１４】
次に、クラックストッパ用シールリング３０の構造について説明する。クラックストッパ用シールリング３０は、前記集積回路領域３１の外側の半導体基板１１上に形成された積層構造体であり、第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。第１ダミー金属層２０、第２ダミー金属層２１、第３ダミー金属層２２は、前記集積回路領域３１の半導体素子や配線とは第１乃至第３層間絶縁膜１２，１４，１６によって電気的に絶縁されている。
【００１５】
そして、第１ダミー金属層２０と半導体基板１１の間の第１層間絶縁膜１２には、ビアホールＣ２が形成され、このビアホールＣ２に金属部材が埋められている。同様に、第１ダミー金属層２０と上層の第２ダミー金属層２１の間の第２層間絶縁膜１４には、ビアホールＳＣ２が形成され、このビアホールＳＣ２に金属部材が埋められている。同様に、第２ダミー金属層２１と上層の第３ダミー金属層２２の間の第３層間絶縁膜１６には、ビアホールＴＣ２が形成され、このビアホールＴＣ２に金属部材が埋められている。
【００１６】
尚、前記第１乃至第３金属層１３，１５，１７、第１乃至第３ダミー金属層２０，２１，２２は、同じ工程（金属層のスパッタやデポジションによる形成工程と、その後のパターニング工程）で同時形成され、例えばＡｌ−Ｓｉ−Ｃｕ、又はＡｌ−Ｃｕからなることが好ましい。また、前記金属部材はＷ（タングステン）からなることが好ましい。前記金属部材は、金属層、ダミー金属層の形成工程とは別工程により形成されることが多いが、対応するビアホールに金属層やダミー金属層を埋めて形成して工程の削減を図っても良い。
【００１７】
クラックストッパ用シールリング３０は、上述のように金属部材を介してダミー金属層が積層されてなる機械的に強固な構造体であり、ダイシング時の衝撃により、第１乃至第３ダミー金属層２０，２１，２２の剥がれを防止すると共に、半導体チップの側壁から第１乃至第３層間絶縁膜１２，１４，１６にクラックが侵入するのを止めることができる。
【００１８】
また、クラックストッパ用シールリング３０を機械的に強固にするためには、金属部材はビアホールＣ２、ＳＣ２、ＴＣ２に完全に充填されることが好ましい。
【００１９】
ここで、図３に示すように、金属部材が埋められたビアホールＣ２，ＳＣ２，ＴＣ２は、クラックストッパ用シールリング３０と同様にストライプ状に延びており、途中で切れ目がないことが望ましい。仮に、ビアホールＣ２，ＳＣ２，ＴＣ２に切れ目があると、そこからクラックが侵入してしまうからである。
【００２０】
このように、クラックストッパ用シールリング３０は、クラック侵入のストッパとして働くが、集積回路領域３１からダイシング領域ＤＬに至るまでの半導体チップ領域１０の表面を平坦化するという効果もある。更に、ダイシング後は、クラックストッパ用シールリング３０により、半導体チップの側壁から水分や不純物等が侵入するのを防止することが期待できる。
【００２１】
クラックストッパ用シールリング３０より更に外の半導体基板１１上には、平坦化用ダミー金属積層体４０を設けることが好ましい。これは、クラックストッパ用シールリング３０からダイシング領域ＤＬに至る領域の表面を平坦化してダイシング工程を高精度に行うためである。平坦化用ダミー金属積層体４０は、図４に示すように、第４ダミー金属層２３、第５ダミー金属層２４、第６ダミー金属層２５が、それぞれ、第１層間絶縁膜１２、第２層間絶縁膜１４、第３層間絶縁膜１６を間に挟んで積層されている。第４ダミー金属層２３、第５ダミー金属層２４、第６ダミー金属層２５は、前記集積回路領域３１の半導体素子や配線とは第１乃至第３層間絶縁膜１２，１４，１５によって電気的に絶縁されている。
【００２２】
また、第４乃至第６ダミー金属層２３，２４，２５は、第１乃至第３ダミー金属層２０，２１，２２と同じ材料で同時に形成される。
【００２３】
このような平坦化用ダミー金属積層体４０は、ダイシング領域ＤＬとクラックストッパ用シールリング３０が延びた方向に、所定間隔でタイル状に複数配列されることが好ましい。また、平坦化用ダミー金属積層体４０は、ダイシングブレード５０の端が平坦化用ダミー金属積層体４０に接触する位置に配置されることが好ましい。
【００２４】
また、ダイシング領域ＤＬ上については、前記保護膜１８が除去されて前記平坦化用ダミー金属積層体４０の最上層の第６ダミー金属層２５の表面が露出されていることが好ましい。これは、ダイシング時の衝撃により、保護膜１８が剥がれたり、クラックが入るのを防止するためである。保護膜１８の剥がれ等を更に有効に防止するには、平坦化用ダミー金属積層体４０の最上層の第６ダミー金属層２５を露出するとともに、クラックストッパ用シールリング３０の最上層の第３ダミー金属層２２の一部を露出するように、前記保護膜１８の除去領域を広げることが好ましい。
【００２５】
そして、上述のように構成された半導体ウエハ１００をダイシングブレード５０でダイシング領域ＤＬに沿ってダイシングすることにより、半導体ウエハ１００は複数の半導体チップに分割される。すなわち、上述の複数の半導体チップ領域１０が互いに切り離されて、複数の半導体チップとなる。図５にダイシング後の１つの半導体チップを示してある。この場合は、平坦化用ダミー金属積層体４０がダイシング領域ＤＬの端を跨いで形成されているので、ダイシングブレード５０により、平坦化用ダミー金属積層体４０の第４ダミー金属層２３、第５ダミー金属層２４、第６ダミー金属層２５が切断されることになる。
【００２６】
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能なことは言うまでもない。例えば上記実施形態では、３層配線構造の半導体装置を例として説明したが、本発明は一般の多層配線構造を有する半導体装置に適用することができる。
【図面の簡単な説明】
【００２７】
【図１】半導体ウエハを示す平面図である。
【図２】図１の拡大図である。
【図３】本発明の実施形態による半導体装置（ダイシング前）を示す平面図である。
【図４】図３のＸ−Ｘ線における断面図である。
【図５】本発明の実施形態による半導体装置（ダイシング後）を示す断面図である。
【符号の説明】
【００２８】
１０ 半導体チップ領域 １１ 半導体基板 １２ 第１層間絶縁膜
１３ 第１金属層 １４ 第２層間絶縁膜 １５ 第２金属層
１６ 第３層間絶縁膜 １７ 第３金属層 １８ 保護膜
１９ 半導体素子 ２０ 第１ダミー金属層 ２１ 第２ダミー金属層
２２ 第３ダミー金属層 ２３ 第４ダミー金属層 ２４ 第５ダミー金属層
２５ 第６ダミー金属層 ３０ クラックストッパ用シールリング
４０ 平坦化用ダミー金属積層体 ５０ ダイシングブレード
１００ 半導体ウエハ
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップ上に形成された集積回路領域と、
前記集積回路領域を取り囲んで形成されたクラックストッパ用シールリングと、を備え、
前記集積回路領域は、層間絶縁膜を間に挟んで積層された複数の金属層を備え、
前記クラックストッパ用シールリングは、層間絶縁膜を間に挟んで積層された複数のダミー金属層と、上下に隣接するダミー金属層を接続するために対応する層間絶縁膜に形成されたビアホールと、前記ビアホール内に埋められた金属部材とを備えることを特徴とする半導体装置。
【請求項２】
層間絶縁膜を間に挟んで積層された複数のダミー金属層を備えた平坦化用ダミー金属積層体を備え、
前記平坦化用ダミー金属積層体は、前記クラックストッパ用シールリングが延びた方向に、所定の間隔で複数配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記平坦化用ダミー金属積層体は、前記半導体基板のダイシング領域の端部に配置されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記クラックストッパ用シールリングは、前記集積回路領域と前記平坦化用ダミー金属積層体との間に配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記クラックストッパ用シールリングの複数のダミー金属層の中で、最上層のダミー金属層と前記集積回路領域の上に形成された保護膜を備え、
前記ダイシング領域上については前記保護膜が除去されて前記平坦化用ダミー金属積層体の最上層のダミー金属層が露出されていることを特徴とする請求項３又は請求項４に記載の半導体装置。
【請求項１】
半導体チップと、
前記半導体チップ上に形成された集積回路領域と、
前記集積回路領域を取り囲んで形成されたクラックストッパ用シールリングと、を備え、
前記集積回路領域は、層間絶縁膜を間に挟んで積層された複数の金属層を備え、
前記クラックストッパ用シールリングは、層間絶縁膜を間に挟んで積層された複数のダミー金属層と、上下に隣接するダミー金属層を接続するために対応する層間絶縁膜に形成されたビアホールと、前記ビアホール内に埋められた金属部材とを備えることを特徴とする半導体装置。
【請求項２】
層間絶縁膜を間に挟んで積層された複数のダミー金属層を備えた平坦化用ダミー金属積層体を備え、
前記平坦化用ダミー金属積層体は、前記クラックストッパ用シールリングが延びた方向に、所定の間隔で複数配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記平坦化用ダミー金属積層体は、前記半導体基板のダイシング領域の端部に配置されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記クラックストッパ用シールリングは、前記集積回路領域と前記平坦化用ダミー金属積層体との間に配置されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記クラックストッパ用シールリングの複数のダミー金属層の中で、最上層のダミー金属層と前記集積回路領域の上に形成された保護膜を備え、
前記ダイシング領域上については前記保護膜が除去されて前記平坦化用ダミー金属積層体の最上層のダミー金属層が露出されていることを特徴とする請求項３又は請求項４に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−２１８５０４（Ｐ２００９−２１８５０４Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００８−６３０９２（Ｐ２００８−６３０９２）
【出願日】平成２０年３月１２日（２００８．３．１２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２０年３月１２日（２００８．３．１２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【Ｆターム（参考）】
[ Back to top ]