【課題】表面電極にはんだ接合層を有する半導体装置において、その製造工程でウェハの反りやはんだ接合層のクラックが発生することを抑制する。
【解決手段】表面電極は、半導体基板に接する第１層として２５０℃以下の基板温度でスパッタ法によってＡｌ−Ｓｉ層またはＡｌ−Ｓｉ−Ｃｕ層を形成し、その表面に積層する第２層として４００℃以上の基板温度でスパッタ法によってＡｌ層またはＡｌ−Ｃｕ層を形成し、その表面側に、はんだ接合層、はんだ層を形成することによって、製造する。
２５０℃以下の基板温度で第１層を形成するため、シリコンノジュールの発生を防止することができ、第２層を４００℃以上の基板温度で形成するため、第２層の平坦性を確保でき、ウェハの反りやはんだ接合層のクラック発生を防止することができる。 （もっと読む）

【課題】半導体装置の外部からの水分がパッド上の開口部に浸入した場合でも、開口部の側面に露出している窒化チタン膜が酸化チタン膜に変化することを抑制することができ、半導体装置の信頼性を向上できる技術を提供する。また、パッドの表面保護膜にクラックが発生することを抑制し、半導体装置の信頼性を向上できる技術を提供する。
【解決手段】開口部ＯＰ２の径を開口部ＯＰ１の径よりも小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成する。これにより、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を、開口部ＯＰ２を形成している表面保護膜ＰＡＳ２で覆うことができる。この結果、反射防止膜ＡＲの側面を露出することなく、パッドＰＤを形成することができる。 （もっと読む）

【課題】生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板７の一方の面側に、トランジスタ４のゲート絶縁体層４４を形成する第１の工程と、ゲート絶縁体層４４上に、厚さ方向に貫通する貫通部９１を備える絶縁体層９を形成する第２の工程と、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、ゲート絶縁体層４４上に形成された電極を用いて、ゲート電極４５を形成するとともに、絶縁体層９上に形成された電極を用いて、画素電極６を形成する第３の工程とを有する。また、平面視で、貫通部９１の開口部の縁が、当該貫通部９１の底部の縁より内側に位置する。 （もっと読む）

【課題】配線層にスリットを設けたり、下層に位置する配線層にライン幅及びスペース間隔の比率を制限したりすることなく、ＳＯＧ膜を含む層間絶縁膜におけるクラックの発生を防止する。
【解決手段】下地絶縁膜３上に第１配線層５が形成されている。下地絶縁膜３上及び第１配線層５上に第１層間絶縁膜７が形成されている。回転塗布法及びエッチバック処理により第１層間絶縁膜７上に第２層間絶縁膜９が形成されている。第１層間絶縁膜７上及び第２層間絶縁膜９上に第３層間絶縁膜１１が形成されている。第３層間絶縁膜１１上に第２配線層１３が形成されている。第１配線層５のうち幅寸法が１０.０μｍ以上の幅広第１配線層５に対して、第２配線層１３のうち幅寸法が１０.０μｍ以上の幅広第２配線層１３は、上方から見て、幅広第１配線層５と１.０μｍ以上の重なりをもって配置されているか、幅広第１配線層５とは２.０μｍ以上の間隔を設けて配置されている。 （もっと読む）

【課題】 極短時間アニール処理を行う際に、基板自体の損傷を抑制する半導体装置の製造方法を提供する。
【解決手段】 半導体基板上にゲート電極を形成する工程と、前記半導体基板に導電性の不純物を導入する工程と、前記半導体基板及び前記ゲート電極上に保護膜を形成する工程と、前記保護膜を形成後に前記半導体基板の裏面全面を研磨する工程と、前記半導体基板の裏面全面を研磨した後に前記半導体基板の表面が１０００℃以上での保持時間が０．１秒以下となるような加熱処理により前記不純物を活性化する工程とを備えることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】現在のＬＳＩ、すなわち、半導体集積回路装置の製造工程においては、デバイスの組み立て（たとえばレジン封止）後に、高温（たとえば摂氏８５から１３０度程度）・高湿（たとえば湿度８０％程度）の環境下での電圧印加試験（すなわち、高温・高湿試験）が広く行われている。これに関して、高温・高湿試験中に、正電圧が印加されるアルミニウム系ボンディング・パッドの上面端部において、封止レジン等を通して侵入した水分に起因する電気化学反応により、反射防止膜である窒化チタン膜が酸化されて膨張し、上部膜との剥がれや、膜クラックが発生することが、本願発明者等によって明らかにされた。
【解決手段】本願発明は、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去するものである。 （もっと読む）

【課題】小型化・高耐圧化に優れ信頼性の高いパワー半導体装置を生産効率良くかつ高い製品歩留まりで製造できる誘電体分離型の半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体基板内のチップ配列領域において格子状のスクライブ領域によって区画された複数のチップ領域が整列配置され、前記複数のチップ領域の各々に半導体素子が形成された誘電体分離型の半導体装置であって、少なくとも前記複数のチップ領域の上には電極配線膜が厚さ0.8μm以上2.3μm以下で形成されており、前記電極配線膜の上に前記電極配線膜を保護するパシベーション膜が厚さ0.8μm以上2.7μm以下で形成されており、前記電極配線膜の厚さに対する前記パシベーション膜の厚さの比率が1.0以上1.2以下であることを特徴とする。 （もっと読む）

【課題】表示装置（ＬＣＤ）におけるパネルのＴＡＢ部引き出し電極の断線を防止することができ、かつ、バリアメタル層を介在させずにＡｌ合金膜を透明画素電極と直接接続することのできるＡｌ合金膜を提供する。
【解決手段】表示装置に用いられるＡｌ合金膜であって、ＮｉおよびＣｏよりなる群から選択される少なくとも１種の元素（Ｘ元素）を０．１〜２．０原子％含み、長径０．０１μｍ超であってＮｉ量とＣｏ量の合計が１０原子％以上である化合物が、１００μｍ²あたり３個超析出していると共に、Ａｌ結晶粒内の固溶Ｎｉ量と固溶Ｃｏ量の合計が０．１〜０．５原子％であり、かつ、Ａｌ合金膜の硬度が１．５ＧＰａ以上３．０ＧＰａ以下であるところに特徴を有する表示装置用Ａｌ合金膜。 （もっと読む）

【課題】基板の温度を低温に保ってＳＯＧ膜をキュア処理することができ、かつキュア処理時の膜のクラックの発生を低減させることが可能なＳＯＧ膜の形成方法を提供する。
【解決手段】シリコン及び／又はシリコン化合物と有機溶媒を含有するスピンオングラス材料を基板に塗布した後に、酸素を主成分とするガスにより形成されたプラズマ中で結晶化が生じない条件下で、前記スピンオングラス材料塗膜を高密度化することによりアモルファススピンオングラス膜を形成する。 （もっと読む）

【目的】プロービング試験での導電パッド下に配置された金属配線上の絶縁膜のクラック発生を抑制することが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、導電パッドと、前記導電パッド上に配置され、前記導電パッドの一部が露出するように開口領域が形成された第１の絶縁膜と、前記導電パッドの下方に配置された第２の絶縁膜と、銅（Ｃｕ）を用いた配線を有し、前記第２の絶縁膜を介して前記導電パッドの下方に配置され、前記開口領域と重なる領域での最上層における前記配線の最大配線幅ｗ（ｎｍ）と前記配線の被覆率Ｒ（％）とがある条件を満たすように配置された少なくとも１層の配線層と、を備えたことを特徴とする。 （もっと読む）

【課題】 シリコン基板の側面下端のエッジ部を保護し、且つ、装置全体を薄型化する。
【解決手段】 シリコン基板１の側面に形成された円弧状に凹んだ傾斜面１３にはアモルファスシリコンやポリイミド系樹脂等からなる側部保護膜１４が設けられている。これにより、シリコン基板１の側面下端のエッジ部１ａを保護することができる。この場合、側部保護膜１４の下端部下面はシリコン基板１の下面と面一となっているので、シリコン基板１の下面に樹脂保護膜を形成する場合と比較して、薄型化することができる。 （もっと読む）

【課題】ダイカット時に回路素子領域に近い箇所でクラックが発生することを防止する。
【解決手段】半導体基板１００上に形成された回路素子領域と、前記回路素子領域を囲むように形成されたダイカット領域と、前記回路素子領域とダイカット領域との間の少なくとも一部に形成された保護パターンと、を備え、前記保護パターンは、前記半導体基板の表面部に形成された素子分離領域１０２と、素子分離領域１０２よりダイカット領域側に形成され、素子分離領域１０２より幅の狭い素子分離領域１０３と、素子分離領域１０２と素子分離領域１０３との間に形成された素子領域１５０と、素子分離領域１０２上に形成されたゲート層１０６と、ゲート層１０６上に層間絶縁膜１１１を介して形成された配線層１１３と、前記配線層１１３上に形成されたパッシベーション層１２０と、素子分離領域１０３のダイカット領域側に隣接して形成されたゲート層１０７と、を有する。 （もっと読む）

【課題】電極パッドよりも径の小さな貫通孔を半導体基板自体に設けることなく、上下に積層された半導体チップ間の電気的な接続を行う。
【解決手段】半導体基板Ｓ１の横にはみ出すように電極パッドＰ１を配置し、半導体基板Ｓ１の周囲を取り囲むように配置された樹脂層Ｊ１上にて支持し、電極パッドＰ１が上下に重なるように半導体チップＣ１を積層し、貫通孔Ｔ１内に導電体Ｄ１を埋め込むことで、上下の電極パッドＰ１を電気的に接続し、上下に積層された半導体チップＣ１間の電気的な接続を行う。 （もっと読む）

【課題】 半導体素子のサイズを大きくすることなく、プロービング試験の際にボンディング領域に針跡が到達していないかどうかを容易に確認することができる構造を備えた半導体装置を提供する。
【解決手段】 半導体装置は、半導体基板上に設けられた第１の金属層２６と、前記第１の金属層２６上に設けられた絶縁層３０と、前記絶縁層３０上に設けられ、外部に露出した電極パッド面３３ａ、３３ｂを有する第２の金属層３３と、を含み、前記第２の金属層３３及び前記絶縁層３０に、凹部３１が形成されており、前記絶縁層３０の前記凹部３１内に、前記第２の金属層３３が設けられていることを特徴とする。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力を開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】シールリングの構造を最適化して、ダイシング部の切断面からの水分の侵入やクラックの伸展に対する障壁としての機能を確保したシールリングを備えた半導体装置の製造方法を提供する。
【解決手段】半導体基板１上の回路形成領域とダイシング領域との間にシールリング１００が配設されている。シールリング１００は、断面形状がＴ字型をなすシール層が積層された部分と、断面形状が矩形をなすシール層が積層された部分とを有している。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、パターニング後、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力をパターン側面を含めて開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】フリップチップ実装構造の半導体装置では、半導体基板（半導体チップ）裏面に抵抗を低減するための厚い金属層が設けられる。しかし、半導体チップの薄化が進むと、厚い金属層との応力の差により、半導体基板に反りが発生し、歩留まりが悪化する原因となっていた。
【解決手段】第１主面に動作領域が設けられ、第２主面に金属層が設けられる半導体基板（半導体チップ）の、少なくとも動作領域と一部重畳する第２主面側の半導体基板に凹部を設ける。これにより周辺部において第１の厚みを有し、凹部において第１の厚みより薄化された第２の厚みを有する半導体チップとする。周辺部が第１の厚みを有するため、第２主面側に厚い金属層を形成しても、半導体チップの反りを防止できる。 （もっと読む）

【課題】半導体素デバイスなどにおける層間絶縁膜用の材料として使用するのに適し、硬膜時における膜減りが小さく、かつ誘電率に優れた膜を製造することができる化合物、およびその化合物を含む組成物、さらにはその組成物より得られる膜を提供。
【解決手段】化合物は、ジエノフィル構造を有する化合物（Ａ）と、環状もしくは直鎖状のいずれかで表される共役ジエン構造を有する化合物（Ｂ）とのディールス・アルダー反応により形成され、加熱、光照射、放射線照射またはそれらの組み合わせにより逆ディールス・アルダー反応を介して前記共役ジエン構造を有する化合物（Ｂ）を放出する化合物である。 （もっと読む）

【課題】 銅配線上に銅ワイヤがワイヤボンディングされて構成される半導体装置において、配線剥がれや銅ワイヤ下の絶縁膜にクラックが入るといった不具合を抑止する。
【解決手段】 本発明の半導体装置は、半導体基板１上に形成された銅配線８と、前記銅配線８の表面及び側面を覆うように形成されたメッキ層１０と、前記メッキ層１０を介して前記銅配線８上にワイヤボンディングされた銅ワイヤ１１とを具備することを特徴とする。 （もっと読む）