【課題】ボンディングワイヤが接続されたボンディングパッドを一面に有する半導体基板において、ワイヤの接続によるボンディングパッド下部のクラックの発生を適切に検出できるようにする。
【解決手段】半導体基板１の内部にてボンディングパッド１０の下部には、当該半導体基板１の特性を検査するための検査用配線４０が設けられており、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の端部が位置する部位の直下に配置されている。 （もっと読む）

【課題】ウェーハの裏面研削やダイシングの際に生じる、水分の浸入による汚れ、あるいは割れ、クラック、チッピング、層間剥離等の物理的損傷を抑制することを目的とする。
【解決手段】基板１１上のチップ領域１２の周縁部にその内側の部分を連続して取り囲むよう有機保護膜２３’を形成する。また、パッシベーション膜２２および有機保護膜２３がキャップ層４７上に閉環状開口部を形成する。 （もっと読む）

【課題】無機材料を用いてコストの低減を図りながら、応力集中によるクラックを回避しつつ、銅配線を覆うことができるパッシベーション膜を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０は、層間絶縁膜２５と、層間絶縁膜２５上に突出して形成され、銅を主成分とする材料からなる配線２７と、配線２７を覆うように形成されたパッシベーション膜３０とを含む。パッシベーション膜３０は、配線２７側から順に第１窒化膜３１、中間膜３３および第２窒化膜３２を積層した積層膜からなる。中間膜３３は、第１および第２窒化膜３１，３２とは異なる絶縁材料（たとえば酸化物）からなる。 （もっと読む）

【課題】層間絶縁膜が剥離しにくい半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法において、複数のデバイス領域がスクライブライン領域によって区画された半導体ウェーハ上に、層間絶縁膜内に配線及びビアが設けられた多層配線膜を形成する工程と、前記スクライブライン領域内に設定されたダイシング領域の一部に配置された前記多層配線膜及び前記半導体ウェーハを除去することにより、前記多層配線膜及び前記半導体ウェーハを前記デバイス領域毎に切り分ける工程と、を設ける。そして、前記多層配線膜を形成する工程において、前記スクライブライン領域における前記ダイシング領域を除く領域には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成し、前記ダイシング領域における前記層間絶縁膜の少なくとも上部には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成しない。 （もっと読む）

【課題】 膜ストレス低減を図った無機ＳＯＧ膜を有した半導体装置及びその製造方法を提供する。
【解決手段】 本発明の半導体装置は、半導体基板１上に形成された下層配線３と、前記下層配線３上及び下層配線３間に形成され、不純物がイオン注入されることで圧縮応力を示す無機ＳＯＧ膜５ａと、前記無機ＳＯＧ膜５ａを含む層間絶縁膜７に形成されたコンタクトホールを介して前記下層配線に接続する上層配線とを具備することを特徴とする。 （もっと読む）

【課題】積層される半導体ウェハのそれぞれの性能を十分に発揮して高性能化を図り、且つ量産性、コスト低減を図った、固体撮像装置等の半導体装置とその製造方法を提供する。また、固体撮像装置を備えたカメラ等の電子機器を提供する。
【解決手段】第１の半導体ウェハ３１と、第２の半導体ウェハ４５とを、基板間配線６８で接続する構成とする。基板間配線は、第１の半導体ウェハ３１表面の第１の多層配線層に形成される接続孔６６と、第２の半導体ウェハ４５表面の第２の多層配線層に形成された貫通接続孔６５とに、導電材料が埋め込まれて形成されている。そして、貫通接続孔６５は接続孔６６の直径よりも大きく形成されている。これにより、貫通接続孔６５の構内に導電材料を埋め込む際のボイドの発生を防ぐ。 （もっと読む）

【課題】低誘電率の絶縁膜を備える一方で、当該絶縁膜上に選択的に設けられたキャップ層を備えておらず、信頼性に優れた半導体装置を効率よくかつ確実に製造することができる製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、分子内に、アダマンタン型のかご型構造を含む部分構造と、重合反応に寄与する重合性反応基とを有する重合性化合物および／または当該重合性化合物が部分的に重合した重合体を含む組成物を用いて、膜厚の２分の１以上の最大押し込み深さにおいて、弾性率測定変位を膜厚の１０分の１とする、ナノインデンターを用いた測定から求められる弾性率が、４．０ＧＰａ以上である絶縁膜を形成する工程を有する一方で、絶縁膜上にキャップ層を形成する工程を有していない。 （もっと読む）

【課題】検査時におけるプロービングの機械的な力学的ストレスや、組立のワイヤ・ボンディングによる機械的な力学的ストレスによって発生する応力を緩和できる構成を有する半導体集積回路を提供する。
【解決手段】半導体集積回路は、半導体基板上(100)に形成されたパワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、パワー・トランジスタの第１の電極及び第２の電極として機能する複数の第１の金属パターン及び複数の第２の金属パターンと、複数の第１の金属パターンと電気的に接続する第１のバス(140)と、第２の金属パターンと電気的に接続する第２のバス(150)と、第１のバス(140)及び第２のバス(150)に１つづつ設けられたコンタクト・パッド(304)とを備え、第１のバス(140)及び第２のバス(150)の各々には、少なくとも１つのスリット(10a)が形成されている。 （もっと読む）

【課題】長期にわたって信頼性に優れた半導体素子及びその製造方法を提供する。
【解決手段】基板の一方の面に第１表面電極２を形成し、第１表面電極２が形成された基板１の表面にレジスト組成物を塗布し、プリベークしてレジスト膜１０を形成し、該レジスト膜１０を貫通して第１表面電極１上にコンタクトホールを形成し、このコンタクトホール内にコンタクト電極４を形成し、第１表面電極２が形成された基板の表面に、熱膨張率が２ｐｐｍ／℃以上７ｐｐｍ／℃未満の第１絶縁膜３ａを形成し、次いで、該第１絶縁膜３ａ上に熱膨張率が７ｐｐｍ／℃以上２４ｐｐｍ／℃以下の第２絶縁膜３ｂを積層して絶縁膜３を形成し、コンタクト電極４を介して絶縁膜上に第２表面電極５を形成し、第１表面電極２、第２表面電極５及び絶縁膜３が形成された基板の裏面側を支持体に固定し、第１表面電極側からダイシングして素子ユニットを分離して半導体素子を製造する。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】基板を薄板化しても基板の反りを抑制でき、耐熱性、機械特性に優れた絶縁膜で保護された半導体素子及びその製造方法を提供する。
【解決手段】基板１の一方の面に第１表面電極２を形成し、第１表面電極２が形成された基板の表面に、芳香族テトラカルボン酸及び芳香族テトラカルボン酸二無水物から選ばれる１種以上のアシル化合物を、前記芳香族ジアミンよりも１モル％以上多く反応して得られるポリアミド酸を含むポリイミド前駆体組成物を塗布し、イミド化して絶縁膜３を形成し、第１表面電極２及び絶縁膜３が少なくとも形成された基板１を、第１表面電極側からダイシングして素子ユニットを分離して半導体素子を製造する。 （もっと読む）

【課題】素子の信頼性を劣化させることなく、より比誘電率の低い絶縁膜を形成する。
【解決手段】この半導体装置の製造方法は、下地膜１０１に、環状シロキサンをプラズマ重合させて第一の絶縁膜１０２を形成する工程と、第一の絶縁膜１０２を形成する工程の後、連続的に、第一の絶縁膜１０２上に、環状シロキサンをプラズマ重合させて第二の絶縁膜１０３を形成する工程と、を含む。第一の絶縁膜１０２の成膜速度は、第二の絶縁膜１０３の成膜速度よりも遅い。 （もっと読む）

【課題】 半導体装置の製造方法に関し、炭化シリコン薄膜の機械強度を高め、膜の消失や剥離を防止する。
【解決手段】 ポーラスな誘電率低誘電率絶縁膜上に−ＣＨ_２−結合が環状になってＳｉと結合し且つ二重結合を含む官能基を有する原料を用いて炭化シリコン薄膜を形成する工程と、前記炭化シリコン薄膜を所定パターンにエッチングしてハードマスクを形成する工程と、前記ハードマスクをエッチングマスクとして前記低誘電率絶縁膜をエッチングして配線形成用溝或いはビアホールの少なくとも一方を形成する工程とを設ける。 （もっと読む）

【課題】工程時間を短縮し、平坦度(又は、ボンディングの均一性)を高め、絶縁層(絶縁基板)とチップとの間の接着力が向上したパッケージおよびその製造方法を提供することを目的とする。
【解決手段】本発明のパッケージは、パターニング層上に形成された第１導電層と、前記パターニング層上に前記第１導電層を埋め込むように形成された絶縁層と、前記絶縁層の外面に形成された第２導電層と、前記第１導電層と第２導電層とを電気的に接続するように前記絶縁層の内部に形成された第３導電層とを含むことを特徴とする。 （もっと読む）

【課題】電極パッドからの水分の拡散を防止できると共に、絶縁膜の薄膜化及び低誘電率化に対応できるようにする。
【解決手段】半導体装置は、半導体基板１１の上方に形成され、外部との電気的な接続を取る接続部２５である電極パッドと、半導体基板と接続部との間に積層された絶縁膜１４等にそれぞれ形成され、上層の配線３４が接続部と接続された複数の第１配線層及び該第１配線層同士を接続するビア３１よりなる積層構造体２７と、複数の絶縁膜に積層構造体の周囲を隙間なく囲むように形成され、複数の第２配線層４０等及び該第２配線層同士を線状に接続するラインビア４１よりなるリング構造体２８と、接続部と内部回路とを電気的に接続する引き出し配線３２Ａとを有している。積層構造体とリング構造体とは複数の第１配線層の少なくとも１つによって互いに接続されており、引き出し配線はリング構造体と接続されている。 （もっと読む）

【課題】層間絶縁膜を除去するエッチング中に、異常エッチングを防止する。エッチング工程において加わる水圧や風圧によりガードリングの形状が変形して剥離し、欠陥が発生することを防止する。
【解決手段】半導体装置は、メモリセル領域を囲むように設けられたガードリングと、ガードリングの外側に設けられた周辺回路領域と、ガードリング及び周辺回路領域上に設けられた支持体膜と、周辺回路領域内に設けられたコンタクトプラグとを有する。ガードリングとコンタクトプラグは、同一の導電材料から構成される。 （もっと読む）

【課題】低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止する。
【解決手段】半導体基板のチップ領域の外周部にシールリング４が設けられていると共に、当該チップ領域におけるシールリング４の近傍にチップ強度強化用構造体５が設けられている。チップ強度強化用構造体５は複数のダミー配線構造（例えばダミー配線構造５Ａ〜５Ｅ等）から構成されている。各ダミー配線構造５Ａ〜５Ｅ等はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない２層以上の配線層に亘ってビア部を介して連続的に形成されている。 （もっと読む）

【課題】ダイシングブレードでダイシングする際の層間絶縁膜間の密着性を良好にしつつ、層間絶縁膜の層間クラックを防ぐ。
【解決手段】スクライブライン領域２０２において、ダイシング工程においてダイシングブレードが通るブレード領域２０４およびブレード領域２０４の両側に形成され、ダイシングブレードが通らない非ブレード領域２０６にそれぞれダミー配線が形成され、非ブレード領域２０６においては上下に隣接するダミー配線１０６ｂとダミー配線１１０ｂとがダミービア１０８ｂで接続され、ブレード領域２０４においては、上下に隣接するダミー配線１０６ａとダミー配線１１０ａとがダミービアで接続されていない。 （もっと読む）

【課題】ヒューズ素子形成領域の配線を露出させることなく、クラックストップトレンチとボンディングパッド開口部を同時に形成する半導体ウエハ及びその製造方法を提供する。
【解決手段】半導体基板と多層配線構造とを少なくとも具備してなり、前記多層配線構造がチップ領域Ａとヒューズ素子形成領域Ｂおよびダイシング領域Ｃとに渡って形成されてなる半導体ウエハにおいて、前記チップ領域に位置する前記多層配線構造上には、前記配線で構成されたボンディングパッド１７０が形成される一方、前記ダイシング領域には、前記多層配線構造が一部除去されることによって形成された二本以上が並行して並ぶダミーリングおよび、前記ダミーリング間に形成された、クラックストップトレンチ１５２となる溝部が設けられていることを特徴とする半導体ウエハを採用する。 （もっと読む）

【課題】ワイヤボンディング接続されるパッケージに搭載される場合のワイヤ長を短くできる半導体装置を提供する。
【解決手段】本発明に係る半導体装置１００は、シリコン基板１０３の内部素子領域１５３に形成された複数の素子と、シリコン基板１０３上に形成される配線層１２０と、配線層１２０を貫通し、内部素子領域１５３を囲む環状のシールリング１０１と、内部素子領域１５３の上方、かつ、配線層１２０上に形成され、複数の素子に含まれる第１素子と接続されるパッド１０２と、シールリング１０１上に形成され、当該シールリング１０１と接続されたパッド１０２ａとを備える。また、シールリング１０１は、複数の素子に含まれる第２素子と接続されている。 （もっと読む）