【課題】本発明は、アルミ配線パターンに含まれるアルミニウムと銅配線に含まれる銅とが反応して高抵抗の合金が生成されることを防止した上で、導電膜である窒化チタン膜に起因する半導体基板の反りを低減することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】第２の層間絶縁膜１８に形成されたコンタクト孔２７により露出された銅配線１６の上面１６ａを覆うように、窒化チタン膜を含む第１の導電膜２１を設けると共に、アルミ配線パターン２３と第１の導電膜２１及び第２の層間絶縁膜１８との間に、窒化チタン膜を含まない第２の導電膜２２を設ける。 （もっと読む）

【課題】隣接デバイスの特性への悪影響を低減するＴＳＶ相互接続構造の製造方法を提供する。
【解決手段】第１の主面Ｓ１を有する基板を設け、少なくとも一つのＴＳＶ穴部と、ＴＳＶ穴部を囲み残りの基板材料によって分離されるトレンチ状構造３、とをエッチングにより同時に作製する。基板の第１の主面でトレンチ状構造の開口をピンチオフするためと、ＴＳＶ穴部側壁を平滑にするために、誘電性のライナー２ａ、２ｂを堆積し、トレンチ状構造にエアギャップ４を作製する。ＴＳＶ相互接続１０を生成するためにＴＳＶ穴部に導体材料を堆積する。 （もっと読む）

【課題】材料コストが安く高周波特性が良好な貫通電極基板を簡便な工程で得ることができ、製造時間とコストの大幅な削減が可能な貫通電極基板の製造方法を提供する。
【解決手段】厚さ方向に形成された複数の貫通孔を有するガラス基板の前記貫通孔内に、導電性材料からなる貫通電極を有する貫通電極基板の製造方法であって、金属粒子を含む流動性の導電性組成物を前記ガラス基板上に塗布して、該導電性組成物を前記貫通孔内に充填する工程と、前記貫通孔内に充填された前記導電性組成物を加熱して、該貫通孔内に前記貫通電極を形成する工程を備える貫通電極基板の製造方法を提供する。 （もっと読む）

【課題】例えばクラック発生などに起因する大量生産段階での低歩留りという問題を防止できる半導体集積回路を提供する。
【解決手段】パッドメタルの下に回路を有する半導体集積回路において、パッド開口部分のパッドメタルの少なくとも下全面に、互いに同一の電位を有する配線メタルを形成し、当該配線メタルの電位を上記パッドメタルと異なる電位に設定した。また、上記配線メタル、及び上記配線メタル以外の電位を有する別の配線メタルは、上記パッドメタルよりも下層に形成される。さらに、上記半導体集積回路の複数のパッドにおいて、バッド開口部分のパッドメタルの少なくとも下全面に形成された複数の配線メタルは互いに同一の電位に設定される。 （もっと読む）

【課題】本発明は、多層配線構造を有する半導体装置及びその製造方法に関し、信頼性や製造歩留りが高く、設計的な制約の小さい半導体装置及びその製造方法を提供することを目的とする。
【解決手段】基板１０上に形成された配線２０、４０、６０、８０と、配線２０、４０、６０、８０の周囲に形成された低誘電率膜１２、３２、５２、７２、９２と、低誘電率膜１２、３２、５２、７２、９２の形成材料より弾性係数の大きい誘電体材料で形成され、基板面に垂直に見て配線２０、４０、６０、８０に重なって配置された補強用絶縁膜４２ａ、６２ａ、８２ａ、１０２ａと、配線２０、４０、６０、８０に交差して配置された補強用絶縁膜２２ｂ、４２ｂ、６２ｂ、８２ｂ、１０２ｂとを有するように構成する。 （もっと読む）

【課題】回路を形成した半導体ウェハをダイシングするときに発生するクラックの伝搬を抑制する。
【解決手段】ウェハ１上のチップ領域２にＭＯＳトランジスタＴ１及び配線３１，４８,５４，６４，６４を形成すると共に、チップ領域２内でＭＯＳトランジスタＴ１及び配線３１，４８,５４，６４，６４を囲むガードリング７６を形成する。また、ウェハ１上のスクライブライン領域３には、チップ領域２に第１層の配線３１を形成するときに、第１の応力吸収パターン３３を同時に形成する。さらに、最上層の配線７４を形成するときに、第２の応力吸収パターン７７を同時に形成する。各応力吸収パターン３３，７７は、チップ領域２を囲むように連続して形成され、スクライブライン領域３の中心線ＳＣを跨ぐベタパターンである。ダイシング時には、第１及び第２の応力吸収パターン３３，７７の一部が残るようにウェハ１を切断する。 （もっと読む）

【課題】少ない工程でパッド電極に段差を設けた半導体素子を製造することができる半導体素子の製造方法及び半導体素子を提供する。
【解決手段】半導体基板１２上に中間絶縁膜１４、下層メタル配線１６、層間絶縁膜１８を形成し、層間絶縁膜１８上にパッド電極２０を形成し、パッド電極２０上に最終保護膜２２を形成し、最終保護膜２２上に、パッド電極２０の一部に対応した第１領域に開口部を備えるレジスト２２を形成し、最終保護膜２２をエッチングすると共に、パッド電極２０の一部の第１領域を予め定めた深さまでエッチングすることにより凹部２０Ａを形成し、パッド電極２０の第１領域を囲う第２領域上の最終保護膜２２をエッチングし、レジスト２２を除去することにより、半導体素子１０を製造する。 （もっと読む）

【課題】半導体ウェハの保護層に形成された溝のアスペクト比が０．５以上である場合においても、再配線を形成する際のレジスト膜に破壊が生じることを防止する手段を提供する。
【解決手段】半導体ウェハが、集積回路を形成した複数の能動領域と、隣合う能動領域間に設けられたダイシング領域と、能動領域とダイシング領域とを覆う保護層５と、保護層の能動領域の外側を掘込んで形成されたガイド溝２１と、能動領域の保護層上を覆う保護膜７と、保護膜上に形成され、集積回路に電気的に接続する第２の配線９とを備え、ガイド溝のアスペクト比が０．５以上の場合にそのガイド溝を保護膜で覆う。 （もっと読む）

【課題】応力による半導体回路の特性劣化を抑制した半導体デバイスを提供する。
【解決手段】縦導体は、半導体基板の厚み方向に設けられた微細孔を満たし、第１結晶組織３０１と第２結晶組織３０２とを含むナノコンポジット結晶構造を有する。ナノコンポジット結晶構造において、第１結晶組織３０１及び第２結晶組織３０２の少なくとも一方は、ナノサイズである。 （もっと読む）

【課題】トリミング素子からのトリミング時の気化ガスの圧力によりトリミング素子の下部の層間絶縁膜にクラックが入るのを防止する。
【解決手段】層間絶縁膜２上にトリミング素子Ｔを形成する。トリミング素子Ｔの上を層間絶縁膜３ａで被覆する。トリミング素子Ｔの斜め上方領域の層間絶縁膜３ａ上にクラック誘導体Ｇを形成する。トリミング素子Ｔ及びクラック誘導体Ｇはレーザー光の照射領域に配置される。レーザー光を照射すると、トリミング素子Ｔの周辺及びクラック誘導体Ｇの周辺の層間絶縁膜３ａ等に重畳して広く延在する高温領域６が形成され、該高温化した層間絶縁膜３ａ等の剛性が低下する。その結果、トリミング素子Ｔの上辺のコーナー部に気化ガスの圧力がかかりやすくなり、トリミング素子Ｔの下辺のコーナー部にかかる気化ガスの圧力が小さくなるので、トリミング素子Ｔの下側の層間絶縁膜２のクラック５発生を防止できる。 （もっと読む）

【課題】ボンディングパッドの直下の酸化膜を壊すことなくウエハテストを行う。
【解決手段】半導体基板９と、半導体基板９上に形成された５層の配線層と、前記５層の配線層のうち、最上層の第５配線層５に形成され、それぞれ一部が露出した複数のボンディングパッド５ｅと、半導体基板９上に形成され、かつボンディングパッド５ｅの下において平面視でボンディングパッド５ｅと重なる位置に配置され、さらにボンディングパッド５ｅと電気的に接続されたトランジスタ素子等の能動素子と、を有しており、ボンディングパッド５ｅの直下には、５層の配線層のうちのいずれの配線層も設けられていない緩衝膜７が形成されている。 （もっと読む）

【課題】殊に銅ボンディングとの両立性の点で高い信頼性を有するボンディングコンタクトを提供すること。
【解決手段】半導体基板上の、補強構造体を有するボンディングコンタクトにおいて、このボンディングコンタクトには、半導体基板上に配置される少なくとも１つの第１金属層と、この第１金属層の上方に配置される第３金属層とを有しており、第１金属層には、パターンを有する補強構造体が収容され、第３金属層は、ボンディング面を有するボンディングコンタクト層であり、さらに上記のボンディング面の下方かつ第１金属層の上方に絶縁層が配置されており、この絶縁層は、ボンディング面の縁部を越えて突き出ている。る、ボンディング個所（１）において、上記の補強構造体は、ボンディング面の上側から見た場合にこのボンディング面の下方において第１金属層内に構成されており、この補強構造体には誘電体島が含まれている。 （もっと読む）

【課題】ｌｏｗ−ｋ膜のワイヤーボンディング時の荷重による変形やクラッキングの発生を回避し、半導体装置の信頼性の低下を抑制することが可能な半導体装置とその製造方法を提供する。
【解決手段】半導体装置において、基板上に形成された絶縁層と、絶縁層上に形成された複数の層間絶縁膜と、層間絶縁膜中にそれぞれ形成される複数の配線層及びビアからなる多層配線と、複数の配線層のうち最下層の配線層より基板側に形成されたメタルパッドと、メタルパッドの一部の領域上の絶縁層及び層間絶縁膜が除去されて形成された開口部と、メタルパッド上に、複数の層間絶縁膜を貫通し、開口部を取り囲むように設けられるパッドリングと、を備える。 （もっと読む）

【課題】貫通電極の形成に時間を要さず、貫通電極内でのボイドの発生を抑制できる半導体装置、およびこの半導体装置の製造方法を提供すること。
【解決手段】半導体装置１は、孔１１１が形成された絶縁性あるいは半導体の層１１と、層１１の孔１１１内に設けられた貫通電極１２と、を備える。貫通電極１２は、シード層１２１と、めっき層１２２と、を備える。シード層１２１は、孔１１１の底面１１１Ａを覆う。また、シード層１２１は、孔１１１の側面１１１Ｂのうち、孔１１１の開口から、孔１１１の開口と孔１１１の底面１１１Ａとの間の所定の位置までの第１の領域を未被覆とし、この第１の領域（未被覆領域）１１１Ｂ１を除いた第二の領域を被覆している。めっき層１２２は、シード層１２１と、未被覆領域１１１Ｂ１の少なくとも一部を覆う。 （もっと読む）

【課題】層間絶縁膜を厚くすることなく、放電耐圧を向上させ、デバイスの特性の安定化や性能の向上を図る。
【解決手段】高耐圧配線は、Ｓｉ基板１０１上に形成された配線層１０３と、絶縁膜１０４と、上層配線１０５，１０６と、絶縁膜１０４に形成された溝１０７とを有する。配線層１０３上の絶縁膜１０４の厚さＴは、上層配線１０５と１０６間の距離ｄよりも小さく、溝の幅Ｗは、距離ｄよりも小さい。絶縁膜１０４の厚さＴは、配線層１０３と上層配線１０５，１０６との間に与えられる最大の電位差Ｖ_maxよりも絶縁膜１０４の耐圧が大きくなるように設定され、絶縁膜１０４の露出量Ｘは、溝の幅Ｗと距離ｄとが等しいときの絶縁膜１０４に沿った沿面放電開始電圧をＶ₀（Ｖ₀＝ｂ×ｌｎＴ＋ｃ、ｂ，ｃは定数）としたとき、Ｖ_max＜ａＸ＋Ｖ₀（ａは定数）となるように設定される。 （もっと読む）

【課題】パッド電極に荷重または衝撃力が加わっても、周囲の絶縁膜にクラックが発生しにくい構造の半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、平面形状が、略円形、略楕円形、少なくとも１つの内角が９０°より大きい略多角形、および、少なくとも１つの角部に面取りや丸みをつけた略多角形、ならびに、これらの少なくとも一部分を含む形状の組合せからなる群から選ばれた平面形状となるような凹部を形成する凹部形成工程と、前記凹部の内面に少なくとも一部を被覆する下敷膜を形成する下敷膜形成工程と、絶縁膜で覆われた前記凹部に導電性の電極材質を埋め込むパッド部形成工程とを含み、前記凹部形成工程は、第１の凹部を形成する工程と、前記第１の凹部の一部分においてさらに深く凹む第２の凹部を形成する工程とを含む。 （もっと読む）

【課題】第１半導体チップで発生した熱を、熱伝導端子を介して実装基板に放熱することができ、かつ第１半導体チップにクラックが発生することを抑制できるようにする。
【解決手段】第１半導体チップ２００は、配線基板１００の第１面（本実施形態では裏面）にフリップチップ実装されている。接続端子１２０は例えばハンダボールであり、配線基板１００の第１面に設けられている。熱伝導端子２２０は、第１半導体チップ２００のうち配線基板１００に対向しない面に設けられており、互いに離間している。 （もっと読む）

【課題】半導体チップ領域内へのクラック伝播を抑制でき新規な構造を持つ金属リングを有する半導体ウエハを提供する。
【解決手段】半導体ウエハは、半導体素子が形成された第１半導体チップ領域と、半導体素子が形成された第２半導体チップ領域と、第１半導体チップ領域と第２半導体チップ領域との間に挟まれたスクライブ領域とを有し、第１半導体チップ領域は、第１半導体チップ領域に形成された半導体素子を囲む金属リングを含み、金属リングは、下側金属層と下側金属層上に重なる上側金属層とを含む複数の金属層で形成され、上側金属層の第１半導体チップ領域外側の側面が、下側金属層の外側の側面と揃っているか、または、下側金属層の外側の側面に対して第１半導体チップ領域内側に位置しているように、下側金属層上に上側金属層が重なっている。 （もっと読む）

【課題】ボンディングワイヤが接続されたボンディングパッドを一面に有する半導体基板において、ワイヤの接続によるボンディングパッド下部のクラックの発生を適切に検出できるようにする。
【解決手段】半導体基板１の内部にてボンディングパッド１０の下部には、当該半導体基板１の特性を検査するための検査用配線４０が設けられており、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の端部が位置する部位の直下に配置されている。 （もっと読む）

【課題】ＣＭＰ処理においてダミーパターンに機械的ストレスが作用しても、ダミーパターンが折れ曲がったり、ダミーパターンの一部が欠落したりすることを抑制できる半導体集積回路およびそのパターンレイアウト方法を提供する。
【解決手段】半導体集積回路は、所定の機能領域と、空き領域ＳＰ１に形成されたダミーパターンＤＭＰ１とを備える。空き領域ＳＰ１は、所定の機能領域同士の間に位置する。ダミーパターンＤＭＰ１は、枠状に形成されるとともに、ダミーパターンＤＭＰ１の外縁ＥＤを規定する第１メタル部ＭＴ１と、第１メタル部ＭＴ１の内周側に位置し、第１メタル部ＭＴ１に連続するように形成された第２メタル部ＭＴ２と、第１メタル部ＭＴ１の内周側において第２メタル部ＭＴ２が形成されていない領域に位置する複数の非形成領域ＮＴと、を有する。 （もっと読む）