半導体デバイス
【課題】応力による半導体回路の特性劣化を抑制した半導体デバイスを提供する。
【解決手段】縦導体は、半導体基板の厚み方向に設けられた微細孔を満たし、第１結晶組織３０１と第２結晶組織３０２とを含むナノコンポジット結晶構造を有する。ナノコンポジット結晶構造において、第１結晶組織３０１及び第２結晶組織３０２の少なくとも一方は、ナノサイズである。
【解決手段】縦導体は、半導体基板の厚み方向に設けられた微細孔を満たし、第１結晶組織３０１と第２結晶組織３０２とを含むナノコンポジット結晶構造を有する。ナノコンポジット結晶構造において、第１結晶組織３０１及び第２結晶組織３０２の少なくとも一方は、ナノサイズである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスにおいては、これまで、基板上に半導体チップを平面的に配置し、その間を配線で接続する方法がとられてきた。しかし、この方法では、実装面積が半導体チップの数とともに増加するとともに、配線長も増加してしまうので、半導体デバイスの小型大容量化、高性能化及び低消費電力化を実現することが困難である。微細化技術が極限まで進んだ現状では、半導体チップの微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現することは、限界に来ている。
【０００３】
そこで、半導体チップを積層し、チップ間を貫通電極で接続するいわゆるＴＳＶ（Through Silicon Via）方式に係る三次元配置の半導体デバイスの開発が進められている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
【０００４】
ＴＳＶ方式に係る三次元配置の半導体デバイスを実現する代表的な技術は、めっき技術を適用して貫通電極を形成するめっき方法、及び、例えば、特許文献１に開示されているように、微細孔を持つシリコン基板を、真空圧に減圧した真空チャンバー内で溶融金属槽に挿入し、シリコン基板が溶融金属とほぼ同じ温度に達した後、真空チャンバー内を例えば大気圧以上に加圧して、溶融金属を微細孔に充填し、硬化させて、溶融凝固導体でなる貫通導体を形成する溶融金属充填方法である。
【０００５】
ところで、ＴＳＶ技術を採用して、貫通電極を形成するには、既に、半導体基板（ウエハ）に形成された半導体回路の特性に悪影響を与えるような応力を持たないことが、極めて重要である。
【０００６】
ところが、上述した従来技術の何れも、縦導体における結晶成長などに伴う応力による半導体回路の特性変動について気づいておらず、検討もなされていない。このため、半導体基板に既に形成されている半導体回路の特性を劣化させることがあった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１５８１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、縦導体の応力による半導体回路の特性劣化を抑制した半導体デバイスを提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するため、本発明に係る半導体デバイスは、半導体基板と、縦導体とを含み、前記縦導体は、前記半導体基板の厚み方向に設けられた微細孔を満たし、複数の金属／合金結晶組織からなる。前記金属／合金結晶組織の少なくとも一種は、ナノサイズの第１結晶組織である。この第１結晶組織は、前記貴金属／合金結晶組織の少なくとも他の一種である第２結晶組織と、ナノコンポジット結晶構造を構成する。
【００１０】
上述したように、本発明では、縦導体が、ナノコンポジット結晶構造を有し、ナノコンポジット結晶構造を構成する第１結晶組織及び第２結晶組織の少なくとも一方は、ナノサイズであるから、大きさが、ナノレベルに制限された組織（結晶）を含むことの効果として、縦導体に発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、縦導体の等軸晶化を促進する働きある。
【００１１】
上述したナノコンポジット結晶構造の有する特有の特性により、半導体基板（ウエハ）に形成された半導体回路の特性劣化が抑制される。また、半導体基板に亀裂・クラックが入るのを抑制することもできる。
【００１２】
本発明において、ナノコンポジット結晶構造とは、基本的には、結晶粒内にナノ粒子を分散（粒内ナノコンポジット結晶構造）させるか、粒界にナノ粒子を分散（粒界ナノコンポジット結晶構造）させたものをいう。本発明において、「ナノ」とは、１μｍ未満のサイズをいう。
【００１３】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る半導体デバイスの一例を概略的に示す断面図である。
【図２】ナノコンポジット結晶構造を模式的に示す図である。
【図３】別のナノコンポジット結晶構造を模式的に示す図である。
【図４】更に別のナノコンポジット結晶構造を模式的に示す図である。
【図５】更に別のナノコンポジット結晶構造を模式的に示す図である。
【図６】本発明に係る半導体デバイスの別の例を概略的に示す断面図である。
【図７】本発明に係る半導体デバイスのＳＥＭ像である。
【図８】図７に示したＳＥＭ像の上端面を拡大したＳＥＭ像である。
【図９】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【図１０】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【発明を実施するための形態】
【００１５】
図１を参照すると、縦導体３は半導体基板１の一面からその厚み方向に延びる微細孔３０の内部に充填されている。半導体基板１は、Ｓｉ、ＳｉＣ又はＳＯＩ等で構成され、その内部に半導体回路２が形成されている。半導体回路２は、縦導体３の側方に微小間隔をおいて備えられている。
【００１６】
半導体基板１に設けられた微細孔３０の内側面の全面に、絶縁膜５が付着されており、絶縁膜５によって囲まれた微細孔３０の内側に、縦導体３が配置されている。絶縁膜５は、微細孔３０の内壁面を酸化又は窒化して得られた絶縁膜であってもよいし、無機絶縁材料、例えばガラスを主成分とし、必要に応じてセラミック成分を含有させたものによって形成してもよい。
【００１７】
図１には、簡単な構成の半導体基板が示されているのみであるが、実際には、半導体デバイスの種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。半導体基板１は、ウエハであってもよいし、ウエハから切り出されたチップであってもよい。更に、単板であってよいし、複数枚を積層した積層体であってもよい。
【００１８】
縦導体３は、μｍ単位の間隔をおいて、例えばマトリクス状などに多数設けられる。縦導体３によって満たされた微細孔３０は、一般には、貫通孔、非貫通孔（盲孔）又はビア・ホールと称される。この微細孔３０は、限定するものではないが、例えば、孔径６０μm以下である。
【００１９】
縦導体３は、複数種の金属／合金結晶組織からなり、この金属／合金結晶組織の少なくとも一種は、図２に模式的に示すように、ナノサイズの第２結晶組織３０２であり、貴金属／合金結晶組織の少なくとも他の一種である第１結晶組織３０１と、ナノコンポジット結晶構造を構成する。
【００２０】
上述したように、本発明では、縦導体３が、ナノコンポジット結晶構造を有し、第１結晶組織３０１及び第２結晶組織３０２の少なくとも一方、例えば、第２結晶組織３０２は、ナノサイズであるから、大きさが、ナノレベルに制限された組織（結晶）を含むことの効果として、縦導体３に発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、縦導体３の等軸晶化を促進する働きもある。等軸晶は、均一な等軸結晶であって、その特性が等方的であるゆえに、応力低減に資する。
【００２１】
ナノコンポジット結晶構造の上述した特性により、半導体基板１（ウエハ）に形成された半導体回路２の特性劣化が抑制される。また、半導体基板１における亀裂・クラックの発生なども抑制される。
【００２２】
図２に示す形態は、第１結晶組織３０１の内部に、ナノサイズである第２結晶組織３０２を分散させたものである。このほか、図３〜図５に模式的に示すように、第１結晶組織３０１の粒界に、ナノサイズである第２結晶組織３０２を分散させたもの（図３）、これとは逆に、第２結晶組織３０２の粒界に、ナノサイズである第１結晶組織３０１を分散させたもの、第１結晶組織３０１の内部に、ナノサイズである第２結晶組織３０２を分散させるとともに、第１結晶組織３０１の粒界に、ナノサイズである第２結晶組織３０２を分散させたもの（図４）、第１結晶組織３０１及び第２結晶組織３０２の両者がナノサイズであるもの（図５）などの形態をとることができる。図示は省略するけれども、図２〜図５の形態を組み合せたものであってもよい。さらに、縦導体３を構成する複数種の金属／合金結晶組織において、上述した第１結晶組織３０１及び第２結晶組織３０２によるナノコンポジット結晶構造とは、異なる他種のナノコンポジット結晶構造を形成させてもよい。
【００２３】
第１結晶組織３０１及び第２結晶組織３０２は、金属成分が部分的に重なっていてもよいし、全く異なっていてもよい。第１結晶組織３０１及び第２結晶組織３０２の別は、含まれている金属元素の融点の違いや、共晶化や合金化の有無などによって生まれる。また、このナノコンポジット結晶構造は、ナノ金属／合金粒子の溶融充填方法や、スパッタ併用めっき法などによって実現することができる。
【００２４】
第１結晶組織３０１及び第２結晶組織３０２の代表的な例は、非共晶組織と共晶組織の組み合わせである。共晶は、合金などの結晶組織の１つであって、たとえば２種類の金属Ａと金属Ｂを溶解して合金をつくる場合、金属Ａと金属Ｂの比率が金属Ａに対する金属Ｂの固溶限（固溶体をつくる限界）までの範囲や、金属Ｂに対する金属Ａの固溶限までの範囲にないと、合金は、それぞれ違った成分比の固溶体の結晶がまじりあったものになり、共晶組織を構成する。金属Ａと金属Ｂとが、上記条件を満たさない場合や、溶解温度が共晶点まで達しなかった場合には、本来、共晶となりえる金属Ａ，Ｂであっても、非共晶組織となる。非共晶組織は、共晶化のための金属元素とは異なる第３の金属元素を添加することによっても得られる。
【００２５】
第１結晶組織３０１を非共晶組織とした場合、第２結晶組織３０２は共晶組織である。この組み合わせを前提としたナノコンポジット結晶構造には、図２〜図５を参照すると明らかなように、
（ａ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させたもの、（ｂ）非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、（ｃ）共晶組織の粒界に非共晶組織でなるナノ粒子を分散させたもの、（ｄ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させるとともに、非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、（ｅ）共晶組織及び非共晶組織が、共にナノサイズであるもの
などが含まれる。
【００２６】
ナノコンポジット結晶構造は、縦導体３の全体にわたっていてもよいし、部分的に存在してもよい。例えば、微細孔３０の内壁面又は絶縁膜５の内壁面と接触する縦導体３の外周に部分的に存在していてもよい。
【００２７】
縦導体３が、共晶組織と、非共晶組織とによるナノコンポジット結晶構造を有し、共晶組織及び非共晶組織の少なくとも一方はナノサイズである場合も、結晶の大きさが、ナノレベルに制限された結晶を含むことの効果として、縦導体３に発生する応力が小さくなるから、半導体回路２の特性に悪影響を与える不具合を抑制する方向に働く。半導体基板１に亀裂・クラックが発生するのを抑制する働きも生じる。
【００２８】
しかも、縦導体３を構成するナノコンポジット結晶構造が、共晶組織を含んでいるから、縦導体３と、μｍオーダの微細孔３０の内壁面との間に空隙や空洞を生じにくくなるし、縦導体３に金属成分の偏析も生じにくい。
【００２９】
縦導体３は、好ましくは、Ｂｉを含むことができる。更に、Ｂｉに対して共晶組成を構成しえるもの、例えば、Ｓｎ、Ｃｕ、Ａｇ、Ａｌ、Ｚｎ又はＡｕの群から選択された少なくとも１種を含むことができる。
【００３０】
上述した金属元素の組み合わせにより、二元以上の多元共晶組織を実現することができる。そのような共晶組成は、すでに知られている。例えば、二元共晶組成としては、Ｂｉ：９７．５質量％、Ａｇ：２．５質量％、共晶温度２６２℃のＢｉ−Ａｇ系や、Ｂｉ：８９質量％、Ａｇ：１１質量％、共晶温度２４１℃のＢｉ−Ａｇ系が知られている。また、三元共晶組成としては、Ｓｎ−１Ａｇ−５７Ｂｉ共晶(融点：１３８℃)などが知られている。その他の二元以上の金属を用いた場合の共晶組成及び融点についても、既に知られているものが、多数存在する。知られていないものであっても、既に確立しているCALPHAD（Computer Calculation of Phase Diagram）法等を用いて算出することができる。そのための具体的なソフトウエアも知られている（例えば、JMatPro）。
【００３１】
上述したような金属元素の組み合わせであっても、共晶組成から外れた領域、共晶点を履歴しない温度条件では、非共晶組成が生じるので、共晶組織及び非共晶組織を同時に実現することができる。
【００３２】
図６は、半導体デバイスの別の実施形態を示している。図６を参照すると、絶縁膜５の内側面に、第１縦導体３１が付着されている。そして、第１縦導体３１によって囲まれた空間内に、第１縦導体３１と共に縦導体３を構成する第２縦導体３２が配置されており、第１縦導体３１及び第２縦導体３２の少なくとも一方が、ナノコンポジット結晶構造を有する。
【００３３】
図７及び図８は、本発明に係る半導体基板１のＳＥＭ像であり、半導体基板１に穿孔された微細孔３０の内部に、縦導体３が充填されている。図７及び図８をみると明らかなように、第１結晶組織３０１に、ナノサイズを有する第２結晶組織３０２が分散されて、ナノコンポジット結晶構造を構成していることが分かる。
【００３４】
次に、図９を参照すると、任意数の半導体デバイスＡ１〜Ａ６を、順次に積層した三次元配置半導体デバイスが図示されている。半導体デバイスＡ１〜Ａ６のそれぞれは、積層界面において接合されている。図では、縦導体３は、半導体デバイスＡ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。最外側の半導体デバイスＡ１、Ａ６には、バンプ（取出電極）６０〜６９が設けられる。この多層積層構造は、ＴＳＶ技術を適用した三次元半導体デバイスの一種である
更に、図１０は、集積回路ＬＳＩ１、ＬＳＩ２と、本発明に係る半導体デバイスＡ１〜Ａ６とを組み合せた三次元半導体デバイスを示している。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００３５】
図１０を参照すると、第１集積回路ＬＳＩ１と、第２集積回路ＬＳＩ２との間に、本発明に係る半導体デバイスＡ１〜Ａ６が実装されている。この実施の形態では、半導体デバイスＡ１〜Ａ６のうち、半導体デバイスＡ１はインターポーザとして用いられている。
【００３６】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形形態及び説明されない他の適用技術分野を想到しえることは自明である。
【符号の説明】
【００３７】
１ 半導体基板
２ 半導体回路
３ 縦導体
【技術分野】
【０００１】
本発明は、半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスにおいては、これまで、基板上に半導体チップを平面的に配置し、その間を配線で接続する方法がとられてきた。しかし、この方法では、実装面積が半導体チップの数とともに増加するとともに、配線長も増加してしまうので、半導体デバイスの小型大容量化、高性能化及び低消費電力化を実現することが困難である。微細化技術が極限まで進んだ現状では、半導体チップの微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現することは、限界に来ている。
【０００３】
そこで、半導体チップを積層し、チップ間を貫通電極で接続するいわゆるＴＳＶ（Through Silicon Via）方式に係る三次元配置の半導体デバイスの開発が進められている。ＴＳＶ技術を使えば、大量の機能を小さな占有面積の中に詰め込めるようになるし、また、素子同士の重要な電気経路が劇的に短く出来るために、処理の高速化が導かれる。
【０００４】
ＴＳＶ方式に係る三次元配置の半導体デバイスを実現する代表的な技術は、めっき技術を適用して貫通電極を形成するめっき方法、及び、例えば、特許文献１に開示されているように、微細孔を持つシリコン基板を、真空圧に減圧した真空チャンバー内で溶融金属槽に挿入し、シリコン基板が溶融金属とほぼ同じ温度に達した後、真空チャンバー内を例えば大気圧以上に加圧して、溶融金属を微細孔に充填し、硬化させて、溶融凝固導体でなる貫通導体を形成する溶融金属充填方法である。
【０００５】
ところで、ＴＳＶ技術を採用して、貫通電極を形成するには、既に、半導体基板（ウエハ）に形成された半導体回路の特性に悪影響を与えるような応力を持たないことが、極めて重要である。
【０００６】
ところが、上述した従来技術の何れも、縦導体における結晶成長などに伴う応力による半導体回路の特性変動について気づいておらず、検討もなされていない。このため、半導体基板に既に形成されている半導体回路の特性を劣化させることがあった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−１５８１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、縦導体の応力による半導体回路の特性劣化を抑制した半導体デバイスを提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するため、本発明に係る半導体デバイスは、半導体基板と、縦導体とを含み、前記縦導体は、前記半導体基板の厚み方向に設けられた微細孔を満たし、複数の金属／合金結晶組織からなる。前記金属／合金結晶組織の少なくとも一種は、ナノサイズの第１結晶組織である。この第１結晶組織は、前記貴金属／合金結晶組織の少なくとも他の一種である第２結晶組織と、ナノコンポジット結晶構造を構成する。
【００１０】
上述したように、本発明では、縦導体が、ナノコンポジット結晶構造を有し、ナノコンポジット結晶構造を構成する第１結晶組織及び第２結晶組織の少なくとも一方は、ナノサイズであるから、大きさが、ナノレベルに制限された組織（結晶）を含むことの効果として、縦導体に発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、縦導体の等軸晶化を促進する働きある。
【００１１】
上述したナノコンポジット結晶構造の有する特有の特性により、半導体基板（ウエハ）に形成された半導体回路の特性劣化が抑制される。また、半導体基板に亀裂・クラックが入るのを抑制することもできる。
【００１２】
本発明において、ナノコンポジット結晶構造とは、基本的には、結晶粒内にナノ粒子を分散（粒内ナノコンポジット結晶構造）させるか、粒界にナノ粒子を分散（粒界ナノコンポジット結晶構造）させたものをいう。本発明において、「ナノ」とは、１μｍ未満のサイズをいう。
【００１３】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る半導体デバイスの一例を概略的に示す断面図である。
【図２】ナノコンポジット結晶構造を模式的に示す図である。
【図３】別のナノコンポジット結晶構造を模式的に示す図である。
【図４】更に別のナノコンポジット結晶構造を模式的に示す図である。
【図５】更に別のナノコンポジット結晶構造を模式的に示す図である。
【図６】本発明に係る半導体デバイスの別の例を概略的に示す断面図である。
【図７】本発明に係る半導体デバイスのＳＥＭ像である。
【図８】図７に示したＳＥＭ像の上端面を拡大したＳＥＭ像である。
【図９】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【図１０】本発明に係る半導体デバイスの更に別の例を概略的に示す図である。
【発明を実施するための形態】
【００１５】
図１を参照すると、縦導体３は半導体基板１の一面からその厚み方向に延びる微細孔３０の内部に充填されている。半導体基板１は、Ｓｉ、ＳｉＣ又はＳＯＩ等で構成され、その内部に半導体回路２が形成されている。半導体回路２は、縦導体３の側方に微小間隔をおいて備えられている。
【００１６】
半導体基板１に設けられた微細孔３０の内側面の全面に、絶縁膜５が付着されており、絶縁膜５によって囲まれた微細孔３０の内側に、縦導体３が配置されている。絶縁膜５は、微細孔３０の内壁面を酸化又は窒化して得られた絶縁膜であってもよいし、無機絶縁材料、例えばガラスを主成分とし、必要に応じてセラミック成分を含有させたものによって形成してもよい。
【００１７】
図１には、簡単な構成の半導体基板が示されているのみであるが、実際には、半導体デバイスの種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。半導体基板１は、ウエハであってもよいし、ウエハから切り出されたチップであってもよい。更に、単板であってよいし、複数枚を積層した積層体であってもよい。
【００１８】
縦導体３は、μｍ単位の間隔をおいて、例えばマトリクス状などに多数設けられる。縦導体３によって満たされた微細孔３０は、一般には、貫通孔、非貫通孔（盲孔）又はビア・ホールと称される。この微細孔３０は、限定するものではないが、例えば、孔径６０μm以下である。
【００１９】
縦導体３は、複数種の金属／合金結晶組織からなり、この金属／合金結晶組織の少なくとも一種は、図２に模式的に示すように、ナノサイズの第２結晶組織３０２であり、貴金属／合金結晶組織の少なくとも他の一種である第１結晶組織３０１と、ナノコンポジット結晶構造を構成する。
【００２０】
上述したように、本発明では、縦導体３が、ナノコンポジット結晶構造を有し、第１結晶組織３０１及び第２結晶組織３０２の少なくとも一方、例えば、第２結晶組織３０２は、ナノサイズであるから、大きさが、ナノレベルに制限された組織（結晶）を含むことの効果として、縦導体３に発生する応力が小さくなる。しかも、ナノコンポジット結晶構造には、縦導体３の等軸晶化を促進する働きもある。等軸晶は、均一な等軸結晶であって、その特性が等方的であるゆえに、応力低減に資する。
【００２１】
ナノコンポジット結晶構造の上述した特性により、半導体基板１（ウエハ）に形成された半導体回路２の特性劣化が抑制される。また、半導体基板１における亀裂・クラックの発生なども抑制される。
【００２２】
図２に示す形態は、第１結晶組織３０１の内部に、ナノサイズである第２結晶組織３０２を分散させたものである。このほか、図３〜図５に模式的に示すように、第１結晶組織３０１の粒界に、ナノサイズである第２結晶組織３０２を分散させたもの（図３）、これとは逆に、第２結晶組織３０２の粒界に、ナノサイズである第１結晶組織３０１を分散させたもの、第１結晶組織３０１の内部に、ナノサイズである第２結晶組織３０２を分散させるとともに、第１結晶組織３０１の粒界に、ナノサイズである第２結晶組織３０２を分散させたもの（図４）、第１結晶組織３０１及び第２結晶組織３０２の両者がナノサイズであるもの（図５）などの形態をとることができる。図示は省略するけれども、図２〜図５の形態を組み合せたものであってもよい。さらに、縦導体３を構成する複数種の金属／合金結晶組織において、上述した第１結晶組織３０１及び第２結晶組織３０２によるナノコンポジット結晶構造とは、異なる他種のナノコンポジット結晶構造を形成させてもよい。
【００２３】
第１結晶組織３０１及び第２結晶組織３０２は、金属成分が部分的に重なっていてもよいし、全く異なっていてもよい。第１結晶組織３０１及び第２結晶組織３０２の別は、含まれている金属元素の融点の違いや、共晶化や合金化の有無などによって生まれる。また、このナノコンポジット結晶構造は、ナノ金属／合金粒子の溶融充填方法や、スパッタ併用めっき法などによって実現することができる。
【００２４】
第１結晶組織３０１及び第２結晶組織３０２の代表的な例は、非共晶組織と共晶組織の組み合わせである。共晶は、合金などの結晶組織の１つであって、たとえば２種類の金属Ａと金属Ｂを溶解して合金をつくる場合、金属Ａと金属Ｂの比率が金属Ａに対する金属Ｂの固溶限（固溶体をつくる限界）までの範囲や、金属Ｂに対する金属Ａの固溶限までの範囲にないと、合金は、それぞれ違った成分比の固溶体の結晶がまじりあったものになり、共晶組織を構成する。金属Ａと金属Ｂとが、上記条件を満たさない場合や、溶解温度が共晶点まで達しなかった場合には、本来、共晶となりえる金属Ａ，Ｂであっても、非共晶組織となる。非共晶組織は、共晶化のための金属元素とは異なる第３の金属元素を添加することによっても得られる。
【００２５】
第１結晶組織３０１を非共晶組織とした場合、第２結晶組織３０２は共晶組織である。この組み合わせを前提としたナノコンポジット結晶構造には、図２〜図５を参照すると明らかなように、
（ａ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させたもの、（ｂ）非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、（ｃ）共晶組織の粒界に非共晶組織でなるナノ粒子を分散させたもの、（ｄ）非共晶組織の内部に共晶組織でなるナノ粒子を分散させるとともに、非共晶組織の粒界に共晶組織でなるナノ粒子を分散させたもの、（ｅ）共晶組織及び非共晶組織が、共にナノサイズであるもの
などが含まれる。
【００２６】
ナノコンポジット結晶構造は、縦導体３の全体にわたっていてもよいし、部分的に存在してもよい。例えば、微細孔３０の内壁面又は絶縁膜５の内壁面と接触する縦導体３の外周に部分的に存在していてもよい。
【００２７】
縦導体３が、共晶組織と、非共晶組織とによるナノコンポジット結晶構造を有し、共晶組織及び非共晶組織の少なくとも一方はナノサイズである場合も、結晶の大きさが、ナノレベルに制限された結晶を含むことの効果として、縦導体３に発生する応力が小さくなるから、半導体回路２の特性に悪影響を与える不具合を抑制する方向に働く。半導体基板１に亀裂・クラックが発生するのを抑制する働きも生じる。
【００２８】
しかも、縦導体３を構成するナノコンポジット結晶構造が、共晶組織を含んでいるから、縦導体３と、μｍオーダの微細孔３０の内壁面との間に空隙や空洞を生じにくくなるし、縦導体３に金属成分の偏析も生じにくい。
【００２９】
縦導体３は、好ましくは、Ｂｉを含むことができる。更に、Ｂｉに対して共晶組成を構成しえるもの、例えば、Ｓｎ、Ｃｕ、Ａｇ、Ａｌ、Ｚｎ又はＡｕの群から選択された少なくとも１種を含むことができる。
【００３０】
上述した金属元素の組み合わせにより、二元以上の多元共晶組織を実現することができる。そのような共晶組成は、すでに知られている。例えば、二元共晶組成としては、Ｂｉ：９７．５質量％、Ａｇ：２．５質量％、共晶温度２６２℃のＢｉ−Ａｇ系や、Ｂｉ：８９質量％、Ａｇ：１１質量％、共晶温度２４１℃のＢｉ−Ａｇ系が知られている。また、三元共晶組成としては、Ｓｎ−１Ａｇ−５７Ｂｉ共晶(融点：１３８℃)などが知られている。その他の二元以上の金属を用いた場合の共晶組成及び融点についても、既に知られているものが、多数存在する。知られていないものであっても、既に確立しているCALPHAD（Computer Calculation of Phase Diagram）法等を用いて算出することができる。そのための具体的なソフトウエアも知られている（例えば、JMatPro）。
【００３１】
上述したような金属元素の組み合わせであっても、共晶組成から外れた領域、共晶点を履歴しない温度条件では、非共晶組成が生じるので、共晶組織及び非共晶組織を同時に実現することができる。
【００３２】
図６は、半導体デバイスの別の実施形態を示している。図６を参照すると、絶縁膜５の内側面に、第１縦導体３１が付着されている。そして、第１縦導体３１によって囲まれた空間内に、第１縦導体３１と共に縦導体３を構成する第２縦導体３２が配置されており、第１縦導体３１及び第２縦導体３２の少なくとも一方が、ナノコンポジット結晶構造を有する。
【００３３】
図７及び図８は、本発明に係る半導体基板１のＳＥＭ像であり、半導体基板１に穿孔された微細孔３０の内部に、縦導体３が充填されている。図７及び図８をみると明らかなように、第１結晶組織３０１に、ナノサイズを有する第２結晶組織３０２が分散されて、ナノコンポジット結晶構造を構成していることが分かる。
【００３４】
次に、図９を参照すると、任意数の半導体デバイスＡ１〜Ａ６を、順次に積層した三次元配置半導体デバイスが図示されている。半導体デバイスＡ１〜Ａ６のそれぞれは、積層界面において接合されている。図では、縦導体３は、半導体デバイスＡ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。最外側の半導体デバイスＡ１、Ａ６には、バンプ（取出電極）６０〜６９が設けられる。この多層積層構造は、ＴＳＶ技術を適用した三次元半導体デバイスの一種である
更に、図１０は、集積回路ＬＳＩ１、ＬＳＩ２と、本発明に係る半導体デバイスＡ１〜Ａ６とを組み合せた三次元半導体デバイスを示している。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００３５】
図１０を参照すると、第１集積回路ＬＳＩ１と、第２集積回路ＬＳＩ２との間に、本発明に係る半導体デバイスＡ１〜Ａ６が実装されている。この実施の形態では、半導体デバイスＡ１〜Ａ６のうち、半導体デバイスＡ１はインターポーザとして用いられている。
【００３６】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形形態及び説明されない他の適用技術分野を想到しえることは自明である。
【符号の説明】
【００３７】
１ 半導体基板
２ 半導体回路
３ 縦導体
【特許請求の範囲】
【請求項１】
半導体基板と、縦導体とを含む半導体デバイスであって、
前記縦導体は、前記半導体基板の厚み方向に設けられた微細孔を満たし、複数種の金属／合金結晶組織からなり、前記金属／合金結晶組織の少なくとも一種は、ナノサイズの第1結晶組織であり、前記金属／合金結晶組織の少なくとも他の一種である第２結晶組織と、ナノコンポジット結晶構造を構成する、
半導体デバイス。
【請求項２】
請求項１に記載された半導体デバイスであって、前記半導体基板は、その内部に半導体回路を有する、半導体デバイス。
【請求項３】
請求項１又は２に記載された半導体デバイスであって、前記第１結晶組織の内部に、前記第２結晶組織を分散させたものである、半導体デバイス。
【請求項４】
請求項１乃至３の何れかに記載された半導体デバイスであって、前記第１結晶組織の粒界に、前記第２結晶組織を分散させたものである、半導体デバイス。
【請求項５】
請求項１乃至３の何れかに記載された半導体デバイスであって、前記第２結晶組織の粒界に、前記第１結晶組織を分散させたものである、半導体デバイス。
【請求項６】
請求項１又は２に記載された半導体デバイスであって、前記第１結晶組織及び前記第２結晶組織の両者がナノサイズである、半導体デバイス。
【請求項７】
請求項１又は２に記載された半導体デバイスであって、前記第１結晶組織は非共晶組織であり、前記第２結晶組織は共晶組織である、半導体デバイス。
【請求項８】
請求項７に記載された半導体デバイスであって、前記非共晶組織の内部に前記共晶組織でなるナノ粒子を分散させたものでなる、半導体デバイス。
【請求項９】
請求項７又は８に記載された半導体デバイスであって、前記非共晶組織の粒界に、前記共晶組織でなるナノ粒子を分散させたものでなる、半導体デバイス。
【請求項１０】
請求項７又は８に記載された半導体デバイスであって、前記共晶組織の粒界に、前記非共晶組織でなるナノ粒子を分散させたものでなる、半導体デバイス。
【請求項１１】
請求項７に記載された半導体デバイスであって、前記共晶組織及び前記非共晶組織が、共にナノサイズである、半導体デバイス。
【請求項１２】
請求項１乃至１１の何れかに記載された半導体デバイスであって、前記半導体基板は複数であり、積層されている、半導体デバイス。
【請求項１】
半導体基板と、縦導体とを含む半導体デバイスであって、
前記縦導体は、前記半導体基板の厚み方向に設けられた微細孔を満たし、複数種の金属／合金結晶組織からなり、前記金属／合金結晶組織の少なくとも一種は、ナノサイズの第1結晶組織であり、前記金属／合金結晶組織の少なくとも他の一種である第２結晶組織と、ナノコンポジット結晶構造を構成する、
半導体デバイス。
【請求項２】
請求項１に記載された半導体デバイスであって、前記半導体基板は、その内部に半導体回路を有する、半導体デバイス。
【請求項３】
請求項１又は２に記載された半導体デバイスであって、前記第１結晶組織の内部に、前記第２結晶組織を分散させたものである、半導体デバイス。
【請求項４】
請求項１乃至３の何れかに記載された半導体デバイスであって、前記第１結晶組織の粒界に、前記第２結晶組織を分散させたものである、半導体デバイス。
【請求項５】
請求項１乃至３の何れかに記載された半導体デバイスであって、前記第２結晶組織の粒界に、前記第１結晶組織を分散させたものである、半導体デバイス。
【請求項６】
請求項１又は２に記載された半導体デバイスであって、前記第１結晶組織及び前記第２結晶組織の両者がナノサイズである、半導体デバイス。
【請求項７】
請求項１又は２に記載された半導体デバイスであって、前記第１結晶組織は非共晶組織であり、前記第２結晶組織は共晶組織である、半導体デバイス。
【請求項８】
請求項７に記載された半導体デバイスであって、前記非共晶組織の内部に前記共晶組織でなるナノ粒子を分散させたものでなる、半導体デバイス。
【請求項９】
請求項７又は８に記載された半導体デバイスであって、前記非共晶組織の粒界に、前記共晶組織でなるナノ粒子を分散させたものでなる、半導体デバイス。
【請求項１０】
請求項７又は８に記載された半導体デバイスであって、前記共晶組織の粒界に、前記非共晶組織でなるナノ粒子を分散させたものでなる、半導体デバイス。
【請求項１１】
請求項７に記載された半導体デバイスであって、前記共晶組織及び前記非共晶組織が、共にナノサイズである、半導体デバイス。
【請求項１２】
請求項１乃至１１の何れかに記載された半導体デバイスであって、前記半導体基板は複数であり、積層されている、半導体デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図９】
【図１０】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図９】
【図１０】
【図７】
【図８】
【公開番号】特開２０１２−４３８２２（Ｐ２０１２−４３８２２Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１０−１８０７４９（Ｐ２０１０−１８０７４９）
【出願日】平成２２年８月１２日（２０１０．８．１２）
【出願人】（５０４０３４５８５）有限会社 ナプラ (55)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２２年８月１２日（２０１０．８．１２）
【出願人】（５０４０３４５８５）有限会社 ナプラ (55)
【Ｆターム（参考）】
[ Back to top ]