半導体装置およびその製造方法
【課題】半導体装置の外部からの水分がパッド上の開口部に浸入した場合でも、開口部の側面に露出している窒化チタン膜が酸化チタン膜に変化することを抑制することができ、半導体装置の信頼性を向上できる技術を提供する。また、パッドの表面保護膜にクラックが発生することを抑制し、半導体装置の信頼性を向上できる技術を提供する。
【解決手段】開口部ＯＰ２の径を開口部ＯＰ１の径よりも小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成する。これにより、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を、開口部ＯＰ２を形成している表面保護膜ＰＡＳ２で覆うことができる。この結果、反射防止膜ＡＲの側面を露出することなく、パッドＰＤを形成することができる。
【解決手段】開口部ＯＰ２の径を開口部ＯＰ１の径よりも小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成する。これにより、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を、開口部ＯＰ２を形成している表面保護膜ＰＡＳ２で覆うことができる。この結果、反射防止膜ＡＲの側面を露出することなく、パッドＰＤを形成することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、パッドを有する半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００７−１０３５９３号公報（特許文献１）には、異種の金属膜からなる積層膜に対するボンディングパッドの保護膜の開口を保護膜の減損を生じることなく形成し、かつ、ダイシング工程などの水溶液に浸される工程において、金属膜の溶解を回避することができる技術が記載されている。具体的には、アルミニウム膜と、アルミニウム膜上に堆積されたＴｉ膜やＴｉＮ膜などの反射防止膜を含む導体膜上に、保護膜が形成されている。そして、この保護膜には、下層の反射防止膜を除去してアルミニウム膜を露出する保護膜開口部が形成されている。このとき、保護膜の除去領域が、反射防止膜の除去領域の内側となるように、反射防止膜を除去するエッチング工程が、保護膜の堆積前に行なわれるとしている。
【０００３】
特開２００６−３０３４５２号公報（特許文献２）には、アルミニウムを含む配線層からなるボンディングパッドを備える半導体装置の製造方法において、歩留まりを向上する技術が記載されている。具体的には、半導体基板上に、アルミニウム膜からなる最上層配線とこの最上層配線上に反射防止膜とを形成する。そして、この反射防止膜の一部をエッチングして除去する。その後、反射防止膜および反射防止膜が形成されていない最上層配線の一部上を覆い、かつ、最上層配線の他の一部を露出するような開口部を有するパッシベーション膜を形成する。さらに、半導体基板を複数の半導体チップに分離する。このような工程を経ることにより、開口部内で反射防止膜が露出しなくなり、最上層配線と反射防止膜との電池反応による最上層配線の溶出を抑制することができるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０３５９３号公報
【特許文献２】特開２００６−３０３４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップでは、半導体基板上にＭＩＳＦＥＴなどの半導体素子を形成し、半導体素子の上層に配線層を形成する。そして、配線層の最上層にボンディングパッド（パッドという）を形成することが行なわれる。このように構成されている半導体チップは、例えば、配線基板上に搭載され、配線基板に形成されている端子と半導体チップに形成されているパッドとは、例えば、金線よりなるボンディングワイヤで接続される。そして、配線基板上に搭載された半導体チップは、樹脂部材（レジン）で封止される。
【０００６】
半導体チップでは、最上層の配線層を覆うように表面保護膜（パッシベーション膜）を形成し、この表面保護膜の一部に開口部を形成することにより、開口部から露出するパッドを形成している。パッドは、例えば、アルミニウム膜と反射防止膜からなる積層膜から構成されており、開口部から露出する反射防止膜は、パッドとボンディングワイヤとの接続抵抗を低下させるために除去されている。したがって、表面保護膜の開口部から露出するパッドの表面はアルミニウム膜が露出している一方、表面保護膜に覆われているパッドの一部上には反射防止膜が形成されている。このことは、表面保護膜に形成された開口部の底面では反射防止膜が除去されているが、開口部の側面には反射防止膜が露出していることになる。
【０００７】
このように構成されているパッドを覆うように樹脂部材（レジン）が形成されており、パッドを含む半導体チップ内に水分などが浸入しないようになっている。ところが、近年この樹脂部材（レジン）として環境保護の観点からハロゲンフリー部材が使用されるようになってきている。具体的には、電気・電子機器の廃棄物の収集と回収を規定し、さらに、分別回収された廃棄物から除外すべき物質に臭素系難燃剤を含有するプラスチックがＷＥＥＥ（Waste Electrical and Electronic Equipment）指令によって規定されている。このため、半導体チップを封止するパッケージ材料である樹脂部材（レジン）に対して、ハロゲンフリー部材を使用する要求が拡大している。このように半導体チップを封止するパッケージ材料をハロゲンフリー部材に変更した結果、顕在化していなかった新規な課題が存在することを本発明者は見出した。つまり、半導体チップを樹脂封止した後、製品として組み立て工程を実施することより、製品である半導体装置が完成する。その後、高温（８５℃〜１３０℃）、高湿（８５％）の環境下で半導体装置に電圧を印加する電圧印加試験が半導体装置の信頼性を確保するために行なわれる。
【０００８】
このとき、半導体チップを封止する樹脂部材（レジン）にハロゲンフリー部材を使用すると、半導体チップの不良が顕在化したのである。具体的に、パッドは、アルミニウム膜と反射防止膜である窒化チタン膜（ＴｉＮ膜）の積層膜から構成され、表面保護膜に形成された開口部の底面では窒化チタン膜が除去されてアルミニウム膜が露出している。一方、表面保護膜で覆われている領域ではアルミニウム膜と窒化チタン膜の積層膜が形成されている。したがって、表面保護膜に形成された開口部の側面には反射防止膜である窒化チタン膜が露出することになる。
【０００９】
このように構成されているパッドは樹脂部材（レジン）で封止されているが、高温・高湿環境下での電圧印加試験において、樹脂部材（レジン）を通って水分がパッド上の開口部に浸入する。すると、開口部の側面に露出している窒化チタン膜が浸入した水分と化学反応を起こし酸化チタン膜が形成される。この酸化チタン膜は、窒化チタン膜よりも体積が大きくなるので、開口部の側面に露出している反射防止膜は体積膨張する。この反射防止膜の体積膨張が大きくなると、反射防止膜上に形成されている表面保護膜に過大な応力が印加され、この応力が大きくなり臨界点を超えると表面保護膜にクラックが発生する。表面保護膜にクラックが発生すると、このクラックから大量の水分が表面保護膜の下層に形成されているアルミニウム膜に達し、アルミニウム膜が腐食する問題点が発生する。このような現象が生じると、半導体装置の信頼性が低下し、さらには、半導体チップの不良となる問題点が発生する。
【００１０】
以上のようなメカニズムによるクラックの発生は、ハロゲンフリー部材を使用していない従来の樹脂部材（レジン）で半導体チップを封止する場合は顕在化していなかった。ところが、ハロゲンフリー部材を使用した樹脂部材（レジン）で半導体チップを封止し、この構成のもと、高温・高湿条件下で電圧印加試験を行なうと、上述したメカニズムによって表面保護膜にクラックが発生する現象が顕在化することを本発明者は新たに見出したのである。
【００１１】
本発明の目的は、半導体チップを封止する樹脂部材（レジン）にハロゲンフリー部材を使用する場合であっても、表面保護膜にクラックが発生することを抑制し、半導体装置の信頼性を向上できる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
代表的な実施の形態による半導体装置の一例は、（ａ）半導体基板の上層に形成されたパッドと、（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜と、（ｄ）前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材とを備える。そして、前記パッドは、（ａ１）第１導体膜と、（ａ２）前記第１導体膜上に形成された反射防止膜とを有する。このとき、前記第１開口部の内部領域に前記第２開口部が内包されており、前記第１開口部の内部領域では前記反射防止膜が除去されている。さらに、前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とするものである。
【００１５】
また、他の代表的な半導体装置の一例として、半導体基板は配線形成領域とガードリング形成領域を有している。前記配線形成領域には、（ａ１）前記半導体基板の上層に形成された第１パッドと、（ｂ１）前記第１パッド上に第１開口部が形成された第１表面保護膜と、（ｃ１）前記第１パッド上に第２開口部が形成され、前記第１パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とが形成されている。また、前記第１パッドは、（ａ１１）第１導体膜と、（ａ１２）前記第１導体膜上に形成された反射防止膜とを有している。また、前記第１開口部の内部領域に前記第２開口部が内包されている。また、前記第１開口部の内部領域では前記反射防止膜が除去されている。また、前記ガードリング形成領域には、（ａ２）前記半導体基板の上層に形成された第２パッドと、（ｂ２）前記第２パッド上に第３開口部が形成された前記第１表面保護膜と、（ｃ２）前記第３開口部を埋め込み、前記第２パッドおよび前記第１表面保護膜上に形成された前記第２表面保護膜とが形成されている。また、前記第２パッドは、（ａ２１）前記第１導体膜と、（ａ２２）前記第１導体膜上に形成された前記反射防止膜とを有している。また、前記第３開口部の内部領域では前記反射防止膜が除去されていることを特徴とするものである。
【００１６】
また、他の代表的な半導体装置の一例として、（ａ）半導体基板の上層に形成されたパッドと、（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とを備えている。また、前記パッドは、（ａ１）第１導体膜と、（ａ２）前記第１導体膜上に形成された反射防止膜とを有している。また、前記第１開口部の内部領域に前記第２開口部が内包されており、前記第１開口部の内部領域では前記反射防止膜が除去されている。また、前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在している。また、前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成されている。また、前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とするものである。
【００１７】
また、代表的な実施の形態による半導体装置の製造方法の一例は、（ａ）半導体基板の上層に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程とを備える。そして、（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程とを備える。さらに、（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程とを備える。続いて、（ｉ）前記第２開口部を形成した前記第２表面保護膜を覆うように樹脂部材を形成する工程とを備える。ここで、前記（ｉ）工程で形成される前記樹脂部材は、ハロゲンフリー部材であることを特徴とするものである。
【００１８】
また、他の代表的な半導体装置の製造方法の一例は、（ａ）半導体基板の上層に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程と、（ｉ）前記第２開口部から露出する前記パッドの表面をエッチングする工程とを備えることを特徴とするものである。
【００１９】
また、他の代表的な半導体装置の製造方法の一例は、（ａ）配線を形成する配線形成領域と、ガードリングを形成するガードリング形成領域とを有する半導体基板の領域に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることにより、前記配線形成領域に第１パッドを形成し、前記ガードリング形成領域に第２パッドを形成する工程と、（ｄ）前記第１パッドおよび前記第２パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記第１パッドの一部を露出する第１開口部と、前記第２パッドの一部を露出する第３開口部を、前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜と、前記第３開口部から露出する前記反射防止膜とを除去する工程と、（ｇ）前記第１開口部内および前記第３開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記第１パッドを露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成するとともに、前記第３開口部には前記第２表面保護膜を埋め込んだままとする工程とを備えることを特徴とするものである。
【００２０】
また、他の代表的な半導体装置の製造方法の一例は、（ａ）半導体基板の上層に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程とを備えている。また、前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在している。また、前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成されている。前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とするものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００２３】
【図１】従来の半導体チップに形成されたパッドを含む領域を図示する断面図である。
【図２】パッド形成領域近傍を示す断面図であり、従来技術の課題を説明するための図である。
【図３】パッド形成領域近傍を示す断面図であり、従来技術の課題を説明するための図である。
【図４】パッド形成領域近傍を示す断面図であり、従来技術の課題を説明するための図である。
【図５】実施の形態１における半導体チップのレイアウト構成を示す図である。
【図６】実施の形態１におけるパッドの構成を示す図である。
【図７】実施の形態１における半導体装置を示す断面図である。
【図８】実施の形態１における半導体チップに形成されたパッド形成領域近傍を示す断面図である。
【図９】実施の形態１における半導体装置の製造工程を示す断面図である。
【図１０】図９に続く半導体装置の製造工程を示す断面図である。
【図１１】図１０に続く半導体装置の製造工程を示す断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す斜視図である。
【図１８】図１７に続く半導体装置の製造工程を示す斜視図である。
【図１９】図１８に続く半導体装置の製造工程を示す断面図である。
【図２０】図１９に続く半導体装置の製造工程を示す断面図である。
【図２１】図２０に続く半導体装置の製造工程を示す断面図である。
【図２２】図２１において、パッド形成領域近傍を示す断面図である。
【図２３】図２１に続く半導体装置の製造工程を示す断面図である。
【図２４】図２３に続く半導体装置の製造工程を示す断面図である。
【図２５】図２４に続く半導体装置の製造工程を示す断面図である。
【図２６】実施の形態２における半導体装置を示す断面図である。
【図２７】実施の形態２における半導体装置の製造工程を示す断面図である。
【図２８】従来技術の課題を説明する図である。
【図２９】実施の形態３における半導体装置の有用点を説明する図である。
【図３０】実施の形態３における半導体装置の製造工程を示す断面図である。
【図３１】図３０に続く半導体装置の製造工程を示す断面図である。
【図３２】図３１に続く半導体装置の製造工程を示す断面図である。
【図３３】図３２に続く半導体装置の製造工程を示す断面図である。
【図３４】実施の形態４における半導体チップのレイアウト構成を示す図である。
【図３５】図３４のＢ−Ｂ線で切断した断面図である。
【図３６】実施の形態４における半導体装置の製造工程を示す断面図である。
【図３７】図３６に続く半導体装置の製造工程を示す断面図である。
【図３８】図３７に続く半導体装置の製造工程を示す断面図である。
【図３９】図３８に続く半導体装置の製造工程を示す断面図である。
【図４０】図３９に続く半導体装置の製造工程を示す断面図である。
【図４１】図４０に続く半導体装置の製造工程を示す断面図である。
【図４２】実施の形態５における半導体装置を示す断面図である。
【図４３】実施の形態５の変形例における半導体装置を示す断面図である。
【図４４】実施の形態６におけるパッドの構成を示す図である。
【図４５】実施の形態７における半導体装置を示す断面図である。
【発明を実施するための形態】
【００２４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２５】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２７】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２８】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２９】
（実施の形態１）
本実施の形態１における半導体装置を説明する前に、本発明者が見出した新規な課題について図面を参照しながら説明する。
【００３０】
図１は、従来の半導体チップに形成されたパッドを含む領域を図示する断面図である。図１において、図示しない半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成され、このＭＩＳＦＥＴ上に多層配線が形成されている。図１では、多層配線の最上層付近を図示している。図１において、層間絶縁膜ＩＬ１にはプラグＰＬＧ１が形成されており、プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上に配線ＷＬが形成されている。この配線ＷＬはプラグＰＬＧ１と電気的に接続されている。そして、配線ＷＬを形成した層間絶縁膜ＩＬ１上には層間絶縁膜ＩＬ２が形成されており、この層間絶縁膜ＩＬ２にプラグＰＬＧ２が形成されている。このプラグＰＬＧ２は、配線ＷＬと電気的に接続されている。続いて、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上に最上層配線ＴＷＬが形成されている。この最上層配線ＴＷＬは、プラグＰＬＧ２と電気的に接続されており、例えば、窒化チタン膜ＴＮとアルミニウム膜ＡＬと反射防止膜ＡＲからなる積層膜から構成されている。このとき、反射防止膜ＡＲは、例えば、窒化チタン膜から構成されている。
【００３１】
このように構成された最上層配線ＴＷＬ上には、例えば、酸化シリコン膜からなる表面保護膜ＰＡＳ１と、例えば、窒化シリコン膜からなる表面保護膜ＰＡＳ２が形成されている。そして、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを貫通して最上層配線ＴＷＬに達する開口部ＯＰ１が形成されている。開口部ＯＰ１では、最上層配線ＴＷＬの構成要素である反射防止膜ＡＲが除去されている。つまり、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２に形成された開口部ＯＰ１の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出することになる。最上層配線ＴＷＬのうち、アルミニウム膜ＡＬが露出した開口部ＯＰ１の底部がパッドＰＤとなる。
【００３２】
パッドＰＤには、例えば、金線からなるワイヤＷが接続されており、このパッドＰＤとワイヤＷとの接触抵抗を下げるために、パッドＰＤ形成領域では、最上層配線ＴＷＬの反射防止膜ＡＲが除去されているのである。ワイヤＷを接続したパッドＰＤを含む開口部ＯＰ１内と表面保護膜ＰＡＳ２の表面を覆うように樹脂ＭＲが形成されている。
【００３３】
以上のように構成されている半導体装置において、製品が完成した後、高温（８５℃〜１３０℃）、高湿（８５％）の環境下で半導体装置に電圧を印加する電圧印加試験が半導体装置の信頼性を確保するために行なわれる。このとき、図１に示す構造の従来型の半導体装置で課題が存在することが明らかとなった。
【００３４】
この課題について説明する。図２は、パッドＰＤ形成領域近傍を示す断面図である。図２において、最上層配線ＴＷＬのうち開口部ＯＰ１の底部に露出する領域がパッドＰＤとなっている。このパッドＰＤでは、反射防止膜ＡＲが除去され、反射防止膜ＡＲの下層に形成されているアルミニウム膜ＡＬが露出している。一方、開口部ＯＰ１の外側には表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２が最上層配線ＴＷＬの表面を覆っている。この覆われている領域では、反射防止膜ＡＲが除去されずに残存している。すなわち、反射防止膜ＡＲは、開口部ＯＰ１の外部では表面保護膜ＰＡＳ１の下層に残存しているのに対し、開口部ＯＰ１の底部が露出する開口部ＯＰ１の内部では、除去されている。したがって、開口部ＯＰ１の側面には、反射防止膜ＡＲの側面が露出することになる。この状態で、開口部ＯＰ１内を含む表面保護膜ＰＡＳ２上は樹脂ＭＲで覆われている。
【００３５】
このとき、半導体装置に対して、高温・高湿の環境下で電圧印加試験を行なうと、半導体装置の外部にある水分が樹脂ＭＲを介して半導体装置の内部に浸入してくる。特に、樹脂ＭＲで封止されている開口部ＯＰ１の内部は窪んでいるため、樹脂ＭＲを介して浸入してきた水分が開口部ＯＰ１の角部に溜まりやすくなっている。開口部ＯＰ１の角部に水分が溜まると、この開口部ＯＰ１の側面に露出している反射防止膜ＡＲと水分とが直接接触することになる。反射防止膜ＡＲは、例えば、窒化チタン膜から構成されているので、図３に示すように、開口部ＯＰ１の側面に露出している窒化チタン膜が浸入した水分と化学反応を起こし酸化チタン膜ＴＯＸが形成される。この酸化チタン膜ＴＯＸは、窒化チタン膜よりも体積が大きくなるので、開口部ＯＰ１の側面に露出している反射防止膜ＡＲは体積膨張する（微小なクラックＣＫの発生）。さらに、図４に示すように、窒化チタン膜から酸化チタン膜への化学反応が進むと、この反射防止膜ＡＲの体積膨張が大きくなる。すると、反射防止膜ＡＲ上に形成されている表面保護膜に過大な応力が印加され、この応力が大きくなり臨界点を超えると表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２にわたって大きなクラックＣＫが発生する。
【００３６】
このように表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２にクラックＣＫが発生すると、本来表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２で覆われている最上層配線ＴＷＬにも水分が浸入する。このため、最上層配線ＴＷＬを構成するアルミニウム膜ＡＬの腐食が進み、半導体チップの不良となる。また、反射防止膜ＡＲが表面保護膜ＰＡＳから剥がれてしまうといった不良も発生しやすくなる。
【００３７】
以上のようなメカニズムによって半導体チップの不良が発生すると考えられるが、樹脂ＭＲにハロゲンフリー部材を使用しない従来構造では、この問題は顕在化していなかった。ところが、本発明者は、樹脂ＭＲにハロゲンフリー部材を使用すると、上述したメカニズムによる半導体チップの不良が顕在化することを新たに見出した。つまり、樹脂ＭＲの材料をハロゲンフリー部材に変更すると、上述したメカニズムによる半導体チップの不良が起こりやすくなるのである。
【００３８】
近年、樹脂ＭＲ（レジン）として環境保護の観点からハロゲンフリー部材が使用されるようになってきている。具体的には、電気・電子機器の廃棄物の収集と回収を規定し、さらに、分別回収された廃棄物から除外すべき物質に臭素系難燃剤を含有するプラスチックがＷＥＥＥ指令によって規定されている。このため、半導体チップを封止するパッケージ材料である樹脂ＭＲ（レジン）に対して、ハロゲンフリー部材を使用する要求が拡大している。したがって、今後、半導体装置を封止する樹脂として、ハロゲンフリー部材からなる樹脂ＭＲを採用することが多くなると考えられる。樹脂ＭＲとしてハロゲンフリー部材が多用されるようになると、上述したメカニズムによる半導体チップの不良が無視できなくなることが予想される。
【００３９】
そこで、本実施の形態１では、半導体チップを封止する樹脂ＭＲにハロゲンフリー部材を使用する場合であっても、上述したメカニズムによる半導体チップの不良を低減できる技術的思想を提供するものである。具体的に、本実施の形態１では、樹脂ＭＲにハロゲンフリー部材を使用しても半導体チップの不良が増加しないように、パッドの構造に工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について図面を参照しながら説明する。
【００４０】
図５は、本実施の形態１における半導体チップＣＨＰの平面レイアウト構成を示す図である。図５において、半導体チップＣＨＰは四辺形状をしており、半導体チップＣＨＰの４辺に沿って複数のパッドＰＤが形成されている。半導体チップＣＨＰの内部には、内部回路領域ＩＣＡが配置されている。内部回路領域ＩＣＡは、複数のパッドＰＤから、Ｉ／Ｏ領域（図示せず）を介して、電源や信号を受け取っている。また、Ｉ／Ｏ領域は、内部回路領域ＩＣＡ内、または、パッドＰＤの下の領域に配置されている。また、内部回路領域ＩＣＡの周辺には、基準電源配線Ｖｓｓと電源配線Ｖｄｄが環状に配置されている。
【００４１】
図６は、図５におけるパッドＰＤの拡大図である。パッドＰＤは、開口部ＯＰ２によって、その表面が露出している。また、電気的特性検査においてプローブ（探針）を接触させるプローブ接触領域ＰＲＯと、ワイヤボンディング工程において、ワイヤを接続するワイヤ接続領域ＰＤＲが存在する。また、パッドＰＤは最上層配線で形成されており、内部回路領域ＩＣＡに向かって、同層の配線で電気的に接続されている。
【００４２】
図７は、本実施の形態１における半導体装置を示す断面図である。図７に示すように、本実施の形態１における半導体装置は、配線基板ＷＢ上に半導体チップＣＨＰが搭載されている。そして、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されている端子ＴＥとがワイヤＷで接続されている。配線基板ＷＢの表面（主面）に形成されている端子ＴＥは、配線基板ＷＢの裏面に形成されている半田ボールＳＢと電気的に接続されている。配線基板ＷＢの裏面に形成されている半田ボールＳＢは、外部接続端子として機能する部材であり、半田ボールＳＢと半導体チップＣＨＰに形成されているパッドＰＤとは、ワイヤＷおよび端子ＴＥを介して電気的に接続されていることになる。そして、半導体チップＣＨＰに形成されているパッドＰＤは、半導体チップＣＨＰの内部に形成されている多層配線を介して半導体基板上に形成されているＭＩＳＦＥＴなどの半導体素子と電気的に接続されている。このことから、半導体チップＣＨＰに形成されている集積回路はパッドＰＤと接続され、さらに、パッドＰＤは配線基板ＷＢに形成されている半田ボール（外部接続端子）と、ワイヤＷおよび端子ＴＥを介して接続されているので、結局、半導体チップＣＨＰに形成されている集積回路は、外部接続端子である半田ボールＳＢと接続されていることになる。このため、半導体チップＣＨＰに形成されている集積回路を外部接続端子に接続された外部機器から制御することが可能となる。
【００４３】
本実施の形態１では、配線基板ＷＢの材料をハロゲンフリー部材としている。このように配線基板ＷＢとしてハロゲンフリー部材を使用するのは、環境保護の観点を考慮したものである。ここで、配線基板ＷＢに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下である材料として定義される。
【００４４】
次に、半導体チップＣＨＰを搭載した配線基板ＷＢの主面側は、半導体チップＣＨＰを封止するように樹脂ＭＲが形成されている。この樹脂ＭＲは、外部からの衝撃や不純物の浸入から半導体チップＣＨＰを保護するために設けられるものである。この樹脂ＭＲを構成する材料も、近年の環境保護の重要性から、ハロゲンフリー部材が使用されている。このとき、樹脂ＭＲを構成するハロゲンフリー部材の定義と、配線基板ＷＢを構成するハロゲンフリー部材の定義とは材料の相違から多少異なる。配線基板ＷＢで使用するハロゲンフリー部材とは、上述したように、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下である材料である。これに対し、樹脂ＭＲに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、アンチモンの含有率が０．０９重量％以下である材料として定義される。いずれにしても、本実施の形態１における半導体装置では、配線基板ＷＢを構成する材料と、樹脂ＭＲを構成する材料とをハロゲンフリー部材から構成することにより、環境を汚染しない材料を使用していることになる。すなわち、本明細書で用いている配線基板ＷＢと樹脂ＭＲの材料は、前述のＷＥＥＥ指令によって規定されている材料である。
【００４５】
続いて、半導体チップＣＨＰのパッドＰＤ近傍の構造について図８を参照しながら説明する。図８は、半導体チップＣＨＰのパッドＰＤ近傍の構造を示す断面図であり、図６におけるＡ−Ａ断面に対応する断面図である。まず、半導体チップＣＨＰには、板状の半導体基板にＭＩＳＦＥＴ（ロジックＩＣやメモリを含む）などの半導体素子が形成されており、この半導体素子を形成した半導体基板上に層間絶縁膜を介して多層配線が形成されている。図８では、この多層配線のうち最上層配線とその１層下層の配線が図示されている。
【００４６】
図８において、層間絶縁膜ＩＬ１にはプラグＰＬＧ１が形成されている。この層間絶縁膜ＩＬ１は、例えば、酸化シリコン膜から形成され、プラグＰＬＧ１は、この層間絶縁膜ＩＬ１に形成されたコンタクトホールに導体膜を埋め込むことにより形成されている。具体的には、コンタクトホールの内壁に、例えば、チタン膜や窒化チタン膜などのバリア導体膜を形成し、このバリア導体膜上に、タングステン膜やアルミニウム膜などの金属膜を埋め込むことにより、プラグＰＬＧ１が形成されている。バリア導体膜とは、例えば、後の工程でコンタクトホールへ埋め込む膜の材料である金属膜がシリコン中へ拡散するのを防止する、いわゆるバリア性を有する膜のことである。このように構成されているプラグＰＬＧ１は、下層の配線を介して、半導体基板に形成されているＭＩＳＦＥＴなどの半導体素子と電気的に接続されている。
【００４７】
次に、プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上には配線ＷＬが形成されており、この配線ＷＬを覆うように層間絶縁膜ＩＬ２が形成されている。配線ＷＬは、例えば、チタン／窒化チタン膜と、アルミニウム膜と、チタン／窒化チタン膜との積層膜から形成されている。そして、層間絶縁膜ＩＬ２は、層間絶縁膜ＩＬ１と同様に、例えば、酸化シリコン膜から形成されている。層間絶縁膜ＩＬ２には、配線ＷＬに達するプラグＰＬＧ２が形成されており、このプラグＰＬＧ２は、プラグＰＬＧ１と同様に、バリア導体膜を介して金属膜をコンタクトホール（スルーホール）に埋め込むことにより形成されている。
【００４８】
なお、本実施の形態では、アルミニウム膜を主とする配線構造を例示しているが、これに限られるものではない。例えば、銅を主成分とするデュアルダマシン構造の配線構造を採用してもよい。その場合、最上層配線と同層のパッドＰＤのみアルミニウム配線構造であるが、それより下層の配線は全て銅を主成分とするデュアルダマシン構造の配線構造となる。デュアルダマシン構造の配線構造の場合は、層間絶縁膜ＩＬ１内に、配線溝と接続孔が形成される。その後、配線溝内と接続孔内に、銅を主成分とする導体膜をめっき法によって形成し、配線溝外部と接続孔外部の導体膜をＣＭＰ法等によって研磨する。これによって、配線溝内と接続孔内に、配線ＷＬとプラグＰＬＧ１とが一体化形成されたデュアルダマシン構造の配線構造を形成することができる。また、層間絶縁膜ＩＬ１と導体膜の間に、銅の拡散を防止する機能を有するバリアメタル膜を形成してもよい。バリアメタル膜は、例えば、窒化タンタル、タンタルまたはそれらの積層膜からなる。
【００４９】
続いて、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上には最上層配線ＴＷＬが形成されている。この最上層配線ＴＷＬは、プラグＰＬＧ２を介して配線ＷＬと電気的に接続されている。このとき、配線ＷＬは、プラグＰＬＧ１および下層配線を介して半導体素子と接続されていることから、最上層配線ＴＷＬは、半導体素子と電気的に接続されていることとなり、半導体素子と、最上層配線を含む多層配線とを電気的に接続することにより、半導体チップＣＨＰに集積回路が形成されている。
【００５０】
最上層配線ＴＷＬは、例えば、窒化チタン膜ＴＮと、この窒化チタン膜ＴＮ上に形成されたアルミニウム膜ＡＬと、このアルミニウム膜ＡＬ上に形成された反射防止膜ＡＲとの積層膜から形成されている。そして、この最上層配線ＴＷＬ上には、表面保護膜（パッシベーション膜）ＰＡＳ１が形成されており、この表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２が形成されている。表面保護膜ＰＡＳ１は、例えば、酸化シリコン膜から形成されており、表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されている。
【００５１】
次に、最上層配線ＴＷＬの一部を開口して形成されたパッドＰＤの構成について説明する。図８に示すように、最上層配線ＴＷＬ上に形成されている表面保護膜ＰＡＳ１に開口部ＯＰ１が形成されている。つまり、表面保護膜ＰＡＳ１を貫通して底部に最上層配線ＴＷＬを露出する開口部ＯＰ１が表面保護膜ＰＡＳ１に形成されている。この開口部ＯＰ１の底部に露出する反射防止膜ＡＲは除去されている。したがって、表面保護膜ＰＡＳ１に形成された開口部ＯＰ１の底部には、最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出していることになる。すなわち、開口部ＯＰ１の内部にある底面では、最上層配線ＴＷＬの一部を構成する反射防止膜ＡＲが除去され、アルミニウム膜ＡＬが露出している。一方、開口部ＯＰ１の外側では、表面保護膜ＰＡＳ１の下層に反射防止膜ＡＲが残存している。したがって、開口部ＯＰ１の内部と外部との境界である開口部ＯＰ１の側面には、反射防止膜ＡＲの側面が露出することになる。
【００５２】
続いて、表面保護膜ＰＡＳ１上には表面保護膜ＰＡＳ２が形成されており、この表面保護膜ＰＡＳ２には開口部ＯＰ２が形成されている。この開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成されている。つまり、開口部ＯＰ２の大きさは、開口部ＯＰ１の大きさよりも小さくなっており、開口部ＯＰ１の内部には、表面保護膜ＰＡＳ２の一部が形成されている。具体的には、表面保護膜ＰＡＳ１に形成された開口部ＯＰ１よりも、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の方が小さく、開口部ＯＰ２が開口部ＯＰ１に内包されていることから、開口部ＯＰ１の側面は表面保護膜ＰＡＳ２によって覆われることになる。そして、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には、最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、この開口部ＯＰ２の大きさで規定されるパッドＰＤが形成されている。すなわち、本実施の形態１では、表面保護膜ＰＡＳ１に形成された開口部ＯＰ１の径と、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の径が異なることから、径の小さい開口部ＯＰ２の底面だけが露出することになり、この開口部ＯＰ２の底部に露出した最上層配線ＴＷＬによりパッドＰＤが形成される。
【００５３】
パッドＰＤには、ワイヤＷが接続されており、ワイヤＷが接続されたパッドＰＤ上を含む表面保護膜ＰＡＳ２上は樹脂ＭＲによって封止されている。
【００５４】
ここで、本実施の形態１における特徴は、表面保護膜ＰＡＳ１に形成した開口部ＯＰ１の径と、表面保護膜ＰＡＳ２に形成した開口部ＯＰ２の径とを異なる径にした点にある。さらに、具体的な本実施の形態１の特徴は、開口部ＯＰ２の径を開口部ＯＰ１の径よりも小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成した点にある。これにより、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を、開口部ＯＰ２を形成している表面保護膜ＰＡＳ２で覆うことができる。つまり、開口部ＯＰ１に内包されるように開口部ＯＰ２を形成していることから、パッドＰＤは、開口部ＯＰ２により規定され、開口部ＯＰ１の側面は表面保護膜ＰＡＳ２で覆われることになる。この結果、反射防止膜ＡＲの側面を露出することなく、パッドＰＤを形成することができるのである。これにより、開口部ＯＰ１の側面に形成される反射防止膜ＡＲが露出することなく表面保護膜ＰＡＳ２に覆われていることになる。このことから、パッドＰＤが露出する開口部ＯＰ２の角部に水分が浸入しても、この浸入した水分が開口部ＯＰ１の側面に達せず、開口部ＯＰ１の側面に形成されている反射防止膜ＡＲと直接接触することはない。したがって、反射防止膜ＡＲである窒化チタン膜が水分と反応して酸化チタン膜になることを抑制することができる。このことは、反射防止膜ＡＲの体積膨張を抑制できることを意味し、反射防止膜ＡＲの体積膨張に起因したクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１との剥離を抑制することができる。
【００５５】
すなわち、本実施の形態１の特徴は、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成する点にあるが、別の言い方をすれば、反射防止膜ＡＲの側面、および、表面保護膜ＰＡＳ１の側面を表面保護膜ＯＰ２で覆うように形成している。
【００５６】
例えば、図１に示すように、表面保護膜ＰＡＳ１を開口する開口部ＯＰ１の径と、表面保護膜ＰＡＳ２を開口する開口部ＯＰ２の径が同じで、かつ、ぴったり重なるように形成される場合、反射防止膜ＡＲの側面は、開口部ＯＰ１（開口部ＯＰ２と同じ）の側面から露出することになる。この場合、開口部ＯＰ１の角部に水分が浸入して溜まると、溜まった水分と反射防止膜ＡＲ（窒化チタン膜）が直接接触することになる。すると、反射防止膜ＡＲを構成する窒化チタン膜が水分と化学反応を起こし、酸化チタン膜に変化する。酸化チタン膜の体積は、窒化チタン膜の体積よりも大きいため、反射防止膜ＡＲの体積が膨張する。この結果、反射防止膜ＡＲの体積膨張に起因して表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２に達する大きなクラックが発生したり、反射防止膜ＡＲと表面保護膜ＰＡＳ１との剥離が発生したりする。
【００５７】
これに対し、本実施の形態１のように表面保護膜ＰＡＳ１に形成されている開口部ＯＰ１よりも、表面保護膜ＰＡＳ２に形成されている開口部ＯＰ２に形成されている開口部ＯＰ２を小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包するように構成することにより、開口部ＯＰ１の側面を表面保護膜ＰＡＳ２で覆うことができる。つまり、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を表面保護膜ＰＡＳ２で覆うことができるのである。これにより、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避けることができ、反射防止膜ＡＲの化学反応による体積膨張を抑制することができる。この結果、反射防止膜ＡＲの体積膨張に起因した表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる。特に、このようなクラックの発生や剥離の発生は、樹脂ＭＲにハロゲンフリー部材を使用した半導体装置で半導体チップの不良として顕在化するが、本実施の形態１によれば、反射防止膜ＡＲとパッドＰＤに溜まる水分とを物理的に離すことで、樹脂ＭＲにハロゲンフリー部材を使用した製品においても有効に作用する。
【００５８】
本実施の形態１では、表面保護膜ＰＡＳ２に形成した開口部ＯＰ２を、表面保護膜ＰＡＳ１に形成した開口部ＯＰ１に内包するように構成することで、反射防止膜ＡＲと、パッドＰＤに溜まる水分とを物理的に離すことができるが、このような構成は、２層にわけて表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを形成しているからこそ実現可能なものである。つまり、表面保護膜を１層から構成する場合は、異なる開口部を形成することができないので、この開口部の側面から反射防止膜が露出することになり、開口部の角部に浸入した水分と反射防止膜が直接接触する。このため、クラックの発生や剥離の発生が問題となる。これに対し、本実施の形態１では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の２層から表面保護膜を構成しているので、表面保護膜ＰＡＳ１に形成する開口部ＯＰ１と、表面保護膜ＰＡＳ２に形成する開口部ＯＰ２とを異なるものにすることができるのである。すなわち、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の２層から構成することにより、反射防止膜ＡＲが露出する開口部ＯＰ１の径を大きくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包されるように構成することができるのである。
【００５９】
本実施の形態１における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
【００６０】
まず、半導体基板上に通常の半導体製造技術を使用することによりＭＩＳＦＥＴなどの半導体素子を形成する。その後、半導体素子を形成した半導体基板上に多層配線を形成する。図９では、多層配線を構成する一部の配線が図示されている。この配線の製造工程について説明する。図９に示すように、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜からなる層間絶縁膜ＩＬ１を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、この層間絶縁膜ＩＬ１にコンタクトホール（スルーホール）を形成する。その後、コンタクトホール内を含む層間絶縁膜ＩＬ１上に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、例えば、アルミニウム膜からなる金属膜を形成し、コンタクトホール内にバリア導体膜と金属膜を埋め込む。次に、層間絶縁膜ＩＬ１上に形成されている不要なバリア導体膜と金属膜とを、例えば、ＣＭＰ（Chemical Mechanical Polishing）法により除去する。これにより、層間絶縁膜ＩＬ１に埋め込んだプラグＰＬＧ１を形成することができる。
【００６１】
続いて、プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上に、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜からなる積層膜を形成する。積層膜を構成するチタン／窒化チタン膜およびアルミニウム膜は、例えば、スパッタリング法を使用することにより形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１上に形成した積層膜をパターニングする。これにより、層間絶縁膜ＩＬ１上にプラグＰＬＧ１と接続する配線ＷＬを形成することができる。
【００６２】
次に、配線ＷＬを形成した層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は、例えば、酸化シリコン膜から形成されており、例えば、ＣＶＤ法により形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、この層間絶縁膜ＩＬ２にコンタクトホール（スルーホール）を形成する。その後、コンタクトホール内を含む層間絶縁膜ＩＬ２上に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、例えば、アルミニウム膜からなる金属膜を形成し、コンタクトホール内にバリア導体膜と金属膜を埋め込む。次に、層間絶縁膜ＩＬ２上に形成されている不要なバリア導体膜と金属膜とを、例えば、ＣＭＰ（Chemical Mechanical Polishing）法により除去する。これにより、層間絶縁膜ＩＬ２にプラグＰＬＧ２を形成することができる。このようにして図９に示す多層配線の一部が形成される。次に、多層配線の最上層配線を形成する工程について説明する。
【００６３】
まず、図１０に示すように、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上に窒化チタン膜ＴＮを形成する。窒化チタン膜ＴＮは、例えば、スパッタリング法を使用することにより形成することができる。そして、この窒化チタン膜ＴＮ上にアルミニウム膜ＡＬを形成する。このアルミニウム膜ＡＬも、例えば、スパッタリング法を使用することにより形成することができる。その後、アルミニウム膜ＡＬ上に反射防止膜ＡＲを形成する。この反射防止膜ＡＲは、アルミニウム膜などの反射率の高い膜をパターニングする際、アルミニウム膜からの反射光の散乱により、アルミニウム膜上に形成されているレジスト膜の露光精度が劣化することを防止するために設けられる膜である。つまり、アルミニウム膜上に反射防止膜ＡＲを形成することにより、アルミニウム膜からの不所望な反射を抑制でき、レジスト膜のパターニング精度を確保できるのである。この反射防止膜ＡＲは、例えば、窒化チタン膜から形成され、例えば、スパッタリング法により形成することができる。
【００６４】
また、各膜の膜厚は、例えば、窒化チタン膜ＴＮが７５ｎｍ、アルミニウム膜ＡＬが６００〜２０００ｎｍ（好ましくは８００ｎｍ〜１０００ｎｍ）、反射防止膜ＡＲである窒化チタン膜が３０〜１００ｎｍ程度である。
【００６５】
続いて、図１１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲをパターニングする。このとき、反射防止膜ＡＲ上にレジスト膜が形成され、このレジスト膜に対してマスクを介して露光光が照射されることにより、レジスト膜が加工される。このとき、レジスト膜の下層に反射防止膜ＡＲが形成されているので、さらに下層にあるアルミニウム膜ＡＬからの反射光を抑制することができ、レジスト膜の加工精度が向上する。この結果、加工したレジスト膜をマスクにした窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲのパターニングを精度良く行なうことができ、窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲからなる最上層配線ＴＷＬを形成することができる。
【００６６】
次に、図１２に示すように、最上層配線ＴＷＬを形成した層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成する。この表面保護膜ＰＡＳ１は、最上層配線ＴＷＬを覆うように形成される。表面保護膜ＰＡＳ１は、例えば、酸化シリコン膜から形成され、例えば、プラズマＣＶＤ法により形成することができる。表面保護膜ＰＡＳ１は、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。この表面保護膜ＰＡＳ１の膜厚は、例えば、２００ｎｍ程度である。
【００６７】
その後、図１３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ１をパターニングする。具体的に、表面保護膜ＰＡＳ１のパターニングは、最上層配線ＴＷＬの表面の一部を露出する開口部ＯＰ１を形成するように行なわれる。このとき、酸化シリコン膜からなる表面保護膜ＰＡＳ１のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスによって行なわれる。
【００６８】
続いて、図１４に示すように、開口部ＯＰ１から露出する反射防止膜ＡＲをエッチングすることにより除去する。窒化チタン膜からなる反射防止膜ＡＲのエッチングは、Ｃｌ２、Ａｒを含むエッチングガスによって行なわれる。開口部ＯＰ１の底部に露出する反射防止膜ＡＲを除去するのは、その後の工程で、最上層配線ＴＷＬにワイヤを接続する際、金線よりなるワイヤと最上層配線ＴＷＬとの接触抵抗を下げるためである。つまり、反射防止膜ＡＲを除去しない場合には、窒化チタン膜とワイヤが接触することとなり接触抵抗が増加してしまうため、反射防止膜ＡＲを除去して、アルミニウム膜とワイヤを接触させて、接触抵抗を下げるようにしているのである。また、アルミニウム膜とワイヤを直接接触させた方がワイヤの接着力が高まる。
【００６９】
なお、反射防止膜ＡＲである窒化チタン膜を除去した後に露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。これによりアルミニウム膜ＡＬの表面に薄い酸化アルミニウム膜（図示せず）が形成される。
【００７０】
次に、図１５に示すように、開口部ＯＰ１を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２を形成する。この表面保護膜ＰＡＳ２は開口部ＯＰ１を埋め込むように形成される。表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されており、例えば、プラズマＣＶＤ法により形成することができる。この表面保護膜ＰＡＳ２も表面保護膜ＰＡＳ１と同様に、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。この表面保護膜ＰＡＳ２の膜厚は、例えば、５００〜１５００ｎｍ程度であり、好ましくは６００ｎｍ程度である。
【００７１】
その後、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する。このとき、表面保護膜ＰＡＳ２に形成される開口部ＯＰ２の大きさ（径）は、表面保護膜ＰＡＳ１に形成される開口部ＯＰ１の大きさ（径）よりも小さく、かつ、開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成される。この結果、開口部ＯＰ１の側面に露出する反射防止膜ＡＲは、表面保護膜ＰＡＳ２で覆われることになる。表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、このアルミニウム膜ＡＬが露出した領域がパッドＰＤとなる。なお、開口部ＯＰ２を形成する表面保護膜ＰＡＳ２のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスを使用して行なわれる。以上のようにして多層配線の最上層にパッドＰＤを形成することができる。
【００７２】
また、開口部ＯＰ２を形成した後に、露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。これによりアルミニウム膜ＡＬの表面に薄い酸化アルミニウム膜（図示せず）が形成される。上述の図１４で説明した防蝕処理は必ず行う必要はないが、開口部ＯＰ２を形成した後には、後工程の作業となるため、半導体ウェハを放置する時間が長いので、必ず防蝕処理を実施しておくことが望ましい。
【００７３】
この後、半導体ウェハをプローブテストする工程を行う。本実施の形態のように、パッドＰＤにワイヤ接続領域ＰＤＲとプローブ接触領域ＰＲＯとを設けた場合には、プローブテストの際に、プローブ接触領域ＰＲＯに複数個のプローブ痕が形成される。この時、アルミニウム膜ＡＬの表面の酸化アルミニウム膜が削り取られる。そうすると、プローブ接触領域ＰＲＯではアルミニウム膜ＡＬが削られた状態で露出することになり、アルミニウム膜ＡＬが外部から浸入する水分に起因する電気化学反応が発生する可能性が高くなる。更に、プローブ接触領域ＰＲＯに近い窒化チタン膜ＡＲは影響を受けやすくなり、チタン異常酸化の経路となりやすい。ここで、プローブ接触領域ＰＲＯは、ワイヤ接続領域ＰＤＲよりも内部回路領域ＩＣＡに近い位置であるため、本実施の形態のような対策を行うことが、より効果的である。なお、パッドＰＤにワイヤ接続領域ＰＤＲとプローブ接触領域ＰＲＯを設ける構成については、他の実施の形態でも同様に用いて良い。また、本実施の形態では、半導体チップＣＨＰをワイヤボンディングによって接続するため、ワイヤ接続領域ＰＤＲは半導体チップＣＨＰの端部（半導体ウェハの段階では、チップ領域を区画するダイシングライン）に近い位置に配置することが望ましい。
【００７４】
続いて、本実施の形態１では、半導体ウェハＷＦの裏面研削を実施する。具体的に、図１７に示すように、グラインダＧＤを使用して半導体ウェハＷＦの裏面を研削する。その後、図１８に示すように、半導体ウェハＷＦをダイサーＤでダイシングする。これにより、図１９に示すような複数の半導体チップＣＨＰを得る。図１９では、１つの半導体チップＣＨＰが示されており、この半導体チップＣＨＰの主面側（素子形成面側）にパッドＰＤが形成されている。
【００７５】
次に、図２０に示すように、配線基板ＷＢ上に半導体チップＣＨＰを搭載する。このとき、配線基板ＷＢのチップ搭載面側には端子ＴＥが形成されている。配線基板ＷＢの材料はハロゲンフリー部材を使用している。このように配線基板ＷＢとしてハロゲンフリー部材を使用するのは、環境保護の観点を考慮したものである。ここで、配線基板ＷＢに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下である材料として定義される。
【００７６】
そして、図２１に示すように、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されている端子ＴＥとを、金線などからなるワイヤＷで接続する。具体的には、図２２に示すように、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部に露出しているパッドＰＤにワイヤＷが接続される。このとき、パッドＰＤの表面では、反射防止膜ＡＲが除去されてアルミニウム膜ＡＬが露出しているので、アルミニウム膜ＡＬとワイヤＷが直接接触することから、パッドＰＤとワイヤＷとの接触抵抗を下げることができる。
【００７７】
その後、図２３に示すように、半導体チップＣＨＰおよびワイヤＷを覆うように樹脂ＭＲで封止する。この樹脂ＭＲは、外部からの衝撃や不純物の浸入から半導体チップＣＨＰを保護するために設けられるものである。この樹脂ＭＲを構成する材料も、近年の環境保護の重要性から、ハロゲンフリー部材が使用されている。樹脂ＭＲに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、アンチモンの含有率が０．０９重量％以下である材料として定義される。
【００７８】
続いて、図２４に示すように、配線基板ＷＢの裏面（チップ搭載面とは反対側の面）に外部接続端子となる半田ボールＳＢを形成する。そして、図２５に示すように、配線基板ＷＢを個片化することにより、図７に示すような本実施の形態１における半導体装置を製造することができる。
【００７９】
このようにして完成したパッケージ（半導体装置）は、様々な温度条件で使用されるため、広範囲な温度変化に対応しても正常に動作する必要がある。このことから、製品が完成した後、高温（８５℃〜１３０℃）、高湿（８５％）の環境下で半導体装置に電圧を印加する電圧印加試験が半導体装置の信頼性を確保するために行なわれる。
【００８０】
このとき、図８に示すように、本実施の形態１では、表面保護膜ＰＡＳ１に形成されている開口部ＯＰ１よりも、表面保護膜ＰＡＳ２に形成されている開口部ＯＰ２に形成されている開口部ＯＰ２を小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包するように構成している。これにより、開口部ＯＰ１の側面を表面保護膜ＰＡＳ２で覆うことができる。つまり、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を表面保護膜ＰＡＳ２で覆うことができるのである。これにより、電圧印加試験において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避けることができ、反射防止膜ＡＲの化学反応による体積膨張を抑制することができる。この結果、反射防止膜ＡＲの体積膨張に起因した表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる。特に、このようなクラックの発生や剥離の発生は、樹脂ＭＲにハロゲンフリー部材を使用した半導体装置で半導体チップの不良として顕在化するが、本実施の形態１によれば、反射防止膜ＡＲとパッドＰＤに溜まる水分とを物理的に離すことで、樹脂ＭＲにハロゲンフリー部材を使用した製品においてもクラックの発生や剥離の発生を有効に防止できる顕著な効果を得ることができる。
【００８１】
（実施の形態２）
前記実施の形態１では、表面保護膜ＰＡＳ１に開口部ＯＰ１を形成し、開口部ＯＰ１の底部に露出する反射防止膜ＡＲを除去した後、表面保護膜ＰＡＳ２を形成している。そして、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成することにより、開口部ＯＰ２の底部にアルミニウム膜ＡＬが露出したパッドＰＤを形成している。このとき、パッドＰＤ形成領域に露出しているアルミニウム膜ＡＬの表面は、開口部ＯＰ１から露出する反射防止膜ＡＲを除去し、さらに、防蝕処理を施すことにより清浄化されている。
【００８２】
しかし、本実施の形態２では、その後、この清浄化した表面を有するアルミニウム膜ＡＬ上に表面保護膜ＰＡＳ２を形成し、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成している。このとき、開口部ＯＰ２からアルミニウム膜ＡＬが露出するが、このアルミニウム膜ＡＬの表面は、清浄化された後、表面保護膜ＰＡＳ２が形成され、その後、再び、開口部ＯＰ２によって露出することになる。前記実施の形態１では、開口部ＯＰ２を形成した後に露出するアルミニウム膜ＡＬの表面に対して清浄化する処理を実施していない。つまり、一端清浄化したアルミニウム膜ＡＬの表面に表面保護膜ＰＡＳ２が形成され、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成して再びアルミニウム膜ＡＬの表面が露出される。この場合、清浄化されたアルミニウム膜ＡＬの表面に表面保護膜ＰＡＳ２が形成されるので、アルミニウム膜ＡＬの表面に変質層が形成されるおそれがある。このような変質層がアルミニウム膜ＡＬの表面に形成されると、パッドＰＤを構成するアルミニウム膜ＡＬとワイヤを構成する金線との接触強度および接触抵抗が劣化するおそれがある。
【００８３】
そこで、本実施の形態２は、清浄化されたアルミニウム膜ＡＬ上に表面保護膜ＰＡＳ２を形成し、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成した後、再び、露出するアルミニウム膜ＡＬの表面をエッチングして清浄化処理を実施することを特徴としている。具体的には、図１６で説明した防蝕処理を行う前に、露出しているアルミニウム膜ＡＬの表面をエッチングする。
【００８４】
図２６は、本実施の形態２における半導体チップＣＨＰのパッドＰＤ近傍の構造を示す断面図である。図２６に示す半導体チップＣＨＰの構造は、前記実施の形態１である図８に示す半導体チップＣＨＰの構造とほぼ同様である。図２６に示す半導体チップＣＨＰと図８に示す半導体チップＣＨＰの異なる点は、図２６では、開口部ＯＰ２から露出するパッドＰＤの表面がエッチングされて溝ＷＤが形成されているのに対し、図８では、パッドＰＤの表面に溝が形成されていない点である。つまり、本実施の形態２では、図２６に示すように、パッドＰＤの表面に溝ＷＤが形成されている。これは、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成した後、開口部ＯＰ２の底部に露出するアルミニウム膜ＡＬの表面に対してエッチングを施した結果である。すなわち、本実施の形態２では、アルミニウム膜ＡＬの表面に表面保護膜ＰＡＳ２を形成することによって、アルミニウム膜ＡＬの表面に変質層が形成されるおそれがある。したがって、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成した後、この開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面には変質層が形成されているおそれがある。このため、開口部ＯＰ２から露出するアルミニウム膜ＡＬにエッチング処理を施して、アルミニウム膜ＡＬの表面に形成されている変質層を除去している。このエッチング処理の結果、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面に溝ＷＤが形成される。このようにして本実施の形態２では、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面を清浄化することができるので、パッドＰＤを構成するアルミニウム膜ＡＬと、ワイヤＷを構成する金線との接触強度の強化および接触抵抗の低減を実現することができる。
【００８５】
本実施の形態２における半導体装置は上記のように構成されており、以下に、その製造方法について説明する。本実施の形態２における半導体装置の製造工程は、前記実施の形態１における半導体装置の製造工程とほぼ同様である。つまり、図９から図１６までの工程は前記実施の形態１と同様である。続いて、本実施の形態２では、図２７に示すように、表面保護膜ＰＡＳ２に形成した開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面に対してエッチング処理を実施する。具体的に、アルミニウム膜ＡＬの表面に対して、Ｃｌ２およびＡｒを含むエッチングガスでエッチングし、その後、Ｈ２ＯとＯ２を含むガスで防蝕処理を行なう。これにより、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面がエッチングされ、アルミニウム膜ＡＬの表面に形成されている変質層を除去することができる。この結果、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面に溝ＷＤが形成される。その後の工程は、前記実施の形態１と同様である。以上のようにして、本実施の形態２における半導体装置を製造することができる。
【００８６】
なお、アルミニウム膜ＡＬの表面に溝ＷＤを形成した後に、前記実施の形態１の図１６で説明した防蝕処理を行うことが、より望ましい。
【００８７】
（実施の形態３）
前記実施の形態１では、図８に示すように、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成し、反射防止膜ＡＲが露出する開口部ＯＰ１の側面を表面保護膜ＯＰ２で覆うように形成している。このように構成することにより、前記実施の形態１では、電圧印加試験において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避けることができ、表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる顕著な効果が得られるとしている。
【００８８】
本実施の形態３では、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成し、反射防止膜ＡＲが露出する開口部ＯＰ１の側面を表面保護膜ＯＰ２で覆うように構成する特徴に対して、さらなる改良（工夫）を加えることにより、別の効果も奏することについて説明する。
【００８９】
まず、本実施の形態３における半導体装置の特徴を説明する前に、その技術的思想を想到するに至った背景技術について説明する。近年の半導体チップでは、集積度の向上および半導体特性の向上に伴い、単位面積あたりのパッド数が増加し、さらに、個々のパッドの面積が縮小してきている。このため、最先端のプロセスを適用して形成された半導体チップでは、従来製品に比べて、ワイヤボンディング工程において、ワイヤがパッドの中央部に接続されずにずれるポテンシャルが高くなっている。このようにワイヤがパッドの中央部からずれて接続される場合、ワイヤは、パッドだけでなく、パッドの周囲に形成されている表面保護膜に乗り上げるおそれが高くなる。ワイヤが表面保護膜に乗り上げて形成される場合、ワイヤボンディングの衝撃によって表面保護膜にクラックが発生して表面保護膜が破壊されるおそれがあるという問題点が発生する。
【００９０】
具体的に図面を参照しながらこの問題点について説明する。図２８は従来構造において、ワイヤが表面保護膜に乗り上げる状態を示す断面図である。図２８において、最上層配線ＴＷＬ上の一部が開口されてパッドＰＤが形成されている。つまり、最上層配線ＴＷＬ上には、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２が形成され、この表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２に開口部ＯＰ１が形成されている。そして、この開口部ＯＰ１の底部に露出している最上層配線ＴＷＬがパッドＰＤとなっている。このとき、表面保護膜ＰＡＳ１の膜厚はパッドＰＤの厚さに比べて薄くなっており、かつ、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差を覆うカバレッジも悪くなっている。したがって、表面保護膜ＰＡＳ１上に形成される表面保護膜ＰＡＳ２のカバレッジも下地である表面保護膜ＰＡＳ１のカバレッジを反映して悪くなる。
【００９１】
この状態で、ワイヤボンディング工程を実施し、ワイヤがパッドＰＤの中央部からずれて一部が表面保護膜ＰＡＳ２上に乗り上げる場合を考える。近年、半導体装置の微細化が進み、パッドＰＤの面積も縮小していく傾向がある。従って、ワイヤをパッドＰＤに接続する際に、表面保護膜ＰＡＳ２上に乗り上げ易くなる。また、ワイヤはパッドＰＤに接続した後、超音波振動によって接着させるため、必ずパッドＰＤの中央に形成されるとは限らず、接着中にワイヤの位置がずれやすい。この場合、表面保護膜ＰＡＳ２上にワイヤが乗り上げることから、ボンディングの際、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２に衝撃が加わる。具体的に、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２には、上下方向の圧力も加わるとともに、左右方向の圧力も加わる。このとき、左右方向の圧力によって、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部においては、横方向にずれるような応力が加わることになる。いまの場合、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の総膜厚はパッドＰＤよりも薄く、かつ、段差部のカバレッジも悪くなっているので、段差部に加わる横方向の応力に対する耐性が弱く、この耐性の弱い段差部に集中して応力が加わることになる。この結果、段差部を覆っている表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２にクラックＣＫが発生する。このように表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２にクラックＣＫが発生すると、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２が破壊され、半導体チップＣＨが不良となる。
【００９２】
そこで、本実施の形態３では、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２の構成を工夫することにより、ワイヤの一部が表面保護膜ＰＡＳ２に乗り上げる場合であってもクラックの発生しにくい半導体装置を提供するものである。以下に、本実施の形態３における半導体装置の特徴的構成について説明する。
【００９３】
図２９は、本実施の形態３における半導体チップＣＨＰのパッドＰＤ近傍の構造を示す断面図である。図２９において、本実施の形態３の第１特徴点は、表面保護膜ＨＤＰの膜厚が厚くなっている点である。具体的に、表面保護膜ＨＤＰの膜厚は、パッドＰＤ（最上層配線ＴＷＬ）の膜厚よりも、同等か、厚くなっており、例えば、７００〜１０００ｎｍ程度となっている。これにより、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２とを合わせた総膜厚は、パッドＰＤ（最上層配線ＴＷＬ）よりも厚くなっている。また、表面保護膜ＨＤＰの膜厚は、表面保護膜ＰＡＳ２の膜厚よりも厚くなっている。
【００９４】
なお、図２９では前記実施の形態１、２で記載した表面保護膜ＰＡＳ１を形成していない例を示しているが、表面保護膜ＨＤＰを形成する前に、薄く表面保護膜ＰＡＳ１を形成してもよい。その場合、表面保護膜ＨＤＰの膜厚を、表面保護膜ＰＡＳ１の膜厚よりも厚くすることで、良好なカバレッジ特性を得ることができる。
【００９５】
この結果、例えば、図２９に示すように、表面保護膜ＰＡＳ２上にワイヤＷの一部が乗り上げても最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆っている表面保護膜ＨＤＰと表面保護膜ＰＡＳ２にクラックが発生することを抑制することができる。これは、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の総膜厚が厚くなると、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合、左右方向に働く応力を緩和できるからでる。つまり、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の総膜厚が厚くなると、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合に加わる力の方向が垂直方向に近づくため、左右方向に働く力の成分が小さくなると考えられるからである。したがって、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の左右方向にずれようとする応力が緩和される結果、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆っている表面保護膜ＨＤＰと表面保護膜ＰＡＳ２にクラックが発生しにくくなるのである。特に、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２との合わせた総膜厚が１０００ｎｍ以上にすれば、クラックの発生を充分に抑制することができる。
【００９６】
続いて、クラックの発生を抑制できる第２特徴点は、表面保護膜ＨＤＰを高密度プラズマＣＶＤ法で形成した酸化シリコン膜を使用する点である。ここでいう高密度プラズマＣＶＤ法とは、例えば、表面保護膜ＰＡＳ２を形成するプラズマＣＶＤ法よりも高密度のプラズマを使用する方法である。具体的に、高密度プラズマＣＶＤ法は、高周波電界・磁界を用いてガスを高密度にプラズマ化し、この高密度にプラズマ化したガスの化学反応により膜を堆積させる方法であり、高密度プラズマの発生方法としては、誘導結合プラズマ法（ＩＣＰ：induction coupled plasma）や電子サイクロトロン共鳴法（ＥＣＲ：electron cyclotron resonance）がある。
【００９７】
この高密度プラズマＣＶＤ法で形成される膜はカバレッジが良好であるという特性がある。したがって、表面保護膜ＨＤＰを高密度プラズマＣＶＤ法で形成した酸化シリコン膜から形成することにより、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆うカバレッジ特性を良好にすることができる。例えば、表面保護膜ＨＤＰのカバレッジ特性は、表面保護膜ＰＡＳ２のカバレッジ特性よりも良好であり、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の中で最もカバレッジ特性が良好である。このことから、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部に加わる横方向の応力に対する耐性を強くすることができ、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げる場合であっても、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部にクラックが発生することを抑制できるのである。
【００９８】
次に、クラックの発生を抑制できる第３特徴点は、表面保護膜ＨＤＰに形成された開口部ＯＰ１の大きさ（径）よりも表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の大きさ（径）を小さくし、かつ、開口部ＯＰ２が開口部ＯＰ１に内包されるように形成する点である。これにより、開口部ＯＰ１の側面は、表面保護膜ＰＡＳ２で覆われることになり、さらに、パッドＰＤと表面保護膜ＨＤＰの境界を表面保護膜ＰＡＳ２によるステップ形状とすることができる。これにより、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合、表面保護膜ＰＡＳ２および表面保護膜ＨＤＰに加わる応力を分散させることができる。この結果、応力の集中によるクラックの発生を抑制できるのである。
【００９９】
この第３特徴点は、前記実施の形態１の観点から言えば、電圧印加試験において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避ける構成ということができ、表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる構成である。そして、この第３特徴点は、本実施の形態３の観点から言えば、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合、表面保護膜ＰＡＳ２および表面保護膜ＨＤＰに加わる応力を分散させることができる構成であり、応力の集中によるクラックの発生を抑制できる構成ということができる。このように第３特徴点は、観点の違う別の効果を奏する構成ということができる。そして、本実施の形態３では、第３特徴点の構成をさらに改良して、第１特徴点および第２特徴点を加えることにより、ワイヤＷの一部が表面保護膜ＰＡＳ２に乗り上げてもクラックの発生を充分に抑制できる構成とすることができるのである。
【０１００】
本実施の形態３における半導体装置は上記のように構成されており、以下に、その製造方法について説明する。図９から図１１までの工程は前記実施の形態１と同様である。
【０１０１】
次に、図３０に示すように、最上層配線ＴＷＬを形成した層間絶縁膜ＩＬ２上に表面保護膜ＨＤＰを形成する。この表面保護膜ＨＤＰは、最上層配線ＴＷＬを覆うように形成される。表面保護膜ＨＤＰは、例えば、酸化シリコン膜から形成され、例えば、高密度プラズマＣＶＤ法により形成することができる。表面保護膜ＨＤＰは、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。このとき、表面保護膜ＨＤＰの膜厚は最上層配線ＴＷＬの膜厚よりも厚くなっており、さらに、高密度プラズマＣＶＤ法により形成しているので、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆うカバレッジ特性は良好である。なお、表面保護膜ＨＤＰを形成する前に、前記実施の形態１、２と同様に、表面保護膜ＰＡＳ１を薄く形成してもよい。
【０１０２】
その後、図３１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＨＤＰをパターニングする。具体的に、表面保護膜ＨＤＰのパターニングは、最上層配線ＴＷＬの表面の一部を露出する開口部ＯＰ１を形成するように行なわれる。このとき、酸化シリコン膜からなる表面保護膜ＨＤＰのエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスによって行なわれる。
【０１０３】
続いて、開口部ＯＰ１から露出する反射防止膜ＡＲをエッチングすることにより除去する。窒化チタン膜からなる反射防止膜ＡＲのエッチングは、Ｃｌ２、Ａｒを含むエッチングガスによって行なわれる。開口部ＯＰ１の底部に露出する反射防止膜ＡＲを除去するのは、その後の工程で、最上層配線ＴＷＬにワイヤを接続する際、金線よりなるワイヤと最上層配線ＴＷＬとの接触抵抗を下げるためである。つまり、反射防止膜ＡＲを除去しない場合には、窒化チタン膜とワイヤが接触することとなり接触抵抗が増加してしまうため、反射防止膜ＡＲを除去して、アルミニウム膜とワイヤを接触させて、接触抵抗を下げるようにしているのである。なお、反射防止膜ＡＲである窒化チタン膜を除去した後に露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。
【０１０４】
次に、図３２に示すように、開口部ＯＰ１を形成した表面保護膜ＨＤＰ上に表面保護膜ＰＡＳ２を形成する。この表面保護膜ＰＡＳ２は開口部ＯＰ１を埋め込むように形成される。表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されており、例えば、プラズマＣＶＤ法により形成することができる。この表面保護膜ＰＡＳ２も表面保護膜ＨＤＰと同様に、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。このとき、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２とを合わせた総膜厚は、アルミニウム膜ＡＬより厚く、例えば、１０００ｎｍ以上となっている。
【０１０５】
その後、図３３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する。このとき、表面保護膜ＰＡＳ２に形成される開口部ＯＰ２の大きさ（径）は、表面保護膜ＨＤＰに形成される開口部ＯＰ１の大きさ（径）よりも小さく、かつ、開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成される。この結果、開口部ＯＰ１の側面に露出する反射防止膜ＡＲは、表面保護膜ＰＡＳ２で覆われることになる。表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、このアルミニウム膜ＡＬが露出した領域がパッドＰＤとなる。なお、開口部ＯＰ２を形成する表面保護膜ＰＡＳ２のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスを使用して行なわれる。以上のようにして多層配線の最上層にパッドＰＤを形成することができる。その後の工程は、前記実施の形態１と同様である。以上のようにして、本実施の形態３における半導体装置を製造することができる。
【０１０６】
なお、本実施の形態３に開示した技術を、前記実施の形態１および前記実施の形態２と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１０７】
（実施の形態４）
前記実施の形態１〜３では、パッドＰＤ近傍の構成について説明したが、本実施の形態４ではガードリング近傍の構成について説明する。まず、ガードリングの構成について説明する。図３４は、半導体チップＣＨＰの平面レイアウト構成を示す図である。図３４は、前記実施の形態１の図５で示した平面レイアウト図とほぼ同様であるが、半導体チップＣＨＰの周辺領域に沿ってガードリングＧＲが形成されている。そして、ガードリングＧＲで囲まれた内側領域にパッドＰＤが形成されている。このパッドＰＤは、半導体チップＣＨＰの４辺に沿って形成されている。つまり、半導体チップＣＨＰの４辺に沿って複数のパッドＰＤが形成されており、このパッドＰＤの外側を囲むようにガードリングＧＲが形成されている。このガードリングＧＲは、半導体チップＣＨＰの内部領域に外部からの不純物や水分が浸入することを防止するために設けられるものであり、防護壁として機能する。すなわち、ガードリングＧＲで囲まれた半導体チップＣＨＰの内側領域には、パッドＰＤを含む集積回路が形成されており、この集積回路を形成している領域に不純物（異物）や水分が浸入しないように集積回路を形成している外側領域にガードリングＧＲが形成されているのである。このように半導体チップＣＨＰにガードリングＧＲを設けることにより、半導体チップＣＨＰに形成されている集積回路を保護することができ、集積回路の信頼性を向上することができる。
【０１０８】
次に、具体的に、ガードリングＧＲの構造について説明する。図３５は、図３４のＢ−Ｂ線で切断した断面図である。図３５において、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＡが形成されており、この層間絶縁膜ＩＬＡにプラグＰＬＧＡが形成されている。そして、このプラグＰＬＧＡを形成した層間絶縁膜ＩＬＡ上に、配線層と同じ材料から形成されているガードリングＧＲ１が形成されている。このガードリングＧＲ１は、他の配線層と同工程で形成されてものであり、例えば、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成されている。続いて、ガードリングＧＲ１を形成した層間絶縁膜ＩＬＡ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＢが形成されており、この層間絶縁膜ＩＬＢを貫通してガードリングＧＲ１に達するプラグＰＬＧＢが形成されている。さらに、プラグＰＬＧＢを形成した層間絶縁膜ＩＬＢ上には、ガードリングＧＲ２が形成されており、このガードリングＧＲ２を形成した層間絶縁膜ＩＬＢ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＣが形成されている。そして、この層間絶縁膜ＩＬＣにはプラグＰＬＧＣが形成されており、このプラグＰＬＧＣは、ガードリングＧＲ２と電気的に接続されている。同様にして、プラグＰＬＧＣを形成した層間絶縁膜ＩＬＣ上には、ガードリングＧＲ３が形成され、ガードリングＧＲ３を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１には、プラグＰＬＧ１が形成されており、プラグＰＬＧ１はガードリングＧＲ３と接続されている。プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上には、ガードリングＧＲ４が形成されており、このガードリングＧＲ４を形成した層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。層間絶縁膜ＩＬ２には、プラグＰＬＧ２が形成されており、プラグＰＬＧ２とガードリングＧＲ４が接続されている。そして、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上にガードリングＴＧＲが形成されている。このガードリングＴＧＲは、最上層配線と同層で形成された膜であり、最上層配線と同様に、窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲからなる積層膜から構成されている。反射防止膜ＡＲは、例えば、窒化チタン膜から形成される。このようにガードリングは、半導体基板１Ｓ上に形成されているプラグＰＬＧから最上層に形成されているガードリングＴＧＲまでが接続された構造となっている。つまり、半導体基板１Ｓ上に形成されたプラグＰＬＧ１から、ガードリングＧＲ１、プラグＰＬＧＢ、ガードリングＧＲ２、プラグＰＬＧＣ、ガードリングＧＲ３、プラグＰＬＧ１、ガードリングＧＲ４、プラグＰＬＧ２およびガードリングＴＧＲが接続されて防護壁が形成されている。これにより、半導体チップの内部領域への不純物の浸入を阻止することができる。
【０１０９】
次に、ガードリングＴＧＲの上部の構成について説明する。ガードリングＴＧＲ上には、例えば、酸化シリコン膜からなる表面保護膜ＰＡＳ１が形成されており、この表面保護膜ＰＡＳ１に開口部ＯＰ３が形成されている。この開口部ＯＰ３から露出する反射防止膜ＡＲは除去されている。そして、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に、例えば、窒化シリコン膜からなる表面保護膜ＰＡＳ２が形成されている。この表面保護膜ＰＡＳ２は、開口部ＯＰ３を埋め込むように形成されており、ガードリングＴＧＲは、表面保護膜ＰＡＳ２で覆われている。
【０１１０】
このように構成されているガードリングの特徴は、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１には開口部ＯＰ３が形成されているのに対し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部が形成されておらず、ガードリングＴＧＲが表面保護膜ＰＡＳ２で覆われている点にある。これにより、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２からの不純物の浸入を充分に阻止できる。
【０１１１】
例えば、不純物の浸入経路として、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面が考えられるが、本実施の形態４によれば、表面保護膜ＰＡＳ１には、ガードリングＴＧＲ上で開口部ＯＰ３が形成されているので、表面保護膜ＰＡＳ１は分断されている。そして、この開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２が形成されていることになるが、開口部ＯＰ３が存在するため、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面は、開口部ＯＰ３によって分断されることになる。このことは、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面を介する不純物の浸入経路が分断されていることを意味している。したがって、本実施の形態４では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を通って不純物が浸入することを抑制できるのである。
【０１１２】
本実施の形態４におけるガードリングは上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的に、パッドＰＤを形成するパッド形成領域と、ガードリングＧＲを形成するガードリング形成領域を対比しながら、本実施の形態４における半導体装置の製造方法について説明する。
【０１１３】
まず、図９から図１１に示す工程を経ることにより、図３６に示すような構造を形成する。具体的に、パッド形成領域に最上層配線ＴＷＬを形成し、ガードリング形成領域にガードリングＴＧＲを形成する。このとき、最上層配線ＴＷＬとガードリングＴＧＲとは同一工程で形成される。
【０１１４】
次に、図３７に示すように、最上層配線ＴＷＬおよびガードリングＴＧＲ上を覆うように層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成する。つまり、パッド形成領域では、最上層配線ＴＷＬを形成した層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成し、ガードリング形成領域では、ガードリングＴＧＲを形成した層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成する。表面保護膜ＰＡＳ１は、例えば、酸化シリコン膜から形成され、例えば、プラズマＣＶＤ法により形成することができる。表面保護膜ＰＡＳ１は、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。
【０１１５】
その後、図３８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ１をパターニングする。具体的に、表面保護膜ＰＡＳ１のパターニングは、パッド形成領域において、最上層配線ＴＷＬの表面の一部を露出する開口部ＯＰ１を形成するように行なわれ、ガードリング形成領域において、ガードリングＴＧＲの表面の一部を露出する開口部ＯＰ３を形成するように行なわれる。このとき、酸化シリコン膜からなる表面保護膜ＰＡＳ１のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスによって行なわれる。
【０１１６】
続いて、図３９に示すように、パッド形成領域では、開口部ＯＰ１から露出する反射防止膜ＡＲをエッチングすることにより除去する。同様に、ガードリング形成領域においても、開口部ＯＰ３から露出する反射防止膜ＡＲをエッチングすることにより除去する。窒化チタン膜からなる反射防止膜ＡＲのエッチングは、Ｃｌ２、Ａｒを含むエッチングガスによって行なわれる。なお、反射防止膜ＡＲである窒化チタン膜を除去した後に露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。
【０１１７】
次に、図４０に示すように、パッド形成領域に開口部ＯＰ１を形成し、かつ、ガードリング形成領域に開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２を形成する。この表面保護膜ＰＡＳ２は開口部ＯＰ１と開口部ＯＰ３を埋め込むように形成される。表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されており、例えば、プラズマＣＶＤ法により形成することができる。この表面保護膜ＰＡＳ２も表面保護膜ＰＡＳ１と同様に、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。
【０１１８】
その後、図４１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パッド形成領域に形成されている表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する。一方、ガードリング形成領域に形成されている表面保護膜ＰＡＳ２には開口部を形成しない。このとき、パッド形成領域において、表面保護膜ＰＡＳ２に形成される開口部ＯＰ２の大きさ（径）は、表面保護膜ＰＡＳ１に形成される開口部ＯＰ１の大きさ（径）よりも小さく、かつ、開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成される。この結果、パッド形成領域において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲは、表面保護膜ＰＡＳ２で覆われることになる。表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、このアルミニウム膜ＡＬが露出した領域がパッドＰＤとなる。なお、開口部ＯＰ２を形成する表面保護膜ＰＡＳ２のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスを使用して行なわれる。
【０１１９】
一方、ガードリング形成領域では、開口部ＯＰ３を埋め込んだ表面保護膜ＰＡＳ２をそのまま残存させる。これにより、ガードリング形成領域では、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１には開口部ＯＰ３が形成されているのに対し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部が形成されておらず、ガードリングＴＧＲが表面保護膜ＰＡＳ２で覆われている。このため、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２からの不純物の浸入を充分に阻止できる。例えば、不純物の浸入経路として、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面が考えられるが、本実施の形態４によれば、表面保護膜ＰＡＳ１には、ガードリングＴＧＲ上で開口部ＯＰ３が形成されているので、表面保護膜ＰＡＳ１は分断されている。そして、この開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２が形成されていることになるが、開口部ＯＰ３が存在するため、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面は、開口部ＯＰ３によって分断されることになる。このことは、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面を介する不純物の浸入経路が分断されていることを意味している。したがって、本実施の形態４では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を通って不純物が浸入することを抑制できるのである。以上のようにして、パッド形成領域にパッドＰＤを形成し、ガードリング形成領域にガードリング構造を形成することができる。その後の工程は、前記実施の形態１と同様である。このようにして、本実施の形態４における半導体装置を製造することができる。
【０１２０】
本実施の形態４では、パッド形成領域に形成される表面保護膜ＰＡＳ１に開口部ＯＰ１を形成する工程と、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する工程との２工程が存在する。このように表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２を加工する２工程が存在することから、図３５に示すように、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１に開口部ＯＰ３を形成し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部を形成せずにガードリングＴＧＲを表面保護膜ＰＡＳ２で覆うように構成できる。
【０１２１】
例えば、図１に示す従来構造のように、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを一緒に加工して開口部ＯＰ１を形成する場合、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを加工する工程は１つである。この場合、ガードリング形成領域で開口部を形成しないとすると、ガードリングＴＧＲを覆うように表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２が形成されていることになる。そして、表面保護膜ＰＡＳ１には開口部が形成されていないことから、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面はガードリングＴＧＲ上で分断されることはない。したがって、この構造では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面を介して不純物が半導体チップの内側領域に浸入するおそれが高くなる。だからといって、ガードリング形成領域においても、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを貫通する開口部を形成すると、この開口部から内部に不純物が浸入しやすくなってしまう。
【０１２２】
これに対し、本実施の形態４では、パッド形成領域に形成される表面保護膜ＰＡＳ１に開口部ＯＰ１を形成する工程と、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する工程との２工程が存在する。このことを利用して、本実施の形態４では、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１に開口部ＯＰ３を形成し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部を形成せずにガードリングＴＧＲを表面保護膜ＰＡＳ２で覆うように構成できる。このため、本実施の形態４によれば、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面がガードリングＴＧＲ上で分断されるので、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を介した不純物の浸入を効果的に抑制することができるのである。
【０１２３】
なお、本実施の形態４に開示した技術を、前記実施の形態１〜３と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１２４】
（実施の形態５）
図４２は、実施の形態５の半導体装置を示す断面図である。本実施の形態５では、ガードリング形成領域の反射防止膜ＡＲと表面保護膜ＰＡＳ１を除去せずに残しており、表面保護膜ＰＡＳ１に開口部ＯＰ３を形成していない。そして、表面保護膜ＰＡＳ２については、ガードリングＴＧＲ上に開口部ＯＰ４が形成されている構造になっている。
【０１２５】
通常の製造工程では、ダイシング工程おいて半導体ウェハを複数の半導体チップＣＨＰに個別化する。その際に、窒化シリコン膜からなる表面保護膜ＰＡＳ２をダイシングすると、表面保護膜ＰＡＳ２に応力が発生し、内部回路領域ＩＣＡ上の表面保護膜ＰＡＳ２にクラックが発生してしまうような不具合が生じる恐れがある。従って、表面保護膜ＰＡＳ２に開口部ＯＰ４を設けておくことにより、半導体チップＣＨＰの端部からの応力を、内部回路領域ＩＣＡ上に伝達できないようにすることができる。なお、この開口部ＯＰ４は、ガードリングＴＧＲ上に形成されていることから、内部回路領域ＩＣＡの全体を囲むように形成されている。
【０１２６】
ここで、反射防止膜ＡＲと表面保護膜ＰＡＳ１には開口部ＯＰ３を形成していないが、このようにすることで、ガードリングＴＧＲ上の反射防止膜ＡＲ（窒化チタン膜）が酸化されることを防ぐことができる。すなわち、ガードリングＴＧＲ上の全体に表面保護膜ＰＡＳ１を形成しておくことが望ましい。
【０１２７】
次に、本実施の形態５における半導体装置の製造方法について説明する。図３６〜図３７までの製造工程は、前記実施の形態４と同様である。そして、図３８〜図３９の工程で、反射防止膜ＡＲと表面保護膜ＰＡＳ１をエッチングせずに残しておく。その後、図４０のように表面保護膜ＰＡＳ２を形成し、図４１で開口部ＯＰ２を形成する工程と同工程で、開口部ＯＰ４を形成することができる。
【０１２８】
なお、本実施の形態５の図４２で説明した技術を、前記実施の形態１〜３と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１２９】
次に、図４３は、本実施の形態５の変形例である半導体装置を示した断面図である。この変形例では、ガードリング形成領域の構造は前述の実施の形態４と同様であり、ガードリング形成領域と、半導体チップＣＨＰの端部との間の表面保護膜ＰＡＳ２の構造を、図４３で示したような構造としている。すなわち、図４３に示すように、ガードリング形成領域と、半導体チップＣＨＰの端部（ダイシングライン）との間では、表面保護膜ＰＡＳ１が形成されており、その上の表面保護膜ＰＡＳ２には開口部ＯＰ４が形成されている。このような構造とすることで、ガードリング形成領域にて、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を介した不純物の浸入を効果的に抑制することができるとともに、ダイシング工程における表面保護膜ＰＡＳ２のクラックの発生を防止することができる。この変形例における半導体装置の製造方法は、上述した図４２の場合の製造工程と同様の方法で行うことができる。
【０１３０】
なお、この変形例では、表面保護膜ＰＡＳ１の下にはガードリングＴＧＲ等の配線構造が無いため、表面保護膜ＰＡＳ１にも開口部ＯＰ３を形成してもよい。その場合、表面保護膜ＰＡＳ２の開口部ＯＰ４の位置は、表面保護膜ＰＡＳ１の開口部ＯＰ３の内側でも構わないし、外側でも構わない。また、その場合の製造方法を以下に示す。図３６〜図３７までの製造工程は、前記実施の形態４と同様である。そして、図３８〜図３９の工程で、表面保護膜ＰＡＳ１をエッチングして、開口部ＯＰ３を形成する。その後、図４０のように表面保護膜ＰＡＳ２を形成し、図４１で開口部ＯＰ２を形成する工程と同工程で、開口部ＯＰ４を形成することができる。
【０１３１】
また、変形例である図４３で説明した技術を、前述の実施の形態１〜４と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１３２】
（実施の形態６）
本実施の形態６では、パッドＰＤの表面領域のうちプローブを接触させるプローブ接触領域に形成されている開口部と、ワイヤを接続するワイヤ接続領域に形成されている開口部の大きさを相違させる例について説明する。
【０１３３】
図６は、前記実施の形態１で説明したパッドＰＤの表面領域の一例を示す図である。図６に示すように、パッドＰＤの表面領域には、電気的特性検査においてプローブ（探針）を接触させるプローブ接触領域ＰＲＯと、ワイヤボンディング工程において、ワイヤを接続するワイヤ接続領域ＰＤＲが存在する。このようなパッドＰＤに対して、前記実施の形態１〜４に示すような開口部ＯＰ１と開口部ＯＰ２を形成する（図８、図２６または図２９参照）。このとき、プローブ接触領域ＰＲＯにおいて露出する開口部ＯＰ２の大きさ（径）と、ワイヤ接続領域ＰＤＲにおいて露出する開口部ＯＰ２の大きさ（径）とは同じサイズとなっている。
【０１３４】
ここで、本発明者が検討した結果、例えば、前記実施の形態３で説明したように、図２９における最上層配線ＴＷＬの端部から開口部ＯＰ２の側面までの距離Ｘ（最上層配線ＴＷＬの領域のうち表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２で覆われている領域の長さ）と、ワイヤＷの一部が表面保護膜ＰＡＳ１上に乗り上げた場合に発生するクラックとの間に相関関係があることを新規に見出した。具体的には、距離Ｘが長ければ長いほど、クラックの発生が抑制される傾向があることを見出したのである。
【０１３５】
そこで、この知見に基づき、本発明者はパッドＰＤの構成に工夫を施した。以下に、この工夫を施した本実施の形態６におけるパッドＰＤの構成について説明する。なお、本実施の形態６で説明する技術は、前記実施の形態３で説明した構造（図２９）に限られるものではなく、他の実施の形態（例えば、図８または図２６）においても適用可能である。
【０１３６】
図４４は、本実施の形態６におけるパッドＰＤの表面領域を示す図である。図４４において、パッドＰＤの表面領域には、図６と同様に、プローブ接触領域ＰＲＯとワイヤ接続領域ＰＤＲが存在する。そして、本実施の形態６の特徴は、プローブ接触領域ＰＲＯにおいて露出する開口部ＯＰ２の大きさ（径）よりも、ワイヤ接続領域ＰＤＲにおいて露出する開口部ＯＰ２の大きさ（径）を小さくすることにある。つまり、本実施の形態６では、プローブ接触領域ＰＲＯの露出面積よりもワイヤ接続領域ＰＤＲの露出面積を小さくすることに特徴がある。
【０１３７】
これにより、ワイヤ接続領域ＰＤＲでは、図２９に示す距離Ｘが大きくなる。言い換えれば、ワイヤ接続領域ＰＤＲにおける開口部ＯＰ１から開口部ＯＰ２の長さが、プローブ接触領域ＰＲＯにおける開口部ＯＰ１から開口部ＯＰ２の長さよりも大きくなるようにしている。すなわち、ワイヤ接続領域ＰＤＲの表面保護膜ＰＡＳ２がアルミニウム膜ＡＬに接している面積は、プローブ接触領域ＰＲＯの表面保護膜ＰＡＳ２がアルミニウム膜ＡＬに接している面積よりも大きい。この結果、ワイヤＷの一部がパッド接続領域ＰＤＲからはみ出して表面保護膜ＰＡＳ２上に乗り上げてもクラックの発生を抑制できるのである。
【０１３８】
ここで、ワイヤ接続領域ＰＤＲだけでなくプローブ接触領域ＰＲＯの露出面積も小さくすることが考えられる。しかし、プローブ接触領域ＰＲＯは、信頼性の高い電気的特性検査を実施するために、しっかりプローブをパッドＰＤに接触させる必要がある。つまり、プローブ接触領域ＰＲＯの露出面積を不必要に小さくすると、プローブの接触面積が小さくなり、信頼性の高い電気的特性検査を実施できなくなるおそれがある。このことから、本実施の形態６では、プローブ接触領域ＰＲＯの大きさを確保しながら、ワイヤ接続領域ＰＤＲの露出面積だけを小さくしている。これにより、プローブを使用した電気的特性検査の信頼性を確保するとともに、ワイヤＷの位置ずれによるクラックの発生を抑制できるという顕著な効果が得られるのである。
【０１３９】
本実施の形態６における半導体装置は上記のように構成されており、その製造方法は、前記実施の形態１〜５における半導体装置の製造方法とほぼ同様である。異なる点は、開口部ＯＰ１と開口部ＯＰ２のパターニングを多少変更して、パッドＰＤ内のプローブ接触領域ＰＲＯの露出面積よりも、パッドＰＤ内のワイヤ接続領域ＰＤＲの露出面積を小さくするように加工する点である。このようにして、本実施の形態６における半導体装置を製造することができる。
【０１４０】
（実施の形態７）
本実施の形態は、反射防止膜ＡＲ（窒化チタン膜）の表面に、反射防止絶縁膜ＡＲＩが形成されている点が、前記実施の形態１〜６と相違する。以下に、前記実施の形態１との違いを比較して説明する。
【０１４１】
図４５は、本実施の形態７の半導体装置を示している。反射防止絶縁膜ＡＲＩは、例えば酸窒化シリコン膜（ＳｉＯＮ）からなり、反射防止膜ＡＲと同様に、レジストマスク形成時の反射防止機能を備えている。
【０１４２】
このような反射防止絶縁膜ＡＲＩは、例えば、反射防止膜ＡＲである窒化チタン膜を３０ｎｍ以下のように薄く形成した場合に効果がある。窒化チタン膜ＡＲを薄くすると、水分と化学反応を起こして酸化チタン膜ＴＯＸが形成された場合でも、その体積の膨張が少なくて済むというメリットがある。しかし、反射防止膜ＡＲを薄くすると、その上にレジスト材料を塗布した際に、その材料が透過して下地のアルミニウム膜ＡＬの表面が変質する恐れがある。このため、反射防止の機能を有するとともに、レジスト材料の透過を防ぐ機能を有する膜として反射防止絶縁膜ＡＲＩを形成している。これにより、半導体装置の信頼性を更に向上させることができる。なお、反射防止絶縁膜ＡＲＩの膜厚は、例えば、３０〜５０ｎｍ程度であり、反射防止膜ＡＲの膜厚よりも厚く形成することが望ましい。
【０１４３】
また、反射防止膜ＡＲを形成せずに、反射防止絶縁膜ＡＲＩのみを形成してもよい。その場合、酸化チタン膜ＴＯＸが形成されなくなるという効果がある。
【０１４４】
また、本実施の形態７では、反射防止絶縁膜ＡＲＩの材料として、酸窒化シリコン膜を例示したが、上記の機能を有するものであれば、例えば炭窒化シリコン膜（ＳｉＣＮ）のような他の材料で形成することも可能である。
【０１４５】
なお、反射防止絶縁膜ＡＲＩは、図１０で反射防止膜ＡＲを形成する際に、その上に形成することができる。その後、図１４のように開口部ＯＰ１から露出する反射防止絶縁膜ＡＲＩと反射防止膜ＡＲを除去する。その後の工程は、前記実施の形態１と同様なので、説明を省略する。
【０１４６】
本実施の形態７に開示した技術は、前記実施の形態１〜６と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１４７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。なお、前記実施の形態１〜７を組み合わせてもよい。
【０１４８】
例えば、本実施の形態１〜７では、パッドＰＤにワイヤを接続する例を開示したが、金や半田からなるバンプ電極を形成することもできる。その場合、ワイヤ接続領域ＰＤＲにバンプ電極が形成される。また、バンプ電極を使用するパッケージ形態は、内部回路領域ＩＣＡとの抵抗遅延を考慮して、ワイヤ接続領域ＰＤＲが内部回路領域ＩＣＡに近いほうが望ましい。すなわち、バンプ電極で形成する場合には、図６および図４４で示したワイヤ接続領域ＰＤＲとプローブ接触領域ＰＲＯの位置が逆になる。
【０１４９】
また、表面保護膜ＰＡＳ２として窒化シリコン膜を開示したが、他の材料として、酸窒化シリコン膜で形成しても良い。
【０１５０】
また、本実施の形態１〜７に開示された発明は、ハロゲンフリーの部材を使用しない場合であっても、その効果を奏することは勿論である。
【産業上の利用可能性】
【０１５１】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【符号の説明】
【０１５２】
１Ｓ 半導体基板
ＡＬ アルミニウム膜
ＡＲ 反射防止膜
ＡＲＩ 反射防止絶縁膜
ＣＨＰ 半導体チップ
ＣＫ クラック
Ｄ ダイサー
ＧＤ グラインダ
ＧＲ ガードリング
ＧＲ１ ガードリング
ＧＲ２ ガードリング
ＧＲ３ ガードリング
ＧＲ４ ガードリング
ＨＤＰ 表面保護膜
ＩＣＡ 内部回路領域
ＩＬ１ 層間絶縁膜
ＩＬ２ 層間絶縁膜
ＩＬＡ 層間絶縁膜
ＩＬＢ 層間絶縁膜
ＩＬＣ 層間絶縁膜
ＭＲ 樹脂
ＯＰ１ 開口部
ＯＰ２ 開口部
ＰＡＳ１ 表面保護膜
ＰＡＳ２ 表面保護膜
ＰＤ パッド
ＰＤＲ パッド接続領域
ＰＬＧ１ プラグ
ＰＬＧ２ プラグ
ＰＲＯ プローブ接触領域
ＳＢ 半田ボール
ＴＥ 端子
ＴＧＲ ガードリング
ＴＮ 窒化チタン膜
ＴＯＸ 酸化チタン膜
ＴＷＬ 最上層配線
Ｖｄｄ 電源配線
Ｖｓｓ 基準電源配線
Ｗ ワイヤ
ＷＢ 配線基板
ＷＤ 溝
ＷＦ 半導体ウェハ
ＷＬ 配線
Ｘ 距離
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、パッドを有する半導体装置およびその製造技術に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００７−１０３５９３号公報（特許文献１）には、異種の金属膜からなる積層膜に対するボンディングパッドの保護膜の開口を保護膜の減損を生じることなく形成し、かつ、ダイシング工程などの水溶液に浸される工程において、金属膜の溶解を回避することができる技術が記載されている。具体的には、アルミニウム膜と、アルミニウム膜上に堆積されたＴｉ膜やＴｉＮ膜などの反射防止膜を含む導体膜上に、保護膜が形成されている。そして、この保護膜には、下層の反射防止膜を除去してアルミニウム膜を露出する保護膜開口部が形成されている。このとき、保護膜の除去領域が、反射防止膜の除去領域の内側となるように、反射防止膜を除去するエッチング工程が、保護膜の堆積前に行なわれるとしている。
【０００３】
特開２００６−３０３４５２号公報（特許文献２）には、アルミニウムを含む配線層からなるボンディングパッドを備える半導体装置の製造方法において、歩留まりを向上する技術が記載されている。具体的には、半導体基板上に、アルミニウム膜からなる最上層配線とこの最上層配線上に反射防止膜とを形成する。そして、この反射防止膜の一部をエッチングして除去する。その後、反射防止膜および反射防止膜が形成されていない最上層配線の一部上を覆い、かつ、最上層配線の他の一部を露出するような開口部を有するパッシベーション膜を形成する。さらに、半導体基板を複数の半導体チップに分離する。このような工程を経ることにより、開口部内で反射防止膜が露出しなくなり、最上層配線と反射防止膜との電池反応による最上層配線の溶出を抑制することができるとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０３５９３号公報
【特許文献２】特開２００６−３０３４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップでは、半導体基板上にＭＩＳＦＥＴなどの半導体素子を形成し、半導体素子の上層に配線層を形成する。そして、配線層の最上層にボンディングパッド（パッドという）を形成することが行なわれる。このように構成されている半導体チップは、例えば、配線基板上に搭載され、配線基板に形成されている端子と半導体チップに形成されているパッドとは、例えば、金線よりなるボンディングワイヤで接続される。そして、配線基板上に搭載された半導体チップは、樹脂部材（レジン）で封止される。
【０００６】
半導体チップでは、最上層の配線層を覆うように表面保護膜（パッシベーション膜）を形成し、この表面保護膜の一部に開口部を形成することにより、開口部から露出するパッドを形成している。パッドは、例えば、アルミニウム膜と反射防止膜からなる積層膜から構成されており、開口部から露出する反射防止膜は、パッドとボンディングワイヤとの接続抵抗を低下させるために除去されている。したがって、表面保護膜の開口部から露出するパッドの表面はアルミニウム膜が露出している一方、表面保護膜に覆われているパッドの一部上には反射防止膜が形成されている。このことは、表面保護膜に形成された開口部の底面では反射防止膜が除去されているが、開口部の側面には反射防止膜が露出していることになる。
【０００７】
このように構成されているパッドを覆うように樹脂部材（レジン）が形成されており、パッドを含む半導体チップ内に水分などが浸入しないようになっている。ところが、近年この樹脂部材（レジン）として環境保護の観点からハロゲンフリー部材が使用されるようになってきている。具体的には、電気・電子機器の廃棄物の収集と回収を規定し、さらに、分別回収された廃棄物から除外すべき物質に臭素系難燃剤を含有するプラスチックがＷＥＥＥ（Waste Electrical and Electronic Equipment）指令によって規定されている。このため、半導体チップを封止するパッケージ材料である樹脂部材（レジン）に対して、ハロゲンフリー部材を使用する要求が拡大している。このように半導体チップを封止するパッケージ材料をハロゲンフリー部材に変更した結果、顕在化していなかった新規な課題が存在することを本発明者は見出した。つまり、半導体チップを樹脂封止した後、製品として組み立て工程を実施することより、製品である半導体装置が完成する。その後、高温（８５℃〜１３０℃）、高湿（８５％）の環境下で半導体装置に電圧を印加する電圧印加試験が半導体装置の信頼性を確保するために行なわれる。
【０００８】
このとき、半導体チップを封止する樹脂部材（レジン）にハロゲンフリー部材を使用すると、半導体チップの不良が顕在化したのである。具体的に、パッドは、アルミニウム膜と反射防止膜である窒化チタン膜（ＴｉＮ膜）の積層膜から構成され、表面保護膜に形成された開口部の底面では窒化チタン膜が除去されてアルミニウム膜が露出している。一方、表面保護膜で覆われている領域ではアルミニウム膜と窒化チタン膜の積層膜が形成されている。したがって、表面保護膜に形成された開口部の側面には反射防止膜である窒化チタン膜が露出することになる。
【０００９】
このように構成されているパッドは樹脂部材（レジン）で封止されているが、高温・高湿環境下での電圧印加試験において、樹脂部材（レジン）を通って水分がパッド上の開口部に浸入する。すると、開口部の側面に露出している窒化チタン膜が浸入した水分と化学反応を起こし酸化チタン膜が形成される。この酸化チタン膜は、窒化チタン膜よりも体積が大きくなるので、開口部の側面に露出している反射防止膜は体積膨張する。この反射防止膜の体積膨張が大きくなると、反射防止膜上に形成されている表面保護膜に過大な応力が印加され、この応力が大きくなり臨界点を超えると表面保護膜にクラックが発生する。表面保護膜にクラックが発生すると、このクラックから大量の水分が表面保護膜の下層に形成されているアルミニウム膜に達し、アルミニウム膜が腐食する問題点が発生する。このような現象が生じると、半導体装置の信頼性が低下し、さらには、半導体チップの不良となる問題点が発生する。
【００１０】
以上のようなメカニズムによるクラックの発生は、ハロゲンフリー部材を使用していない従来の樹脂部材（レジン）で半導体チップを封止する場合は顕在化していなかった。ところが、ハロゲンフリー部材を使用した樹脂部材（レジン）で半導体チップを封止し、この構成のもと、高温・高湿条件下で電圧印加試験を行なうと、上述したメカニズムによって表面保護膜にクラックが発生する現象が顕在化することを本発明者は新たに見出したのである。
【００１１】
本発明の目的は、半導体チップを封止する樹脂部材（レジン）にハロゲンフリー部材を使用する場合であっても、表面保護膜にクラックが発生することを抑制し、半導体装置の信頼性を向上できる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
代表的な実施の形態による半導体装置の一例は、（ａ）半導体基板の上層に形成されたパッドと、（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜と、（ｄ）前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材とを備える。そして、前記パッドは、（ａ１）第１導体膜と、（ａ２）前記第１導体膜上に形成された反射防止膜とを有する。このとき、前記第１開口部の内部領域に前記第２開口部が内包されており、前記第１開口部の内部領域では前記反射防止膜が除去されている。さらに、前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とするものである。
【００１５】
また、他の代表的な半導体装置の一例として、半導体基板は配線形成領域とガードリング形成領域を有している。前記配線形成領域には、（ａ１）前記半導体基板の上層に形成された第１パッドと、（ｂ１）前記第１パッド上に第１開口部が形成された第１表面保護膜と、（ｃ１）前記第１パッド上に第２開口部が形成され、前記第１パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とが形成されている。また、前記第１パッドは、（ａ１１）第１導体膜と、（ａ１２）前記第１導体膜上に形成された反射防止膜とを有している。また、前記第１開口部の内部領域に前記第２開口部が内包されている。また、前記第１開口部の内部領域では前記反射防止膜が除去されている。また、前記ガードリング形成領域には、（ａ２）前記半導体基板の上層に形成された第２パッドと、（ｂ２）前記第２パッド上に第３開口部が形成された前記第１表面保護膜と、（ｃ２）前記第３開口部を埋め込み、前記第２パッドおよび前記第１表面保護膜上に形成された前記第２表面保護膜とが形成されている。また、前記第２パッドは、（ａ２１）前記第１導体膜と、（ａ２２）前記第１導体膜上に形成された前記反射防止膜とを有している。また、前記第３開口部の内部領域では前記反射防止膜が除去されていることを特徴とするものである。
【００１６】
また、他の代表的な半導体装置の一例として、（ａ）半導体基板の上層に形成されたパッドと、（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とを備えている。また、前記パッドは、（ａ１）第１導体膜と、（ａ２）前記第１導体膜上に形成された反射防止膜とを有している。また、前記第１開口部の内部領域に前記第２開口部が内包されており、前記第１開口部の内部領域では前記反射防止膜が除去されている。また、前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在している。また、前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成されている。また、前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とするものである。
【００１７】
また、代表的な実施の形態による半導体装置の製造方法の一例は、（ａ）半導体基板の上層に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程とを備える。そして、（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程とを備える。さらに、（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程とを備える。続いて、（ｉ）前記第２開口部を形成した前記第２表面保護膜を覆うように樹脂部材を形成する工程とを備える。ここで、前記（ｉ）工程で形成される前記樹脂部材は、ハロゲンフリー部材であることを特徴とするものである。
【００１８】
また、他の代表的な半導体装置の製造方法の一例は、（ａ）半導体基板の上層に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程と、（ｉ）前記第２開口部から露出する前記パッドの表面をエッチングする工程とを備えることを特徴とするものである。
【００１９】
また、他の代表的な半導体装置の製造方法の一例は、（ａ）配線を形成する配線形成領域と、ガードリングを形成するガードリング形成領域とを有する半導体基板の領域に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることにより、前記配線形成領域に第１パッドを形成し、前記ガードリング形成領域に第２パッドを形成する工程と、（ｄ）前記第１パッドおよび前記第２パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記第１パッドの一部を露出する第１開口部と、前記第２パッドの一部を露出する第３開口部を、前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜と、前記第３開口部から露出する前記反射防止膜とを除去する工程と、（ｇ）前記第１開口部内および前記第３開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記第１パッドを露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成するとともに、前記第３開口部には前記第２表面保護膜を埋め込んだままとする工程とを備えることを特徴とするものである。
【００２０】
また、他の代表的な半導体装置の製造方法の一例は、（ａ）半導体基板の上層に第１導体膜を形成する工程と、（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程とを備えている。また、前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在している。また、前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成されている。前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とするものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００２３】
【図１】従来の半導体チップに形成されたパッドを含む領域を図示する断面図である。
【図２】パッド形成領域近傍を示す断面図であり、従来技術の課題を説明するための図である。
【図３】パッド形成領域近傍を示す断面図であり、従来技術の課題を説明するための図である。
【図４】パッド形成領域近傍を示す断面図であり、従来技術の課題を説明するための図である。
【図５】実施の形態１における半導体チップのレイアウト構成を示す図である。
【図６】実施の形態１におけるパッドの構成を示す図である。
【図７】実施の形態１における半導体装置を示す断面図である。
【図８】実施の形態１における半導体チップに形成されたパッド形成領域近傍を示す断面図である。
【図９】実施の形態１における半導体装置の製造工程を示す断面図である。
【図１０】図９に続く半導体装置の製造工程を示す断面図である。
【図１１】図１０に続く半導体装置の製造工程を示す断面図である。
【図１２】図１１に続く半導体装置の製造工程を示す断面図である。
【図１３】図１２に続く半導体装置の製造工程を示す断面図である。
【図１４】図１３に続く半導体装置の製造工程を示す断面図である。
【図１５】図１４に続く半導体装置の製造工程を示す断面図である。
【図１６】図１５に続く半導体装置の製造工程を示す断面図である。
【図１７】図１６に続く半導体装置の製造工程を示す斜視図である。
【図１８】図１７に続く半導体装置の製造工程を示す斜視図である。
【図１９】図１８に続く半導体装置の製造工程を示す断面図である。
【図２０】図１９に続く半導体装置の製造工程を示す断面図である。
【図２１】図２０に続く半導体装置の製造工程を示す断面図である。
【図２２】図２１において、パッド形成領域近傍を示す断面図である。
【図２３】図２１に続く半導体装置の製造工程を示す断面図である。
【図２４】図２３に続く半導体装置の製造工程を示す断面図である。
【図２５】図２４に続く半導体装置の製造工程を示す断面図である。
【図２６】実施の形態２における半導体装置を示す断面図である。
【図２７】実施の形態２における半導体装置の製造工程を示す断面図である。
【図２８】従来技術の課題を説明する図である。
【図２９】実施の形態３における半導体装置の有用点を説明する図である。
【図３０】実施の形態３における半導体装置の製造工程を示す断面図である。
【図３１】図３０に続く半導体装置の製造工程を示す断面図である。
【図３２】図３１に続く半導体装置の製造工程を示す断面図である。
【図３３】図３２に続く半導体装置の製造工程を示す断面図である。
【図３４】実施の形態４における半導体チップのレイアウト構成を示す図である。
【図３５】図３４のＢ−Ｂ線で切断した断面図である。
【図３６】実施の形態４における半導体装置の製造工程を示す断面図である。
【図３７】図３６に続く半導体装置の製造工程を示す断面図である。
【図３８】図３７に続く半導体装置の製造工程を示す断面図である。
【図３９】図３８に続く半導体装置の製造工程を示す断面図である。
【図４０】図３９に続く半導体装置の製造工程を示す断面図である。
【図４１】図４０に続く半導体装置の製造工程を示す断面図である。
【図４２】実施の形態５における半導体装置を示す断面図である。
【図４３】実施の形態５の変形例における半導体装置を示す断面図である。
【図４４】実施の形態６におけるパッドの構成を示す図である。
【図４５】実施の形態７における半導体装置を示す断面図である。
【発明を実施するための形態】
【００２４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２５】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００２６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２７】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２８】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００２９】
（実施の形態１）
本実施の形態１における半導体装置を説明する前に、本発明者が見出した新規な課題について図面を参照しながら説明する。
【００３０】
図１は、従来の半導体チップに形成されたパッドを含む領域を図示する断面図である。図１において、図示しない半導体基板には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成され、このＭＩＳＦＥＴ上に多層配線が形成されている。図１では、多層配線の最上層付近を図示している。図１において、層間絶縁膜ＩＬ１にはプラグＰＬＧ１が形成されており、プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上に配線ＷＬが形成されている。この配線ＷＬはプラグＰＬＧ１と電気的に接続されている。そして、配線ＷＬを形成した層間絶縁膜ＩＬ１上には層間絶縁膜ＩＬ２が形成されており、この層間絶縁膜ＩＬ２にプラグＰＬＧ２が形成されている。このプラグＰＬＧ２は、配線ＷＬと電気的に接続されている。続いて、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上に最上層配線ＴＷＬが形成されている。この最上層配線ＴＷＬは、プラグＰＬＧ２と電気的に接続されており、例えば、窒化チタン膜ＴＮとアルミニウム膜ＡＬと反射防止膜ＡＲからなる積層膜から構成されている。このとき、反射防止膜ＡＲは、例えば、窒化チタン膜から構成されている。
【００３１】
このように構成された最上層配線ＴＷＬ上には、例えば、酸化シリコン膜からなる表面保護膜ＰＡＳ１と、例えば、窒化シリコン膜からなる表面保護膜ＰＡＳ２が形成されている。そして、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを貫通して最上層配線ＴＷＬに達する開口部ＯＰ１が形成されている。開口部ＯＰ１では、最上層配線ＴＷＬの構成要素である反射防止膜ＡＲが除去されている。つまり、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２に形成された開口部ＯＰ１の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出することになる。最上層配線ＴＷＬのうち、アルミニウム膜ＡＬが露出した開口部ＯＰ１の底部がパッドＰＤとなる。
【００３２】
パッドＰＤには、例えば、金線からなるワイヤＷが接続されており、このパッドＰＤとワイヤＷとの接触抵抗を下げるために、パッドＰＤ形成領域では、最上層配線ＴＷＬの反射防止膜ＡＲが除去されているのである。ワイヤＷを接続したパッドＰＤを含む開口部ＯＰ１内と表面保護膜ＰＡＳ２の表面を覆うように樹脂ＭＲが形成されている。
【００３３】
以上のように構成されている半導体装置において、製品が完成した後、高温（８５℃〜１３０℃）、高湿（８５％）の環境下で半導体装置に電圧を印加する電圧印加試験が半導体装置の信頼性を確保するために行なわれる。このとき、図１に示す構造の従来型の半導体装置で課題が存在することが明らかとなった。
【００３４】
この課題について説明する。図２は、パッドＰＤ形成領域近傍を示す断面図である。図２において、最上層配線ＴＷＬのうち開口部ＯＰ１の底部に露出する領域がパッドＰＤとなっている。このパッドＰＤでは、反射防止膜ＡＲが除去され、反射防止膜ＡＲの下層に形成されているアルミニウム膜ＡＬが露出している。一方、開口部ＯＰ１の外側には表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２が最上層配線ＴＷＬの表面を覆っている。この覆われている領域では、反射防止膜ＡＲが除去されずに残存している。すなわち、反射防止膜ＡＲは、開口部ＯＰ１の外部では表面保護膜ＰＡＳ１の下層に残存しているのに対し、開口部ＯＰ１の底部が露出する開口部ＯＰ１の内部では、除去されている。したがって、開口部ＯＰ１の側面には、反射防止膜ＡＲの側面が露出することになる。この状態で、開口部ＯＰ１内を含む表面保護膜ＰＡＳ２上は樹脂ＭＲで覆われている。
【００３５】
このとき、半導体装置に対して、高温・高湿の環境下で電圧印加試験を行なうと、半導体装置の外部にある水分が樹脂ＭＲを介して半導体装置の内部に浸入してくる。特に、樹脂ＭＲで封止されている開口部ＯＰ１の内部は窪んでいるため、樹脂ＭＲを介して浸入してきた水分が開口部ＯＰ１の角部に溜まりやすくなっている。開口部ＯＰ１の角部に水分が溜まると、この開口部ＯＰ１の側面に露出している反射防止膜ＡＲと水分とが直接接触することになる。反射防止膜ＡＲは、例えば、窒化チタン膜から構成されているので、図３に示すように、開口部ＯＰ１の側面に露出している窒化チタン膜が浸入した水分と化学反応を起こし酸化チタン膜ＴＯＸが形成される。この酸化チタン膜ＴＯＸは、窒化チタン膜よりも体積が大きくなるので、開口部ＯＰ１の側面に露出している反射防止膜ＡＲは体積膨張する（微小なクラックＣＫの発生）。さらに、図４に示すように、窒化チタン膜から酸化チタン膜への化学反応が進むと、この反射防止膜ＡＲの体積膨張が大きくなる。すると、反射防止膜ＡＲ上に形成されている表面保護膜に過大な応力が印加され、この応力が大きくなり臨界点を超えると表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２にわたって大きなクラックＣＫが発生する。
【００３６】
このように表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２にクラックＣＫが発生すると、本来表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２で覆われている最上層配線ＴＷＬにも水分が浸入する。このため、最上層配線ＴＷＬを構成するアルミニウム膜ＡＬの腐食が進み、半導体チップの不良となる。また、反射防止膜ＡＲが表面保護膜ＰＡＳから剥がれてしまうといった不良も発生しやすくなる。
【００３７】
以上のようなメカニズムによって半導体チップの不良が発生すると考えられるが、樹脂ＭＲにハロゲンフリー部材を使用しない従来構造では、この問題は顕在化していなかった。ところが、本発明者は、樹脂ＭＲにハロゲンフリー部材を使用すると、上述したメカニズムによる半導体チップの不良が顕在化することを新たに見出した。つまり、樹脂ＭＲの材料をハロゲンフリー部材に変更すると、上述したメカニズムによる半導体チップの不良が起こりやすくなるのである。
【００３８】
近年、樹脂ＭＲ（レジン）として環境保護の観点からハロゲンフリー部材が使用されるようになってきている。具体的には、電気・電子機器の廃棄物の収集と回収を規定し、さらに、分別回収された廃棄物から除外すべき物質に臭素系難燃剤を含有するプラスチックがＷＥＥＥ指令によって規定されている。このため、半導体チップを封止するパッケージ材料である樹脂ＭＲ（レジン）に対して、ハロゲンフリー部材を使用する要求が拡大している。したがって、今後、半導体装置を封止する樹脂として、ハロゲンフリー部材からなる樹脂ＭＲを採用することが多くなると考えられる。樹脂ＭＲとしてハロゲンフリー部材が多用されるようになると、上述したメカニズムによる半導体チップの不良が無視できなくなることが予想される。
【００３９】
そこで、本実施の形態１では、半導体チップを封止する樹脂ＭＲにハロゲンフリー部材を使用する場合であっても、上述したメカニズムによる半導体チップの不良を低減できる技術的思想を提供するものである。具体的に、本実施の形態１では、樹脂ＭＲにハロゲンフリー部材を使用しても半導体チップの不良が増加しないように、パッドの構造に工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について図面を参照しながら説明する。
【００４０】
図５は、本実施の形態１における半導体チップＣＨＰの平面レイアウト構成を示す図である。図５において、半導体チップＣＨＰは四辺形状をしており、半導体チップＣＨＰの４辺に沿って複数のパッドＰＤが形成されている。半導体チップＣＨＰの内部には、内部回路領域ＩＣＡが配置されている。内部回路領域ＩＣＡは、複数のパッドＰＤから、Ｉ／Ｏ領域（図示せず）を介して、電源や信号を受け取っている。また、Ｉ／Ｏ領域は、内部回路領域ＩＣＡ内、または、パッドＰＤの下の領域に配置されている。また、内部回路領域ＩＣＡの周辺には、基準電源配線Ｖｓｓと電源配線Ｖｄｄが環状に配置されている。
【００４１】
図６は、図５におけるパッドＰＤの拡大図である。パッドＰＤは、開口部ＯＰ２によって、その表面が露出している。また、電気的特性検査においてプローブ（探針）を接触させるプローブ接触領域ＰＲＯと、ワイヤボンディング工程において、ワイヤを接続するワイヤ接続領域ＰＤＲが存在する。また、パッドＰＤは最上層配線で形成されており、内部回路領域ＩＣＡに向かって、同層の配線で電気的に接続されている。
【００４２】
図７は、本実施の形態１における半導体装置を示す断面図である。図７に示すように、本実施の形態１における半導体装置は、配線基板ＷＢ上に半導体チップＣＨＰが搭載されている。そして、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されている端子ＴＥとがワイヤＷで接続されている。配線基板ＷＢの表面（主面）に形成されている端子ＴＥは、配線基板ＷＢの裏面に形成されている半田ボールＳＢと電気的に接続されている。配線基板ＷＢの裏面に形成されている半田ボールＳＢは、外部接続端子として機能する部材であり、半田ボールＳＢと半導体チップＣＨＰに形成されているパッドＰＤとは、ワイヤＷおよび端子ＴＥを介して電気的に接続されていることになる。そして、半導体チップＣＨＰに形成されているパッドＰＤは、半導体チップＣＨＰの内部に形成されている多層配線を介して半導体基板上に形成されているＭＩＳＦＥＴなどの半導体素子と電気的に接続されている。このことから、半導体チップＣＨＰに形成されている集積回路はパッドＰＤと接続され、さらに、パッドＰＤは配線基板ＷＢに形成されている半田ボール（外部接続端子）と、ワイヤＷおよび端子ＴＥを介して接続されているので、結局、半導体チップＣＨＰに形成されている集積回路は、外部接続端子である半田ボールＳＢと接続されていることになる。このため、半導体チップＣＨＰに形成されている集積回路を外部接続端子に接続された外部機器から制御することが可能となる。
【００４３】
本実施の形態１では、配線基板ＷＢの材料をハロゲンフリー部材としている。このように配線基板ＷＢとしてハロゲンフリー部材を使用するのは、環境保護の観点を考慮したものである。ここで、配線基板ＷＢに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下である材料として定義される。
【００４４】
次に、半導体チップＣＨＰを搭載した配線基板ＷＢの主面側は、半導体チップＣＨＰを封止するように樹脂ＭＲが形成されている。この樹脂ＭＲは、外部からの衝撃や不純物の浸入から半導体チップＣＨＰを保護するために設けられるものである。この樹脂ＭＲを構成する材料も、近年の環境保護の重要性から、ハロゲンフリー部材が使用されている。このとき、樹脂ＭＲを構成するハロゲンフリー部材の定義と、配線基板ＷＢを構成するハロゲンフリー部材の定義とは材料の相違から多少異なる。配線基板ＷＢで使用するハロゲンフリー部材とは、上述したように、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下である材料である。これに対し、樹脂ＭＲに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、アンチモンの含有率が０．０９重量％以下である材料として定義される。いずれにしても、本実施の形態１における半導体装置では、配線基板ＷＢを構成する材料と、樹脂ＭＲを構成する材料とをハロゲンフリー部材から構成することにより、環境を汚染しない材料を使用していることになる。すなわち、本明細書で用いている配線基板ＷＢと樹脂ＭＲの材料は、前述のＷＥＥＥ指令によって規定されている材料である。
【００４５】
続いて、半導体チップＣＨＰのパッドＰＤ近傍の構造について図８を参照しながら説明する。図８は、半導体チップＣＨＰのパッドＰＤ近傍の構造を示す断面図であり、図６におけるＡ−Ａ断面に対応する断面図である。まず、半導体チップＣＨＰには、板状の半導体基板にＭＩＳＦＥＴ（ロジックＩＣやメモリを含む）などの半導体素子が形成されており、この半導体素子を形成した半導体基板上に層間絶縁膜を介して多層配線が形成されている。図８では、この多層配線のうち最上層配線とその１層下層の配線が図示されている。
【００４６】
図８において、層間絶縁膜ＩＬ１にはプラグＰＬＧ１が形成されている。この層間絶縁膜ＩＬ１は、例えば、酸化シリコン膜から形成され、プラグＰＬＧ１は、この層間絶縁膜ＩＬ１に形成されたコンタクトホールに導体膜を埋め込むことにより形成されている。具体的には、コンタクトホールの内壁に、例えば、チタン膜や窒化チタン膜などのバリア導体膜を形成し、このバリア導体膜上に、タングステン膜やアルミニウム膜などの金属膜を埋め込むことにより、プラグＰＬＧ１が形成されている。バリア導体膜とは、例えば、後の工程でコンタクトホールへ埋め込む膜の材料である金属膜がシリコン中へ拡散するのを防止する、いわゆるバリア性を有する膜のことである。このように構成されているプラグＰＬＧ１は、下層の配線を介して、半導体基板に形成されているＭＩＳＦＥＴなどの半導体素子と電気的に接続されている。
【００４７】
次に、プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上には配線ＷＬが形成されており、この配線ＷＬを覆うように層間絶縁膜ＩＬ２が形成されている。配線ＷＬは、例えば、チタン／窒化チタン膜と、アルミニウム膜と、チタン／窒化チタン膜との積層膜から形成されている。そして、層間絶縁膜ＩＬ２は、層間絶縁膜ＩＬ１と同様に、例えば、酸化シリコン膜から形成されている。層間絶縁膜ＩＬ２には、配線ＷＬに達するプラグＰＬＧ２が形成されており、このプラグＰＬＧ２は、プラグＰＬＧ１と同様に、バリア導体膜を介して金属膜をコンタクトホール（スルーホール）に埋め込むことにより形成されている。
【００４８】
なお、本実施の形態では、アルミニウム膜を主とする配線構造を例示しているが、これに限られるものではない。例えば、銅を主成分とするデュアルダマシン構造の配線構造を採用してもよい。その場合、最上層配線と同層のパッドＰＤのみアルミニウム配線構造であるが、それより下層の配線は全て銅を主成分とするデュアルダマシン構造の配線構造となる。デュアルダマシン構造の配線構造の場合は、層間絶縁膜ＩＬ１内に、配線溝と接続孔が形成される。その後、配線溝内と接続孔内に、銅を主成分とする導体膜をめっき法によって形成し、配線溝外部と接続孔外部の導体膜をＣＭＰ法等によって研磨する。これによって、配線溝内と接続孔内に、配線ＷＬとプラグＰＬＧ１とが一体化形成されたデュアルダマシン構造の配線構造を形成することができる。また、層間絶縁膜ＩＬ１と導体膜の間に、銅の拡散を防止する機能を有するバリアメタル膜を形成してもよい。バリアメタル膜は、例えば、窒化タンタル、タンタルまたはそれらの積層膜からなる。
【００４９】
続いて、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上には最上層配線ＴＷＬが形成されている。この最上層配線ＴＷＬは、プラグＰＬＧ２を介して配線ＷＬと電気的に接続されている。このとき、配線ＷＬは、プラグＰＬＧ１および下層配線を介して半導体素子と接続されていることから、最上層配線ＴＷＬは、半導体素子と電気的に接続されていることとなり、半導体素子と、最上層配線を含む多層配線とを電気的に接続することにより、半導体チップＣＨＰに集積回路が形成されている。
【００５０】
最上層配線ＴＷＬは、例えば、窒化チタン膜ＴＮと、この窒化チタン膜ＴＮ上に形成されたアルミニウム膜ＡＬと、このアルミニウム膜ＡＬ上に形成された反射防止膜ＡＲとの積層膜から形成されている。そして、この最上層配線ＴＷＬ上には、表面保護膜（パッシベーション膜）ＰＡＳ１が形成されており、この表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２が形成されている。表面保護膜ＰＡＳ１は、例えば、酸化シリコン膜から形成されており、表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されている。
【００５１】
次に、最上層配線ＴＷＬの一部を開口して形成されたパッドＰＤの構成について説明する。図８に示すように、最上層配線ＴＷＬ上に形成されている表面保護膜ＰＡＳ１に開口部ＯＰ１が形成されている。つまり、表面保護膜ＰＡＳ１を貫通して底部に最上層配線ＴＷＬを露出する開口部ＯＰ１が表面保護膜ＰＡＳ１に形成されている。この開口部ＯＰ１の底部に露出する反射防止膜ＡＲは除去されている。したがって、表面保護膜ＰＡＳ１に形成された開口部ＯＰ１の底部には、最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出していることになる。すなわち、開口部ＯＰ１の内部にある底面では、最上層配線ＴＷＬの一部を構成する反射防止膜ＡＲが除去され、アルミニウム膜ＡＬが露出している。一方、開口部ＯＰ１の外側では、表面保護膜ＰＡＳ１の下層に反射防止膜ＡＲが残存している。したがって、開口部ＯＰ１の内部と外部との境界である開口部ＯＰ１の側面には、反射防止膜ＡＲの側面が露出することになる。
【００５２】
続いて、表面保護膜ＰＡＳ１上には表面保護膜ＰＡＳ２が形成されており、この表面保護膜ＰＡＳ２には開口部ＯＰ２が形成されている。この開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成されている。つまり、開口部ＯＰ２の大きさは、開口部ＯＰ１の大きさよりも小さくなっており、開口部ＯＰ１の内部には、表面保護膜ＰＡＳ２の一部が形成されている。具体的には、表面保護膜ＰＡＳ１に形成された開口部ＯＰ１よりも、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の方が小さく、開口部ＯＰ２が開口部ＯＰ１に内包されていることから、開口部ＯＰ１の側面は表面保護膜ＰＡＳ２によって覆われることになる。そして、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には、最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、この開口部ＯＰ２の大きさで規定されるパッドＰＤが形成されている。すなわち、本実施の形態１では、表面保護膜ＰＡＳ１に形成された開口部ＯＰ１の径と、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の径が異なることから、径の小さい開口部ＯＰ２の底面だけが露出することになり、この開口部ＯＰ２の底部に露出した最上層配線ＴＷＬによりパッドＰＤが形成される。
【００５３】
パッドＰＤには、ワイヤＷが接続されており、ワイヤＷが接続されたパッドＰＤ上を含む表面保護膜ＰＡＳ２上は樹脂ＭＲによって封止されている。
【００５４】
ここで、本実施の形態１における特徴は、表面保護膜ＰＡＳ１に形成した開口部ＯＰ１の径と、表面保護膜ＰＡＳ２に形成した開口部ＯＰ２の径とを異なる径にした点にある。さらに、具体的な本実施の形態１の特徴は、開口部ＯＰ２の径を開口部ＯＰ１の径よりも小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成した点にある。これにより、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を、開口部ＯＰ２を形成している表面保護膜ＰＡＳ２で覆うことができる。つまり、開口部ＯＰ１に内包されるように開口部ＯＰ２を形成していることから、パッドＰＤは、開口部ＯＰ２により規定され、開口部ＯＰ１の側面は表面保護膜ＰＡＳ２で覆われることになる。この結果、反射防止膜ＡＲの側面を露出することなく、パッドＰＤを形成することができるのである。これにより、開口部ＯＰ１の側面に形成される反射防止膜ＡＲが露出することなく表面保護膜ＰＡＳ２に覆われていることになる。このことから、パッドＰＤが露出する開口部ＯＰ２の角部に水分が浸入しても、この浸入した水分が開口部ＯＰ１の側面に達せず、開口部ＯＰ１の側面に形成されている反射防止膜ＡＲと直接接触することはない。したがって、反射防止膜ＡＲである窒化チタン膜が水分と反応して酸化チタン膜になることを抑制することができる。このことは、反射防止膜ＡＲの体積膨張を抑制できることを意味し、反射防止膜ＡＲの体積膨張に起因したクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１との剥離を抑制することができる。
【００５５】
すなわち、本実施の形態１の特徴は、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成する点にあるが、別の言い方をすれば、反射防止膜ＡＲの側面、および、表面保護膜ＰＡＳ１の側面を表面保護膜ＯＰ２で覆うように形成している。
【００５６】
例えば、図１に示すように、表面保護膜ＰＡＳ１を開口する開口部ＯＰ１の径と、表面保護膜ＰＡＳ２を開口する開口部ＯＰ２の径が同じで、かつ、ぴったり重なるように形成される場合、反射防止膜ＡＲの側面は、開口部ＯＰ１（開口部ＯＰ２と同じ）の側面から露出することになる。この場合、開口部ＯＰ１の角部に水分が浸入して溜まると、溜まった水分と反射防止膜ＡＲ（窒化チタン膜）が直接接触することになる。すると、反射防止膜ＡＲを構成する窒化チタン膜が水分と化学反応を起こし、酸化チタン膜に変化する。酸化チタン膜の体積は、窒化チタン膜の体積よりも大きいため、反射防止膜ＡＲの体積が膨張する。この結果、反射防止膜ＡＲの体積膨張に起因して表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２に達する大きなクラックが発生したり、反射防止膜ＡＲと表面保護膜ＰＡＳ１との剥離が発生したりする。
【００５７】
これに対し、本実施の形態１のように表面保護膜ＰＡＳ１に形成されている開口部ＯＰ１よりも、表面保護膜ＰＡＳ２に形成されている開口部ＯＰ２に形成されている開口部ＯＰ２を小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包するように構成することにより、開口部ＯＰ１の側面を表面保護膜ＰＡＳ２で覆うことができる。つまり、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を表面保護膜ＰＡＳ２で覆うことができるのである。これにより、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避けることができ、反射防止膜ＡＲの化学反応による体積膨張を抑制することができる。この結果、反射防止膜ＡＲの体積膨張に起因した表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる。特に、このようなクラックの発生や剥離の発生は、樹脂ＭＲにハロゲンフリー部材を使用した半導体装置で半導体チップの不良として顕在化するが、本実施の形態１によれば、反射防止膜ＡＲとパッドＰＤに溜まる水分とを物理的に離すことで、樹脂ＭＲにハロゲンフリー部材を使用した製品においても有効に作用する。
【００５８】
本実施の形態１では、表面保護膜ＰＡＳ２に形成した開口部ＯＰ２を、表面保護膜ＰＡＳ１に形成した開口部ＯＰ１に内包するように構成することで、反射防止膜ＡＲと、パッドＰＤに溜まる水分とを物理的に離すことができるが、このような構成は、２層にわけて表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを形成しているからこそ実現可能なものである。つまり、表面保護膜を１層から構成する場合は、異なる開口部を形成することができないので、この開口部の側面から反射防止膜が露出することになり、開口部の角部に浸入した水分と反射防止膜が直接接触する。このため、クラックの発生や剥離の発生が問題となる。これに対し、本実施の形態１では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の２層から表面保護膜を構成しているので、表面保護膜ＰＡＳ１に形成する開口部ＯＰ１と、表面保護膜ＰＡＳ２に形成する開口部ＯＰ２とを異なるものにすることができるのである。すなわち、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の２層から構成することにより、反射防止膜ＡＲが露出する開口部ＯＰ１の径を大きくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包されるように構成することができるのである。
【００５９】
本実施の形態１における半導体装置は上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。
【００６０】
まず、半導体基板上に通常の半導体製造技術を使用することによりＭＩＳＦＥＴなどの半導体素子を形成する。その後、半導体素子を形成した半導体基板上に多層配線を形成する。図９では、多層配線を構成する一部の配線が図示されている。この配線の製造工程について説明する。図９に示すように、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、酸化シリコン膜からなる層間絶縁膜ＩＬ１を形成する。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、この層間絶縁膜ＩＬ１にコンタクトホール（スルーホール）を形成する。その後、コンタクトホール内を含む層間絶縁膜ＩＬ１上に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、例えば、アルミニウム膜からなる金属膜を形成し、コンタクトホール内にバリア導体膜と金属膜を埋め込む。次に、層間絶縁膜ＩＬ１上に形成されている不要なバリア導体膜と金属膜とを、例えば、ＣＭＰ（Chemical Mechanical Polishing）法により除去する。これにより、層間絶縁膜ＩＬ１に埋め込んだプラグＰＬＧ１を形成することができる。
【００６１】
続いて、プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上に、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜からなる積層膜を形成する。積層膜を構成するチタン／窒化チタン膜およびアルミニウム膜は、例えば、スパッタリング法を使用することにより形成することができる。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、層間絶縁膜ＩＬ１上に形成した積層膜をパターニングする。これにより、層間絶縁膜ＩＬ１上にプラグＰＬＧ１と接続する配線ＷＬを形成することができる。
【００６２】
次に、配線ＷＬを形成した層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は、例えば、酸化シリコン膜から形成されており、例えば、ＣＶＤ法により形成することができる。そして、フォトリソグラフィ技術およびエッチング技術を使用することにより、この層間絶縁膜ＩＬ２にコンタクトホール（スルーホール）を形成する。その後、コンタクトホール内を含む層間絶縁膜ＩＬ２上に、例えば、チタン／窒化チタン膜からなるバリア導体膜と、例えば、アルミニウム膜からなる金属膜を形成し、コンタクトホール内にバリア導体膜と金属膜を埋め込む。次に、層間絶縁膜ＩＬ２上に形成されている不要なバリア導体膜と金属膜とを、例えば、ＣＭＰ（Chemical Mechanical Polishing）法により除去する。これにより、層間絶縁膜ＩＬ２にプラグＰＬＧ２を形成することができる。このようにして図９に示す多層配線の一部が形成される。次に、多層配線の最上層配線を形成する工程について説明する。
【００６３】
まず、図１０に示すように、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上に窒化チタン膜ＴＮを形成する。窒化チタン膜ＴＮは、例えば、スパッタリング法を使用することにより形成することができる。そして、この窒化チタン膜ＴＮ上にアルミニウム膜ＡＬを形成する。このアルミニウム膜ＡＬも、例えば、スパッタリング法を使用することにより形成することができる。その後、アルミニウム膜ＡＬ上に反射防止膜ＡＲを形成する。この反射防止膜ＡＲは、アルミニウム膜などの反射率の高い膜をパターニングする際、アルミニウム膜からの反射光の散乱により、アルミニウム膜上に形成されているレジスト膜の露光精度が劣化することを防止するために設けられる膜である。つまり、アルミニウム膜上に反射防止膜ＡＲを形成することにより、アルミニウム膜からの不所望な反射を抑制でき、レジスト膜のパターニング精度を確保できるのである。この反射防止膜ＡＲは、例えば、窒化チタン膜から形成され、例えば、スパッタリング法により形成することができる。
【００６４】
また、各膜の膜厚は、例えば、窒化チタン膜ＴＮが７５ｎｍ、アルミニウム膜ＡＬが６００〜２０００ｎｍ（好ましくは８００ｎｍ〜１０００ｎｍ）、反射防止膜ＡＲである窒化チタン膜が３０〜１００ｎｍ程度である。
【００６５】
続いて、図１１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲをパターニングする。このとき、反射防止膜ＡＲ上にレジスト膜が形成され、このレジスト膜に対してマスクを介して露光光が照射されることにより、レジスト膜が加工される。このとき、レジスト膜の下層に反射防止膜ＡＲが形成されているので、さらに下層にあるアルミニウム膜ＡＬからの反射光を抑制することができ、レジスト膜の加工精度が向上する。この結果、加工したレジスト膜をマスクにした窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲのパターニングを精度良く行なうことができ、窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲからなる最上層配線ＴＷＬを形成することができる。
【００６６】
次に、図１２に示すように、最上層配線ＴＷＬを形成した層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成する。この表面保護膜ＰＡＳ１は、最上層配線ＴＷＬを覆うように形成される。表面保護膜ＰＡＳ１は、例えば、酸化シリコン膜から形成され、例えば、プラズマＣＶＤ法により形成することができる。表面保護膜ＰＡＳ１は、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。この表面保護膜ＰＡＳ１の膜厚は、例えば、２００ｎｍ程度である。
【００６７】
その後、図１３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ１をパターニングする。具体的に、表面保護膜ＰＡＳ１のパターニングは、最上層配線ＴＷＬの表面の一部を露出する開口部ＯＰ１を形成するように行なわれる。このとき、酸化シリコン膜からなる表面保護膜ＰＡＳ１のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスによって行なわれる。
【００６８】
続いて、図１４に示すように、開口部ＯＰ１から露出する反射防止膜ＡＲをエッチングすることにより除去する。窒化チタン膜からなる反射防止膜ＡＲのエッチングは、Ｃｌ２、Ａｒを含むエッチングガスによって行なわれる。開口部ＯＰ１の底部に露出する反射防止膜ＡＲを除去するのは、その後の工程で、最上層配線ＴＷＬにワイヤを接続する際、金線よりなるワイヤと最上層配線ＴＷＬとの接触抵抗を下げるためである。つまり、反射防止膜ＡＲを除去しない場合には、窒化チタン膜とワイヤが接触することとなり接触抵抗が増加してしまうため、反射防止膜ＡＲを除去して、アルミニウム膜とワイヤを接触させて、接触抵抗を下げるようにしているのである。また、アルミニウム膜とワイヤを直接接触させた方がワイヤの接着力が高まる。
【００６９】
なお、反射防止膜ＡＲである窒化チタン膜を除去した後に露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。これによりアルミニウム膜ＡＬの表面に薄い酸化アルミニウム膜（図示せず）が形成される。
【００７０】
次に、図１５に示すように、開口部ＯＰ１を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２を形成する。この表面保護膜ＰＡＳ２は開口部ＯＰ１を埋め込むように形成される。表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されており、例えば、プラズマＣＶＤ法により形成することができる。この表面保護膜ＰＡＳ２も表面保護膜ＰＡＳ１と同様に、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。この表面保護膜ＰＡＳ２の膜厚は、例えば、５００〜１５００ｎｍ程度であり、好ましくは６００ｎｍ程度である。
【００７１】
その後、図１６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する。このとき、表面保護膜ＰＡＳ２に形成される開口部ＯＰ２の大きさ（径）は、表面保護膜ＰＡＳ１に形成される開口部ＯＰ１の大きさ（径）よりも小さく、かつ、開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成される。この結果、開口部ＯＰ１の側面に露出する反射防止膜ＡＲは、表面保護膜ＰＡＳ２で覆われることになる。表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、このアルミニウム膜ＡＬが露出した領域がパッドＰＤとなる。なお、開口部ＯＰ２を形成する表面保護膜ＰＡＳ２のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスを使用して行なわれる。以上のようにして多層配線の最上層にパッドＰＤを形成することができる。
【００７２】
また、開口部ＯＰ２を形成した後に、露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。これによりアルミニウム膜ＡＬの表面に薄い酸化アルミニウム膜（図示せず）が形成される。上述の図１４で説明した防蝕処理は必ず行う必要はないが、開口部ＯＰ２を形成した後には、後工程の作業となるため、半導体ウェハを放置する時間が長いので、必ず防蝕処理を実施しておくことが望ましい。
【００７３】
この後、半導体ウェハをプローブテストする工程を行う。本実施の形態のように、パッドＰＤにワイヤ接続領域ＰＤＲとプローブ接触領域ＰＲＯとを設けた場合には、プローブテストの際に、プローブ接触領域ＰＲＯに複数個のプローブ痕が形成される。この時、アルミニウム膜ＡＬの表面の酸化アルミニウム膜が削り取られる。そうすると、プローブ接触領域ＰＲＯではアルミニウム膜ＡＬが削られた状態で露出することになり、アルミニウム膜ＡＬが外部から浸入する水分に起因する電気化学反応が発生する可能性が高くなる。更に、プローブ接触領域ＰＲＯに近い窒化チタン膜ＡＲは影響を受けやすくなり、チタン異常酸化の経路となりやすい。ここで、プローブ接触領域ＰＲＯは、ワイヤ接続領域ＰＤＲよりも内部回路領域ＩＣＡに近い位置であるため、本実施の形態のような対策を行うことが、より効果的である。なお、パッドＰＤにワイヤ接続領域ＰＤＲとプローブ接触領域ＰＲＯを設ける構成については、他の実施の形態でも同様に用いて良い。また、本実施の形態では、半導体チップＣＨＰをワイヤボンディングによって接続するため、ワイヤ接続領域ＰＤＲは半導体チップＣＨＰの端部（半導体ウェハの段階では、チップ領域を区画するダイシングライン）に近い位置に配置することが望ましい。
【００７４】
続いて、本実施の形態１では、半導体ウェハＷＦの裏面研削を実施する。具体的に、図１７に示すように、グラインダＧＤを使用して半導体ウェハＷＦの裏面を研削する。その後、図１８に示すように、半導体ウェハＷＦをダイサーＤでダイシングする。これにより、図１９に示すような複数の半導体チップＣＨＰを得る。図１９では、１つの半導体チップＣＨＰが示されており、この半導体チップＣＨＰの主面側（素子形成面側）にパッドＰＤが形成されている。
【００７５】
次に、図２０に示すように、配線基板ＷＢ上に半導体チップＣＨＰを搭載する。このとき、配線基板ＷＢのチップ搭載面側には端子ＴＥが形成されている。配線基板ＷＢの材料はハロゲンフリー部材を使用している。このように配線基板ＷＢとしてハロゲンフリー部材を使用するのは、環境保護の観点を考慮したものである。ここで、配線基板ＷＢに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下である材料として定義される。
【００７６】
そして、図２１に示すように、半導体チップＣＨＰに形成されているパッドＰＤと、配線基板ＷＢに形成されている端子ＴＥとを、金線などからなるワイヤＷで接続する。具体的には、図２２に示すように、表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部に露出しているパッドＰＤにワイヤＷが接続される。このとき、パッドＰＤの表面では、反射防止膜ＡＲが除去されてアルミニウム膜ＡＬが露出しているので、アルミニウム膜ＡＬとワイヤＷが直接接触することから、パッドＰＤとワイヤＷとの接触抵抗を下げることができる。
【００７７】
その後、図２３に示すように、半導体チップＣＨＰおよびワイヤＷを覆うように樹脂ＭＲで封止する。この樹脂ＭＲは、外部からの衝撃や不純物の浸入から半導体チップＣＨＰを保護するために設けられるものである。この樹脂ＭＲを構成する材料も、近年の環境保護の重要性から、ハロゲンフリー部材が使用されている。樹脂ＭＲに使用するハロゲンフリー部材とは、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、アンチモンの含有率が０．０９重量％以下である材料として定義される。
【００７８】
続いて、図２４に示すように、配線基板ＷＢの裏面（チップ搭載面とは反対側の面）に外部接続端子となる半田ボールＳＢを形成する。そして、図２５に示すように、配線基板ＷＢを個片化することにより、図７に示すような本実施の形態１における半導体装置を製造することができる。
【００７９】
このようにして完成したパッケージ（半導体装置）は、様々な温度条件で使用されるため、広範囲な温度変化に対応しても正常に動作する必要がある。このことから、製品が完成した後、高温（８５℃〜１３０℃）、高湿（８５％）の環境下で半導体装置に電圧を印加する電圧印加試験が半導体装置の信頼性を確保するために行なわれる。
【００８０】
このとき、図８に示すように、本実施の形態１では、表面保護膜ＰＡＳ１に形成されている開口部ＯＰ１よりも、表面保護膜ＰＡＳ２に形成されている開口部ＯＰ２に形成されている開口部ＯＰ２を小さくし、かつ、開口部ＯＰ２を開口部ＯＰ１に内包するように構成している。これにより、開口部ＯＰ１の側面を表面保護膜ＰＡＳ２で覆うことができる。つまり、開口部ＯＰ１の側面に露出する反射防止膜ＡＲの側面を表面保護膜ＰＡＳ２で覆うことができるのである。これにより、電圧印加試験において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避けることができ、反射防止膜ＡＲの化学反応による体積膨張を抑制することができる。この結果、反射防止膜ＡＲの体積膨張に起因した表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる。特に、このようなクラックの発生や剥離の発生は、樹脂ＭＲにハロゲンフリー部材を使用した半導体装置で半導体チップの不良として顕在化するが、本実施の形態１によれば、反射防止膜ＡＲとパッドＰＤに溜まる水分とを物理的に離すことで、樹脂ＭＲにハロゲンフリー部材を使用した製品においてもクラックの発生や剥離の発生を有効に防止できる顕著な効果を得ることができる。
【００８１】
（実施の形態２）
前記実施の形態１では、表面保護膜ＰＡＳ１に開口部ＯＰ１を形成し、開口部ＯＰ１の底部に露出する反射防止膜ＡＲを除去した後、表面保護膜ＰＡＳ２を形成している。そして、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成することにより、開口部ＯＰ２の底部にアルミニウム膜ＡＬが露出したパッドＰＤを形成している。このとき、パッドＰＤ形成領域に露出しているアルミニウム膜ＡＬの表面は、開口部ＯＰ１から露出する反射防止膜ＡＲを除去し、さらに、防蝕処理を施すことにより清浄化されている。
【００８２】
しかし、本実施の形態２では、その後、この清浄化した表面を有するアルミニウム膜ＡＬ上に表面保護膜ＰＡＳ２を形成し、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成している。このとき、開口部ＯＰ２からアルミニウム膜ＡＬが露出するが、このアルミニウム膜ＡＬの表面は、清浄化された後、表面保護膜ＰＡＳ２が形成され、その後、再び、開口部ＯＰ２によって露出することになる。前記実施の形態１では、開口部ＯＰ２を形成した後に露出するアルミニウム膜ＡＬの表面に対して清浄化する処理を実施していない。つまり、一端清浄化したアルミニウム膜ＡＬの表面に表面保護膜ＰＡＳ２が形成され、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成して再びアルミニウム膜ＡＬの表面が露出される。この場合、清浄化されたアルミニウム膜ＡＬの表面に表面保護膜ＰＡＳ２が形成されるので、アルミニウム膜ＡＬの表面に変質層が形成されるおそれがある。このような変質層がアルミニウム膜ＡＬの表面に形成されると、パッドＰＤを構成するアルミニウム膜ＡＬとワイヤを構成する金線との接触強度および接触抵抗が劣化するおそれがある。
【００８３】
そこで、本実施の形態２は、清浄化されたアルミニウム膜ＡＬ上に表面保護膜ＰＡＳ２を形成し、この表面保護膜ＰＡＳ２に開口部ＯＰ２を形成した後、再び、露出するアルミニウム膜ＡＬの表面をエッチングして清浄化処理を実施することを特徴としている。具体的には、図１６で説明した防蝕処理を行う前に、露出しているアルミニウム膜ＡＬの表面をエッチングする。
【００８４】
図２６は、本実施の形態２における半導体チップＣＨＰのパッドＰＤ近傍の構造を示す断面図である。図２６に示す半導体チップＣＨＰの構造は、前記実施の形態１である図８に示す半導体チップＣＨＰの構造とほぼ同様である。図２６に示す半導体チップＣＨＰと図８に示す半導体チップＣＨＰの異なる点は、図２６では、開口部ＯＰ２から露出するパッドＰＤの表面がエッチングされて溝ＷＤが形成されているのに対し、図８では、パッドＰＤの表面に溝が形成されていない点である。つまり、本実施の形態２では、図２６に示すように、パッドＰＤの表面に溝ＷＤが形成されている。これは、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成した後、開口部ＯＰ２の底部に露出するアルミニウム膜ＡＬの表面に対してエッチングを施した結果である。すなわち、本実施の形態２では、アルミニウム膜ＡＬの表面に表面保護膜ＰＡＳ２を形成することによって、アルミニウム膜ＡＬの表面に変質層が形成されるおそれがある。したがって、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成した後、この開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面には変質層が形成されているおそれがある。このため、開口部ＯＰ２から露出するアルミニウム膜ＡＬにエッチング処理を施して、アルミニウム膜ＡＬの表面に形成されている変質層を除去している。このエッチング処理の結果、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面に溝ＷＤが形成される。このようにして本実施の形態２では、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面を清浄化することができるので、パッドＰＤを構成するアルミニウム膜ＡＬと、ワイヤＷを構成する金線との接触強度の強化および接触抵抗の低減を実現することができる。
【００８５】
本実施の形態２における半導体装置は上記のように構成されており、以下に、その製造方法について説明する。本実施の形態２における半導体装置の製造工程は、前記実施の形態１における半導体装置の製造工程とほぼ同様である。つまり、図９から図１６までの工程は前記実施の形態１と同様である。続いて、本実施の形態２では、図２７に示すように、表面保護膜ＰＡＳ２に形成した開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面に対してエッチング処理を実施する。具体的に、アルミニウム膜ＡＬの表面に対して、Ｃｌ２およびＡｒを含むエッチングガスでエッチングし、その後、Ｈ２ＯとＯ２を含むガスで防蝕処理を行なう。これにより、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面がエッチングされ、アルミニウム膜ＡＬの表面に形成されている変質層を除去することができる。この結果、開口部ＯＰ２から露出するアルミニウム膜ＡＬの表面に溝ＷＤが形成される。その後の工程は、前記実施の形態１と同様である。以上のようにして、本実施の形態２における半導体装置を製造することができる。
【００８６】
なお、アルミニウム膜ＡＬの表面に溝ＷＤを形成した後に、前記実施の形態１の図１６で説明した防蝕処理を行うことが、より望ましい。
【００８７】
（実施の形態３）
前記実施の形態１では、図８に示すように、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成し、反射防止膜ＡＲが露出する開口部ＯＰ１の側面を表面保護膜ＯＰ２で覆うように形成している。このように構成することにより、前記実施の形態１では、電圧印加試験において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避けることができ、表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる顕著な効果が得られるとしている。
【００８８】
本実施の形態３では、開口部ＯＰ２を開口部ＯＰ１に内包されるように形成し、反射防止膜ＡＲが露出する開口部ＯＰ１の側面を表面保護膜ＯＰ２で覆うように構成する特徴に対して、さらなる改良（工夫）を加えることにより、別の効果も奏することについて説明する。
【００８９】
まず、本実施の形態３における半導体装置の特徴を説明する前に、その技術的思想を想到するに至った背景技術について説明する。近年の半導体チップでは、集積度の向上および半導体特性の向上に伴い、単位面積あたりのパッド数が増加し、さらに、個々のパッドの面積が縮小してきている。このため、最先端のプロセスを適用して形成された半導体チップでは、従来製品に比べて、ワイヤボンディング工程において、ワイヤがパッドの中央部に接続されずにずれるポテンシャルが高くなっている。このようにワイヤがパッドの中央部からずれて接続される場合、ワイヤは、パッドだけでなく、パッドの周囲に形成されている表面保護膜に乗り上げるおそれが高くなる。ワイヤが表面保護膜に乗り上げて形成される場合、ワイヤボンディングの衝撃によって表面保護膜にクラックが発生して表面保護膜が破壊されるおそれがあるという問題点が発生する。
【００９０】
具体的に図面を参照しながらこの問題点について説明する。図２８は従来構造において、ワイヤが表面保護膜に乗り上げる状態を示す断面図である。図２８において、最上層配線ＴＷＬ上の一部が開口されてパッドＰＤが形成されている。つまり、最上層配線ＴＷＬ上には、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２が形成され、この表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２に開口部ＯＰ１が形成されている。そして、この開口部ＯＰ１の底部に露出している最上層配線ＴＷＬがパッドＰＤとなっている。このとき、表面保護膜ＰＡＳ１の膜厚はパッドＰＤの厚さに比べて薄くなっており、かつ、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差を覆うカバレッジも悪くなっている。したがって、表面保護膜ＰＡＳ１上に形成される表面保護膜ＰＡＳ２のカバレッジも下地である表面保護膜ＰＡＳ１のカバレッジを反映して悪くなる。
【００９１】
この状態で、ワイヤボンディング工程を実施し、ワイヤがパッドＰＤの中央部からずれて一部が表面保護膜ＰＡＳ２上に乗り上げる場合を考える。近年、半導体装置の微細化が進み、パッドＰＤの面積も縮小していく傾向がある。従って、ワイヤをパッドＰＤに接続する際に、表面保護膜ＰＡＳ２上に乗り上げ易くなる。また、ワイヤはパッドＰＤに接続した後、超音波振動によって接着させるため、必ずパッドＰＤの中央に形成されるとは限らず、接着中にワイヤの位置がずれやすい。この場合、表面保護膜ＰＡＳ２上にワイヤが乗り上げることから、ボンディングの際、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２に衝撃が加わる。具体的に、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２には、上下方向の圧力も加わるとともに、左右方向の圧力も加わる。このとき、左右方向の圧力によって、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部においては、横方向にずれるような応力が加わることになる。いまの場合、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の総膜厚はパッドＰＤよりも薄く、かつ、段差部のカバレッジも悪くなっているので、段差部に加わる横方向の応力に対する耐性が弱く、この耐性の弱い段差部に集中して応力が加わることになる。この結果、段差部を覆っている表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２にクラックＣＫが発生する。このように表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２にクラックＣＫが発生すると、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２が破壊され、半導体チップＣＨが不良となる。
【００９２】
そこで、本実施の形態３では、表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２の構成を工夫することにより、ワイヤの一部が表面保護膜ＰＡＳ２に乗り上げる場合であってもクラックの発生しにくい半導体装置を提供するものである。以下に、本実施の形態３における半導体装置の特徴的構成について説明する。
【００９３】
図２９は、本実施の形態３における半導体チップＣＨＰのパッドＰＤ近傍の構造を示す断面図である。図２９において、本実施の形態３の第１特徴点は、表面保護膜ＨＤＰの膜厚が厚くなっている点である。具体的に、表面保護膜ＨＤＰの膜厚は、パッドＰＤ（最上層配線ＴＷＬ）の膜厚よりも、同等か、厚くなっており、例えば、７００〜１０００ｎｍ程度となっている。これにより、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２とを合わせた総膜厚は、パッドＰＤ（最上層配線ＴＷＬ）よりも厚くなっている。また、表面保護膜ＨＤＰの膜厚は、表面保護膜ＰＡＳ２の膜厚よりも厚くなっている。
【００９４】
なお、図２９では前記実施の形態１、２で記載した表面保護膜ＰＡＳ１を形成していない例を示しているが、表面保護膜ＨＤＰを形成する前に、薄く表面保護膜ＰＡＳ１を形成してもよい。その場合、表面保護膜ＨＤＰの膜厚を、表面保護膜ＰＡＳ１の膜厚よりも厚くすることで、良好なカバレッジ特性を得ることができる。
【００９５】
この結果、例えば、図２９に示すように、表面保護膜ＰＡＳ２上にワイヤＷの一部が乗り上げても最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆っている表面保護膜ＨＤＰと表面保護膜ＰＡＳ２にクラックが発生することを抑制することができる。これは、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の総膜厚が厚くなると、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合、左右方向に働く応力を緩和できるからでる。つまり、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の総膜厚が厚くなると、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合に加わる力の方向が垂直方向に近づくため、左右方向に働く力の成分が小さくなると考えられるからである。したがって、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の左右方向にずれようとする応力が緩和される結果、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆っている表面保護膜ＨＤＰと表面保護膜ＰＡＳ２にクラックが発生しにくくなるのである。特に、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２との合わせた総膜厚が１０００ｎｍ以上にすれば、クラックの発生を充分に抑制することができる。
【００９６】
続いて、クラックの発生を抑制できる第２特徴点は、表面保護膜ＨＤＰを高密度プラズマＣＶＤ法で形成した酸化シリコン膜を使用する点である。ここでいう高密度プラズマＣＶＤ法とは、例えば、表面保護膜ＰＡＳ２を形成するプラズマＣＶＤ法よりも高密度のプラズマを使用する方法である。具体的に、高密度プラズマＣＶＤ法は、高周波電界・磁界を用いてガスを高密度にプラズマ化し、この高密度にプラズマ化したガスの化学反応により膜を堆積させる方法であり、高密度プラズマの発生方法としては、誘導結合プラズマ法（ＩＣＰ：induction coupled plasma）や電子サイクロトロン共鳴法（ＥＣＲ：electron cyclotron resonance）がある。
【００９７】
この高密度プラズマＣＶＤ法で形成される膜はカバレッジが良好であるという特性がある。したがって、表面保護膜ＨＤＰを高密度プラズマＣＶＤ法で形成した酸化シリコン膜から形成することにより、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆うカバレッジ特性を良好にすることができる。例えば、表面保護膜ＨＤＰのカバレッジ特性は、表面保護膜ＰＡＳ２のカバレッジ特性よりも良好であり、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２の中で最もカバレッジ特性が良好である。このことから、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部に加わる横方向の応力に対する耐性を強くすることができ、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げる場合であっても、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部にクラックが発生することを抑制できるのである。
【００９８】
次に、クラックの発生を抑制できる第３特徴点は、表面保護膜ＨＤＰに形成された開口部ＯＰ１の大きさ（径）よりも表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の大きさ（径）を小さくし、かつ、開口部ＯＰ２が開口部ＯＰ１に内包されるように形成する点である。これにより、開口部ＯＰ１の側面は、表面保護膜ＰＡＳ２で覆われることになり、さらに、パッドＰＤと表面保護膜ＨＤＰの境界を表面保護膜ＰＡＳ２によるステップ形状とすることができる。これにより、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合、表面保護膜ＰＡＳ２および表面保護膜ＨＤＰに加わる応力を分散させることができる。この結果、応力の集中によるクラックの発生を抑制できるのである。
【００９９】
この第３特徴点は、前記実施の形態１の観点から言えば、電圧印加試験において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲと開口部ＯＰ２の角部に浸入してくる水分との直接接触を避ける構成ということができ、表面保護膜ＰＡＳ１から表面保護膜ＰＡＳ２にわたる大きなクラックの発生、および、反射防止膜ＡＲと表面保護膜ＰＡＳ１からの剥離を抑制することができる構成である。そして、この第３特徴点は、本実施の形態３の観点から言えば、ワイヤＷの一部が表面保護膜ＰＡＳ２上に乗り上げた場合、表面保護膜ＰＡＳ２および表面保護膜ＨＤＰに加わる応力を分散させることができる構成であり、応力の集中によるクラックの発生を抑制できる構成ということができる。このように第３特徴点は、観点の違う別の効果を奏する構成ということができる。そして、本実施の形態３では、第３特徴点の構成をさらに改良して、第１特徴点および第２特徴点を加えることにより、ワイヤＷの一部が表面保護膜ＰＡＳ２に乗り上げてもクラックの発生を充分に抑制できる構成とすることができるのである。
【０１００】
本実施の形態３における半導体装置は上記のように構成されており、以下に、その製造方法について説明する。図９から図１１までの工程は前記実施の形態１と同様である。
【０１０１】
次に、図３０に示すように、最上層配線ＴＷＬを形成した層間絶縁膜ＩＬ２上に表面保護膜ＨＤＰを形成する。この表面保護膜ＨＤＰは、最上層配線ＴＷＬを覆うように形成される。表面保護膜ＨＤＰは、例えば、酸化シリコン膜から形成され、例えば、高密度プラズマＣＶＤ法により形成することができる。表面保護膜ＨＤＰは、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。このとき、表面保護膜ＨＤＰの膜厚は最上層配線ＴＷＬの膜厚よりも厚くなっており、さらに、高密度プラズマＣＶＤ法により形成しているので、最上層配線ＴＷＬと層間絶縁膜ＩＬ２との段差部を覆うカバレッジ特性は良好である。なお、表面保護膜ＨＤＰを形成する前に、前記実施の形態１、２と同様に、表面保護膜ＰＡＳ１を薄く形成してもよい。
【０１０２】
その後、図３１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＨＤＰをパターニングする。具体的に、表面保護膜ＨＤＰのパターニングは、最上層配線ＴＷＬの表面の一部を露出する開口部ＯＰ１を形成するように行なわれる。このとき、酸化シリコン膜からなる表面保護膜ＨＤＰのエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスによって行なわれる。
【０１０３】
続いて、開口部ＯＰ１から露出する反射防止膜ＡＲをエッチングすることにより除去する。窒化チタン膜からなる反射防止膜ＡＲのエッチングは、Ｃｌ２、Ａｒを含むエッチングガスによって行なわれる。開口部ＯＰ１の底部に露出する反射防止膜ＡＲを除去するのは、その後の工程で、最上層配線ＴＷＬにワイヤを接続する際、金線よりなるワイヤと最上層配線ＴＷＬとの接触抵抗を下げるためである。つまり、反射防止膜ＡＲを除去しない場合には、窒化チタン膜とワイヤが接触することとなり接触抵抗が増加してしまうため、反射防止膜ＡＲを除去して、アルミニウム膜とワイヤを接触させて、接触抵抗を下げるようにしているのである。なお、反射防止膜ＡＲである窒化チタン膜を除去した後に露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。
【０１０４】
次に、図３２に示すように、開口部ＯＰ１を形成した表面保護膜ＨＤＰ上に表面保護膜ＰＡＳ２を形成する。この表面保護膜ＰＡＳ２は開口部ＯＰ１を埋め込むように形成される。表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されており、例えば、プラズマＣＶＤ法により形成することができる。この表面保護膜ＰＡＳ２も表面保護膜ＨＤＰと同様に、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。このとき、表面保護膜ＨＤＰと表面保護膜ＰＡＳ２とを合わせた総膜厚は、アルミニウム膜ＡＬより厚く、例えば、１０００ｎｍ以上となっている。
【０１０５】
その後、図３３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する。このとき、表面保護膜ＰＡＳ２に形成される開口部ＯＰ２の大きさ（径）は、表面保護膜ＨＤＰに形成される開口部ＯＰ１の大きさ（径）よりも小さく、かつ、開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成される。この結果、開口部ＯＰ１の側面に露出する反射防止膜ＡＲは、表面保護膜ＰＡＳ２で覆われることになる。表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、このアルミニウム膜ＡＬが露出した領域がパッドＰＤとなる。なお、開口部ＯＰ２を形成する表面保護膜ＰＡＳ２のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスを使用して行なわれる。以上のようにして多層配線の最上層にパッドＰＤを形成することができる。その後の工程は、前記実施の形態１と同様である。以上のようにして、本実施の形態３における半導体装置を製造することができる。
【０１０６】
なお、本実施の形態３に開示した技術を、前記実施の形態１および前記実施の形態２と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１０７】
（実施の形態４）
前記実施の形態１〜３では、パッドＰＤ近傍の構成について説明したが、本実施の形態４ではガードリング近傍の構成について説明する。まず、ガードリングの構成について説明する。図３４は、半導体チップＣＨＰの平面レイアウト構成を示す図である。図３４は、前記実施の形態１の図５で示した平面レイアウト図とほぼ同様であるが、半導体チップＣＨＰの周辺領域に沿ってガードリングＧＲが形成されている。そして、ガードリングＧＲで囲まれた内側領域にパッドＰＤが形成されている。このパッドＰＤは、半導体チップＣＨＰの４辺に沿って形成されている。つまり、半導体チップＣＨＰの４辺に沿って複数のパッドＰＤが形成されており、このパッドＰＤの外側を囲むようにガードリングＧＲが形成されている。このガードリングＧＲは、半導体チップＣＨＰの内部領域に外部からの不純物や水分が浸入することを防止するために設けられるものであり、防護壁として機能する。すなわち、ガードリングＧＲで囲まれた半導体チップＣＨＰの内側領域には、パッドＰＤを含む集積回路が形成されており、この集積回路を形成している領域に不純物（異物）や水分が浸入しないように集積回路を形成している外側領域にガードリングＧＲが形成されているのである。このように半導体チップＣＨＰにガードリングＧＲを設けることにより、半導体チップＣＨＰに形成されている集積回路を保護することができ、集積回路の信頼性を向上することができる。
【０１０８】
次に、具体的に、ガードリングＧＲの構造について説明する。図３５は、図３４のＢ−Ｂ線で切断した断面図である。図３５において、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＡが形成されており、この層間絶縁膜ＩＬＡにプラグＰＬＧＡが形成されている。そして、このプラグＰＬＧＡを形成した層間絶縁膜ＩＬＡ上に、配線層と同じ材料から形成されているガードリングＧＲ１が形成されている。このガードリングＧＲ１は、他の配線層と同工程で形成されてものであり、例えば、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成されている。続いて、ガードリングＧＲ１を形成した層間絶縁膜ＩＬＡ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＢが形成されており、この層間絶縁膜ＩＬＢを貫通してガードリングＧＲ１に達するプラグＰＬＧＢが形成されている。さらに、プラグＰＬＧＢを形成した層間絶縁膜ＩＬＢ上には、ガードリングＧＲ２が形成されており、このガードリングＧＲ２を形成した層間絶縁膜ＩＬＢ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＣが形成されている。そして、この層間絶縁膜ＩＬＣにはプラグＰＬＧＣが形成されており、このプラグＰＬＧＣは、ガードリングＧＲ２と電気的に接続されている。同様にして、プラグＰＬＧＣを形成した層間絶縁膜ＩＬＣ上には、ガードリングＧＲ３が形成され、ガードリングＧＲ３を覆うように、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１には、プラグＰＬＧ１が形成されており、プラグＰＬＧ１はガードリングＧＲ３と接続されている。プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上には、ガードリングＧＲ４が形成されており、このガードリングＧＲ４を形成した層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。層間絶縁膜ＩＬ２には、プラグＰＬＧ２が形成されており、プラグＰＬＧ２とガードリングＧＲ４が接続されている。そして、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上にガードリングＴＧＲが形成されている。このガードリングＴＧＲは、最上層配線と同層で形成された膜であり、最上層配線と同様に、窒化チタン膜ＴＮ、アルミニウム膜ＡＬおよび反射防止膜ＡＲからなる積層膜から構成されている。反射防止膜ＡＲは、例えば、窒化チタン膜から形成される。このようにガードリングは、半導体基板１Ｓ上に形成されているプラグＰＬＧから最上層に形成されているガードリングＴＧＲまでが接続された構造となっている。つまり、半導体基板１Ｓ上に形成されたプラグＰＬＧ１から、ガードリングＧＲ１、プラグＰＬＧＢ、ガードリングＧＲ２、プラグＰＬＧＣ、ガードリングＧＲ３、プラグＰＬＧ１、ガードリングＧＲ４、プラグＰＬＧ２およびガードリングＴＧＲが接続されて防護壁が形成されている。これにより、半導体チップの内部領域への不純物の浸入を阻止することができる。
【０１０９】
次に、ガードリングＴＧＲの上部の構成について説明する。ガードリングＴＧＲ上には、例えば、酸化シリコン膜からなる表面保護膜ＰＡＳ１が形成されており、この表面保護膜ＰＡＳ１に開口部ＯＰ３が形成されている。この開口部ＯＰ３から露出する反射防止膜ＡＲは除去されている。そして、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に、例えば、窒化シリコン膜からなる表面保護膜ＰＡＳ２が形成されている。この表面保護膜ＰＡＳ２は、開口部ＯＰ３を埋め込むように形成されており、ガードリングＴＧＲは、表面保護膜ＰＡＳ２で覆われている。
【０１１０】
このように構成されているガードリングの特徴は、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１には開口部ＯＰ３が形成されているのに対し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部が形成されておらず、ガードリングＴＧＲが表面保護膜ＰＡＳ２で覆われている点にある。これにより、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２からの不純物の浸入を充分に阻止できる。
【０１１１】
例えば、不純物の浸入経路として、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面が考えられるが、本実施の形態４によれば、表面保護膜ＰＡＳ１には、ガードリングＴＧＲ上で開口部ＯＰ３が形成されているので、表面保護膜ＰＡＳ１は分断されている。そして、この開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２が形成されていることになるが、開口部ＯＰ３が存在するため、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面は、開口部ＯＰ３によって分断されることになる。このことは、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面を介する不純物の浸入経路が分断されていることを意味している。したがって、本実施の形態４では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を通って不純物が浸入することを抑制できるのである。
【０１１２】
本実施の形態４におけるガードリングは上記のように構成されており、以下に、その製造方法について図面を参照しながら説明する。具体的に、パッドＰＤを形成するパッド形成領域と、ガードリングＧＲを形成するガードリング形成領域を対比しながら、本実施の形態４における半導体装置の製造方法について説明する。
【０１１３】
まず、図９から図１１に示す工程を経ることにより、図３６に示すような構造を形成する。具体的に、パッド形成領域に最上層配線ＴＷＬを形成し、ガードリング形成領域にガードリングＴＧＲを形成する。このとき、最上層配線ＴＷＬとガードリングＴＧＲとは同一工程で形成される。
【０１１４】
次に、図３７に示すように、最上層配線ＴＷＬおよびガードリングＴＧＲ上を覆うように層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成する。つまり、パッド形成領域では、最上層配線ＴＷＬを形成した層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成し、ガードリング形成領域では、ガードリングＴＧＲを形成した層間絶縁膜ＩＬ２上に表面保護膜ＰＡＳ１を形成する。表面保護膜ＰＡＳ１は、例えば、酸化シリコン膜から形成され、例えば、プラズマＣＶＤ法により形成することができる。表面保護膜ＰＡＳ１は、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。
【０１１５】
その後、図３８に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、表面保護膜ＰＡＳ１をパターニングする。具体的に、表面保護膜ＰＡＳ１のパターニングは、パッド形成領域において、最上層配線ＴＷＬの表面の一部を露出する開口部ＯＰ１を形成するように行なわれ、ガードリング形成領域において、ガードリングＴＧＲの表面の一部を露出する開口部ＯＰ３を形成するように行なわれる。このとき、酸化シリコン膜からなる表面保護膜ＰＡＳ１のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスによって行なわれる。
【０１１６】
続いて、図３９に示すように、パッド形成領域では、開口部ＯＰ１から露出する反射防止膜ＡＲをエッチングすることにより除去する。同様に、ガードリング形成領域においても、開口部ＯＰ３から露出する反射防止膜ＡＲをエッチングすることにより除去する。窒化チタン膜からなる反射防止膜ＡＲのエッチングは、Ｃｌ２、Ａｒを含むエッチングガスによって行なわれる。なお、反射防止膜ＡＲである窒化チタン膜を除去した後に露出するアルミニウム膜ＡＬの表面に防蝕処理を施すため、Ｈ２ＯとＯ２を含むガスによる防蝕処理が実施される。
【０１１７】
次に、図４０に示すように、パッド形成領域に開口部ＯＰ１を形成し、かつ、ガードリング形成領域に開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２を形成する。この表面保護膜ＰＡＳ２は開口部ＯＰ１と開口部ＯＰ３を埋め込むように形成される。表面保護膜ＰＡＳ２は、例えば、窒化シリコン膜から形成されており、例えば、プラズマＣＶＤ法により形成することができる。この表面保護膜ＰＡＳ２も表面保護膜ＰＡＳ１と同様に、半導体基板の内部に形成された半導体素子や多層配線を機械的応力や不純物の浸入から保護するために設けられる膜である。
【０１１８】
その後、図４１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、パッド形成領域に形成されている表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する。一方、ガードリング形成領域に形成されている表面保護膜ＰＡＳ２には開口部を形成しない。このとき、パッド形成領域において、表面保護膜ＰＡＳ２に形成される開口部ＯＰ２の大きさ（径）は、表面保護膜ＰＡＳ１に形成される開口部ＯＰ１の大きさ（径）よりも小さく、かつ、開口部ＯＰ２は、開口部ＯＰ１に内包されるように形成される。この結果、パッド形成領域において、開口部ＯＰ１の側面に露出する反射防止膜ＡＲは、表面保護膜ＰＡＳ２で覆われることになる。表面保護膜ＰＡＳ２に形成された開口部ＯＰ２の底部には最上層配線ＴＷＬを構成するアルミニウム膜ＡＬが露出し、このアルミニウム膜ＡＬが露出した領域がパッドＰＤとなる。なお、開口部ＯＰ２を形成する表面保護膜ＰＡＳ２のエッチングは、ＣＨＦ３、ＣＦ４、Ｏ２およびＡｒを含むエッチングガスを使用して行なわれる。
【０１１９】
一方、ガードリング形成領域では、開口部ＯＰ３を埋め込んだ表面保護膜ＰＡＳ２をそのまま残存させる。これにより、ガードリング形成領域では、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１には開口部ＯＰ３が形成されているのに対し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部が形成されておらず、ガードリングＴＧＲが表面保護膜ＰＡＳ２で覆われている。このため、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１および表面保護膜ＰＡＳ２からの不純物の浸入を充分に阻止できる。例えば、不純物の浸入経路として、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面が考えられるが、本実施の形態４によれば、表面保護膜ＰＡＳ１には、ガードリングＴＧＲ上で開口部ＯＰ３が形成されているので、表面保護膜ＰＡＳ１は分断されている。そして、この開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に表面保護膜ＰＡＳ２が形成されていることになるが、開口部ＯＰ３が存在するため、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面は、開口部ＯＰ３によって分断されることになる。このことは、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面を介する不純物の浸入経路が分断されていることを意味している。したがって、本実施の形態４では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を通って不純物が浸入することを抑制できるのである。以上のようにして、パッド形成領域にパッドＰＤを形成し、ガードリング形成領域にガードリング構造を形成することができる。その後の工程は、前記実施の形態１と同様である。このようにして、本実施の形態４における半導体装置を製造することができる。
【０１２０】
本実施の形態４では、パッド形成領域に形成される表面保護膜ＰＡＳ１に開口部ＯＰ１を形成する工程と、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する工程との２工程が存在する。このように表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２を加工する２工程が存在することから、図３５に示すように、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１に開口部ＯＰ３を形成し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部を形成せずにガードリングＴＧＲを表面保護膜ＰＡＳ２で覆うように構成できる。
【０１２１】
例えば、図１に示す従来構造のように、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを一緒に加工して開口部ＯＰ１を形成する場合、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを加工する工程は１つである。この場合、ガードリング形成領域で開口部を形成しないとすると、ガードリングＴＧＲを覆うように表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２が形成されていることになる。そして、表面保護膜ＰＡＳ１には開口部が形成されていないことから、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面はガードリングＴＧＲ上で分断されることはない。したがって、この構造では、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２との界面を介して不純物が半導体チップの内側領域に浸入するおそれが高くなる。だからといって、ガードリング形成領域においても、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２とを貫通する開口部を形成すると、この開口部から内部に不純物が浸入しやすくなってしまう。
【０１２２】
これに対し、本実施の形態４では、パッド形成領域に形成される表面保護膜ＰＡＳ１に開口部ＯＰ１を形成する工程と、表面保護膜ＰＡＳ２に開口部ＯＰ２を形成する工程との２工程が存在する。このことを利用して、本実施の形態４では、ガードリングＴＧＲの上部に形成されている表面保護膜ＰＡＳ１に開口部ＯＰ３を形成し、開口部ＯＰ３を形成した表面保護膜ＰＡＳ１上に形成されている表面保護膜ＰＡＳ２には開口部を形成せずにガードリングＴＧＲを表面保護膜ＰＡＳ２で覆うように構成できる。このため、本実施の形態４によれば、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面がガードリングＴＧＲ上で分断されるので、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を介した不純物の浸入を効果的に抑制することができるのである。
【０１２３】
なお、本実施の形態４に開示した技術を、前記実施の形態１〜３と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１２４】
（実施の形態５）
図４２は、実施の形態５の半導体装置を示す断面図である。本実施の形態５では、ガードリング形成領域の反射防止膜ＡＲと表面保護膜ＰＡＳ１を除去せずに残しており、表面保護膜ＰＡＳ１に開口部ＯＰ３を形成していない。そして、表面保護膜ＰＡＳ２については、ガードリングＴＧＲ上に開口部ＯＰ４が形成されている構造になっている。
【０１２５】
通常の製造工程では、ダイシング工程おいて半導体ウェハを複数の半導体チップＣＨＰに個別化する。その際に、窒化シリコン膜からなる表面保護膜ＰＡＳ２をダイシングすると、表面保護膜ＰＡＳ２に応力が発生し、内部回路領域ＩＣＡ上の表面保護膜ＰＡＳ２にクラックが発生してしまうような不具合が生じる恐れがある。従って、表面保護膜ＰＡＳ２に開口部ＯＰ４を設けておくことにより、半導体チップＣＨＰの端部からの応力を、内部回路領域ＩＣＡ上に伝達できないようにすることができる。なお、この開口部ＯＰ４は、ガードリングＴＧＲ上に形成されていることから、内部回路領域ＩＣＡの全体を囲むように形成されている。
【０１２６】
ここで、反射防止膜ＡＲと表面保護膜ＰＡＳ１には開口部ＯＰ３を形成していないが、このようにすることで、ガードリングＴＧＲ上の反射防止膜ＡＲ（窒化チタン膜）が酸化されることを防ぐことができる。すなわち、ガードリングＴＧＲ上の全体に表面保護膜ＰＡＳ１を形成しておくことが望ましい。
【０１２７】
次に、本実施の形態５における半導体装置の製造方法について説明する。図３６〜図３７までの製造工程は、前記実施の形態４と同様である。そして、図３８〜図３９の工程で、反射防止膜ＡＲと表面保護膜ＰＡＳ１をエッチングせずに残しておく。その後、図４０のように表面保護膜ＰＡＳ２を形成し、図４１で開口部ＯＰ２を形成する工程と同工程で、開口部ＯＰ４を形成することができる。
【０１２８】
なお、本実施の形態５の図４２で説明した技術を、前記実施の形態１〜３と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１２９】
次に、図４３は、本実施の形態５の変形例である半導体装置を示した断面図である。この変形例では、ガードリング形成領域の構造は前述の実施の形態４と同様であり、ガードリング形成領域と、半導体チップＣＨＰの端部との間の表面保護膜ＰＡＳ２の構造を、図４３で示したような構造としている。すなわち、図４３に示すように、ガードリング形成領域と、半導体チップＣＨＰの端部（ダイシングライン）との間では、表面保護膜ＰＡＳ１が形成されており、その上の表面保護膜ＰＡＳ２には開口部ＯＰ４が形成されている。このような構造とすることで、ガードリング形成領域にて、表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２の界面を介した不純物の浸入を効果的に抑制することができるとともに、ダイシング工程における表面保護膜ＰＡＳ２のクラックの発生を防止することができる。この変形例における半導体装置の製造方法は、上述した図４２の場合の製造工程と同様の方法で行うことができる。
【０１３０】
なお、この変形例では、表面保護膜ＰＡＳ１の下にはガードリングＴＧＲ等の配線構造が無いため、表面保護膜ＰＡＳ１にも開口部ＯＰ３を形成してもよい。その場合、表面保護膜ＰＡＳ２の開口部ＯＰ４の位置は、表面保護膜ＰＡＳ１の開口部ＯＰ３の内側でも構わないし、外側でも構わない。また、その場合の製造方法を以下に示す。図３６〜図３７までの製造工程は、前記実施の形態４と同様である。そして、図３８〜図３９の工程で、表面保護膜ＰＡＳ１をエッチングして、開口部ＯＰ３を形成する。その後、図４０のように表面保護膜ＰＡＳ２を形成し、図４１で開口部ＯＰ２を形成する工程と同工程で、開口部ＯＰ４を形成することができる。
【０１３１】
また、変形例である図４３で説明した技術を、前述の実施の形態１〜４と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１３２】
（実施の形態６）
本実施の形態６では、パッドＰＤの表面領域のうちプローブを接触させるプローブ接触領域に形成されている開口部と、ワイヤを接続するワイヤ接続領域に形成されている開口部の大きさを相違させる例について説明する。
【０１３３】
図６は、前記実施の形態１で説明したパッドＰＤの表面領域の一例を示す図である。図６に示すように、パッドＰＤの表面領域には、電気的特性検査においてプローブ（探針）を接触させるプローブ接触領域ＰＲＯと、ワイヤボンディング工程において、ワイヤを接続するワイヤ接続領域ＰＤＲが存在する。このようなパッドＰＤに対して、前記実施の形態１〜４に示すような開口部ＯＰ１と開口部ＯＰ２を形成する（図８、図２６または図２９参照）。このとき、プローブ接触領域ＰＲＯにおいて露出する開口部ＯＰ２の大きさ（径）と、ワイヤ接続領域ＰＤＲにおいて露出する開口部ＯＰ２の大きさ（径）とは同じサイズとなっている。
【０１３４】
ここで、本発明者が検討した結果、例えば、前記実施の形態３で説明したように、図２９における最上層配線ＴＷＬの端部から開口部ＯＰ２の側面までの距離Ｘ（最上層配線ＴＷＬの領域のうち表面保護膜ＰＡＳ１と表面保護膜ＰＡＳ２で覆われている領域の長さ）と、ワイヤＷの一部が表面保護膜ＰＡＳ１上に乗り上げた場合に発生するクラックとの間に相関関係があることを新規に見出した。具体的には、距離Ｘが長ければ長いほど、クラックの発生が抑制される傾向があることを見出したのである。
【０１３５】
そこで、この知見に基づき、本発明者はパッドＰＤの構成に工夫を施した。以下に、この工夫を施した本実施の形態６におけるパッドＰＤの構成について説明する。なお、本実施の形態６で説明する技術は、前記実施の形態３で説明した構造（図２９）に限られるものではなく、他の実施の形態（例えば、図８または図２６）においても適用可能である。
【０１３６】
図４４は、本実施の形態６におけるパッドＰＤの表面領域を示す図である。図４４において、パッドＰＤの表面領域には、図６と同様に、プローブ接触領域ＰＲＯとワイヤ接続領域ＰＤＲが存在する。そして、本実施の形態６の特徴は、プローブ接触領域ＰＲＯにおいて露出する開口部ＯＰ２の大きさ（径）よりも、ワイヤ接続領域ＰＤＲにおいて露出する開口部ＯＰ２の大きさ（径）を小さくすることにある。つまり、本実施の形態６では、プローブ接触領域ＰＲＯの露出面積よりもワイヤ接続領域ＰＤＲの露出面積を小さくすることに特徴がある。
【０１３７】
これにより、ワイヤ接続領域ＰＤＲでは、図２９に示す距離Ｘが大きくなる。言い換えれば、ワイヤ接続領域ＰＤＲにおける開口部ＯＰ１から開口部ＯＰ２の長さが、プローブ接触領域ＰＲＯにおける開口部ＯＰ１から開口部ＯＰ２の長さよりも大きくなるようにしている。すなわち、ワイヤ接続領域ＰＤＲの表面保護膜ＰＡＳ２がアルミニウム膜ＡＬに接している面積は、プローブ接触領域ＰＲＯの表面保護膜ＰＡＳ２がアルミニウム膜ＡＬに接している面積よりも大きい。この結果、ワイヤＷの一部がパッド接続領域ＰＤＲからはみ出して表面保護膜ＰＡＳ２上に乗り上げてもクラックの発生を抑制できるのである。
【０１３８】
ここで、ワイヤ接続領域ＰＤＲだけでなくプローブ接触領域ＰＲＯの露出面積も小さくすることが考えられる。しかし、プローブ接触領域ＰＲＯは、信頼性の高い電気的特性検査を実施するために、しっかりプローブをパッドＰＤに接触させる必要がある。つまり、プローブ接触領域ＰＲＯの露出面積を不必要に小さくすると、プローブの接触面積が小さくなり、信頼性の高い電気的特性検査を実施できなくなるおそれがある。このことから、本実施の形態６では、プローブ接触領域ＰＲＯの大きさを確保しながら、ワイヤ接続領域ＰＤＲの露出面積だけを小さくしている。これにより、プローブを使用した電気的特性検査の信頼性を確保するとともに、ワイヤＷの位置ずれによるクラックの発生を抑制できるという顕著な効果が得られるのである。
【０１３９】
本実施の形態６における半導体装置は上記のように構成されており、その製造方法は、前記実施の形態１〜５における半導体装置の製造方法とほぼ同様である。異なる点は、開口部ＯＰ１と開口部ＯＰ２のパターニングを多少変更して、パッドＰＤ内のプローブ接触領域ＰＲＯの露出面積よりも、パッドＰＤ内のワイヤ接続領域ＰＤＲの露出面積を小さくするように加工する点である。このようにして、本実施の形態６における半導体装置を製造することができる。
【０１４０】
（実施の形態７）
本実施の形態は、反射防止膜ＡＲ（窒化チタン膜）の表面に、反射防止絶縁膜ＡＲＩが形成されている点が、前記実施の形態１〜６と相違する。以下に、前記実施の形態１との違いを比較して説明する。
【０１４１】
図４５は、本実施の形態７の半導体装置を示している。反射防止絶縁膜ＡＲＩは、例えば酸窒化シリコン膜（ＳｉＯＮ）からなり、反射防止膜ＡＲと同様に、レジストマスク形成時の反射防止機能を備えている。
【０１４２】
このような反射防止絶縁膜ＡＲＩは、例えば、反射防止膜ＡＲである窒化チタン膜を３０ｎｍ以下のように薄く形成した場合に効果がある。窒化チタン膜ＡＲを薄くすると、水分と化学反応を起こして酸化チタン膜ＴＯＸが形成された場合でも、その体積の膨張が少なくて済むというメリットがある。しかし、反射防止膜ＡＲを薄くすると、その上にレジスト材料を塗布した際に、その材料が透過して下地のアルミニウム膜ＡＬの表面が変質する恐れがある。このため、反射防止の機能を有するとともに、レジスト材料の透過を防ぐ機能を有する膜として反射防止絶縁膜ＡＲＩを形成している。これにより、半導体装置の信頼性を更に向上させることができる。なお、反射防止絶縁膜ＡＲＩの膜厚は、例えば、３０〜５０ｎｍ程度であり、反射防止膜ＡＲの膜厚よりも厚く形成することが望ましい。
【０１４３】
また、反射防止膜ＡＲを形成せずに、反射防止絶縁膜ＡＲＩのみを形成してもよい。その場合、酸化チタン膜ＴＯＸが形成されなくなるという効果がある。
【０１４４】
また、本実施の形態７では、反射防止絶縁膜ＡＲＩの材料として、酸窒化シリコン膜を例示したが、上記の機能を有するものであれば、例えば炭窒化シリコン膜（ＳｉＣＮ）のような他の材料で形成することも可能である。
【０１４５】
なお、反射防止絶縁膜ＡＲＩは、図１０で反射防止膜ＡＲを形成する際に、その上に形成することができる。その後、図１４のように開口部ＯＰ１から露出する反射防止絶縁膜ＡＲＩと反射防止膜ＡＲを除去する。その後の工程は、前記実施の形態１と同様なので、説明を省略する。
【０１４６】
本実施の形態７に開示した技術は、前記実施の形態１〜６と組み合わせて行うことも可能であり、より顕著な効果を得ることができる。
【０１４７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。なお、前記実施の形態１〜７を組み合わせてもよい。
【０１４８】
例えば、本実施の形態１〜７では、パッドＰＤにワイヤを接続する例を開示したが、金や半田からなるバンプ電極を形成することもできる。その場合、ワイヤ接続領域ＰＤＲにバンプ電極が形成される。また、バンプ電極を使用するパッケージ形態は、内部回路領域ＩＣＡとの抵抗遅延を考慮して、ワイヤ接続領域ＰＤＲが内部回路領域ＩＣＡに近いほうが望ましい。すなわち、バンプ電極で形成する場合には、図６および図４４で示したワイヤ接続領域ＰＤＲとプローブ接触領域ＰＲＯの位置が逆になる。
【０１４９】
また、表面保護膜ＰＡＳ２として窒化シリコン膜を開示したが、他の材料として、酸窒化シリコン膜で形成しても良い。
【０１５０】
また、本実施の形態１〜７に開示された発明は、ハロゲンフリーの部材を使用しない場合であっても、その効果を奏することは勿論である。
【産業上の利用可能性】
【０１５１】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【符号の説明】
【０１５２】
１Ｓ 半導体基板
ＡＬ アルミニウム膜
ＡＲ 反射防止膜
ＡＲＩ 反射防止絶縁膜
ＣＨＰ 半導体チップ
ＣＫ クラック
Ｄ ダイサー
ＧＤ グラインダ
ＧＲ ガードリング
ＧＲ１ ガードリング
ＧＲ２ ガードリング
ＧＲ３ ガードリング
ＧＲ４ ガードリング
ＨＤＰ 表面保護膜
ＩＣＡ 内部回路領域
ＩＬ１ 層間絶縁膜
ＩＬ２ 層間絶縁膜
ＩＬＡ 層間絶縁膜
ＩＬＢ 層間絶縁膜
ＩＬＣ 層間絶縁膜
ＭＲ 樹脂
ＯＰ１ 開口部
ＯＰ２ 開口部
ＰＡＳ１ 表面保護膜
ＰＡＳ２ 表面保護膜
ＰＤ パッド
ＰＤＲ パッド接続領域
ＰＬＧ１ プラグ
ＰＬＧ２ プラグ
ＰＲＯ プローブ接触領域
ＳＢ 半田ボール
ＴＥ 端子
ＴＧＲ ガードリング
ＴＮ 窒化チタン膜
ＴＯＸ 酸化チタン膜
ＴＷＬ 最上層配線
Ｖｄｄ 電源配線
Ｖｓｓ 基準電源配線
Ｗ ワイヤ
ＷＢ 配線基板
ＷＤ 溝
ＷＦ 半導体ウェハ
ＷＬ 配線
Ｘ 距離
【特許請求の範囲】
【請求項１】
（ａ）半導体基板の上層に形成されたパッドと、
（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜と、
（ｄ）前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材とを備え、
前記パッドは、
（ａ１）第１導体膜と、
（ａ２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包されており、
前記第１開口部の内部領域では前記反射防止膜が除去されている半導体装置であって、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１開口部の側面から露出する前記反射防止膜の側面は、前記第２表面保護膜で覆われていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記ハロゲンフリー部材は、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、アンチモンの含有率が０．０９重量％以下であることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記第１導体膜はアルミニウム膜であり、前記反射防止膜は窒化チタン膜であることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記第１表面保護膜は酸化シリコン膜であり、前記第２表面保護膜は窒化シリコン膜であることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置であって、
前記半導体基板は、端子を有する配線基板上に搭載されていることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置であって、
前記パッドと前記端子とはボンディングワイヤで接続されていることを特徴とする半導体装置。
【請求項８】
請求項６記載の半導体装置であって、
前記配線基板はハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置であって、
前記配線基板を構成しているハロゲンフリー部材は、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下であることを特徴とする半導体装置。
【請求項１０】
（ａ）半導体基板の上層に形成されたパッドと、
（ｂ）前記パッド上に第１開口部が形成された第１絶縁膜と、
（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１絶縁膜上に形成された表面保護膜とを備え、
前記パッドは、
（ａ１）第１導体膜と、
（ａ２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包されており、
前記第１開口部の内部領域では前記反射防止膜が除去されている半導体装置であって、
前記第１絶縁膜と前記表面保護膜は、プラズマＣＶＤ法により形成される膜であり、
前記第１絶縁膜は、前記表面保護膜を形成する場合よりも高密度のプラズマを使用して形成されることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置であって、
前記第１絶縁膜と前記表面保護膜のうち、前記第１絶縁膜は最もカバレッジ特性のよい膜であることを特徴とする半導体装置。
【請求項１２】
請求項１０記載の半導体装置であって、
前記第１絶縁膜と前記表面保護膜を合わせた総膜厚は、前記第１導体膜の膜厚よりも厚いことを特徴とする半導体装置。
【請求項１３】
請求項１０記載の半導体装置は、さらに、
前記第２開口部内を含む前記表面保護膜上に形成された樹脂部材を備え、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項１４】
半導体基板は配線形成領域とガードリング形成領域を有し、
前記配線形成領域には、
（ａ１）前記半導体基板の上層に形成された第１パッドと、
（ｂ１）前記第１パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ１）前記第１パッド上に第２開口部が形成され、前記第１パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とが形成され、
前記第１パッドは、
（ａ１１）第１導体膜と、
（ａ１２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包され、
前記第１開口部の内部領域では前記反射防止膜が除去されており、
前記ガードリング形成領域には、
（ａ２）前記半導体基板の上層に形成された第２パッドと、
（ｂ２）前記第２パッド上に第３開口部が形成された前記第１表面保護膜と、
（ｃ２）前記第３開口部を埋め込み、前記第２パッドおよび前記第１表面保護膜上に形成された前記第２表面保護膜とが形成され、
前記第２パッドは、
（ａ２１）前記第１導体膜と、
（ａ２２）前記第１導体膜上に形成された前記反射防止膜とを有し、
前記第３開口部の内部領域では前記反射防止膜が除去されていることを特徴とする半導体装置。
【請求項１５】
請求項１４記載の半導体装置であって、
前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材を備え、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項１６】
請求項１４記載の半導体装置であって、
前記ガードリング形成領域と前記半導体基板の端部との間の領域において、前記第２表面保護膜に、前記ガードリング形成領域を囲むように第４開口部が設けられていることを特徴とする半導体装置。
【請求項１７】
（ａ）半導体基板の上層に形成されたパッドと、
（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とを備え、
前記パッドは、
（ａ１）第１導体膜と、
（ａ２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包されており、
前記第１開口部の内部領域では前記反射防止膜が除去されている半導体装置であって、
前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在し、
前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成され、
前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とする半導体装置。
【請求項１８】
請求項１７記載の半導体装置であって、
前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材を備え、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項１９】
請求項１７記載の半導体装置であって、
前記プローブ接触領域は、前記ワイヤ接続領域よりも、前記半導体基板の端部から遠い領域であることを特徴とする半導体装置。
【請求項２０】
請求項１７記載の半導体装置であって、
前記反射防止膜と前記第１表面保護膜との間に、反射防止絶縁膜が形成されていることを特徴とする半導体装置。
【請求項２１】
半導体基板は配線形成領域とガードリング形成領域を有し、
前記配線形成領域には、
（ａ１）前記半導体基板の上層に形成された第１パッドと、
（ｂ１）前記第１パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ１）前記第１パッド上に第２開口部が形成され、前記第１パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とが形成され、
前記第１パッドは、
（ａ１１）第１導体膜と、
（ａ１２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包され、
前記第１開口部の内部領域では前記反射防止膜が除去されており、
前記ガードリング形成領域には、
（ａ２）前記半導体基板の上層に形成された第２パッドと、
（ｂ２）前記第２パッド上に形成された前記第１表面保護膜と、
（ｃ２）前記第１表面保護膜上に形成され、第４開口部を有する前記第２表面保護膜とが形成され、
前記第２パッドは、
（ａ２１）前記第１導体膜と、
（ａ２２）前記第１導体膜上に形成された前記反射防止膜とを有することを特徴とする半導体装置。
【請求項２２】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程と、
（ｉ）前記第２開口部を形成した前記第２表面保護膜を覆うように樹脂部材を形成する工程とを備える半導体装置の製造方法であって、
前記（ｉ）工程で形成される前記樹脂部材は、ハロゲンフリー部材であることを特徴とする半導体装置の製造方法。
【請求項２３】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１絶縁膜を形成する工程と、
（ｅ）前記第１絶縁膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１絶縁膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１絶縁膜上に表面保護膜を形成する工程と、
（ｈ）前記表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記表面保護膜に形成する工程とを備え、
前記（ｄ）工程は、プラズマＣＶＤ法により前記第１絶縁膜を形成し、
前記（ｇ）工程は、プラズマＣＶＤ法により前記表面保護膜を形成する半導体装置の製造方法であって、
前記（ｄ）工程で形成される前記第１絶縁膜は、前記（ｇ）工程で形成される前記表面保護膜よりも高密度のプラズマを使用して形成することを特徴とする半導体装置の製造方法。
【請求項２４】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程と、
（ｉ）前記第２開口部から露出する前記パッドの表面をエッチングする工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２５】
（ａ）配線を形成する配線形成領域と、ガードリングを形成するガードリング形成領域とを有する半導体基板の領域に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることにより、前記配線形成領域に第１パッドを形成し、前記ガードリング形成領域に第２パッドを形成する工程と、
（ｄ）前記第１パッドおよび前記第２パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記第１パッドの一部を露出する第１開口部と、前記第２パッドの一部を露出する第３開口部を、前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜と、前記第３開口部から露出する前記反射防止膜とを除去する工程と、
（ｇ）前記第１開口部内および前記第３開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記第１パッドを露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成するとともに、前記第３開口部には前記第２表面保護膜を埋め込んだままとする工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２６】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程とを備える半導体装置の製造方法であって、
前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在し、
前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成され、
前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２６記載の半導体装置の製造方法であって、
前記プローブ接触領域は、前記ワイヤ接続領域よりも、ダイシングラインから遠い領域であることを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２６記載の半導体装置の製造方法であって、
前記（ｂ）工程と前記（ｃ）工程の間に、前記反射防止膜上に反射防止絶縁膜を形成する工程を有し、
前記（ｆ）工程で、前記第１開口部から露出する前記反射防止絶縁膜、および、前記反射防止膜を除去することを特徴とする半導体装置の製造方法。
【請求項１】
（ａ）半導体基板の上層に形成されたパッドと、
（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜と、
（ｄ）前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材とを備え、
前記パッドは、
（ａ１）第１導体膜と、
（ａ２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包されており、
前記第１開口部の内部領域では前記反射防止膜が除去されている半導体装置であって、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１開口部の側面から露出する前記反射防止膜の側面は、前記第２表面保護膜で覆われていることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記ハロゲンフリー部材は、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、アンチモンの含有率が０．０９重量％以下であることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記第１導体膜はアルミニウム膜であり、前記反射防止膜は窒化チタン膜であることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、
前記第１表面保護膜は酸化シリコン膜であり、前記第２表面保護膜は窒化シリコン膜であることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置であって、
前記半導体基板は、端子を有する配線基板上に搭載されていることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置であって、
前記パッドと前記端子とはボンディングワイヤで接続されていることを特徴とする半導体装置。
【請求項８】
請求項６記載の半導体装置であって、
前記配線基板はハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置であって、
前記配線基板を構成しているハロゲンフリー部材は、塩素の含有率が０．０９重量％以下で、臭素の含有率が０．０９重量％以下であり、かつ、塩素と臭素の総量が０．１５重量％以下であることを特徴とする半導体装置。
【請求項１０】
（ａ）半導体基板の上層に形成されたパッドと、
（ｂ）前記パッド上に第１開口部が形成された第１絶縁膜と、
（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１絶縁膜上に形成された表面保護膜とを備え、
前記パッドは、
（ａ１）第１導体膜と、
（ａ２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包されており、
前記第１開口部の内部領域では前記反射防止膜が除去されている半導体装置であって、
前記第１絶縁膜と前記表面保護膜は、プラズマＣＶＤ法により形成される膜であり、
前記第１絶縁膜は、前記表面保護膜を形成する場合よりも高密度のプラズマを使用して形成されることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置であって、
前記第１絶縁膜と前記表面保護膜のうち、前記第１絶縁膜は最もカバレッジ特性のよい膜であることを特徴とする半導体装置。
【請求項１２】
請求項１０記載の半導体装置であって、
前記第１絶縁膜と前記表面保護膜を合わせた総膜厚は、前記第１導体膜の膜厚よりも厚いことを特徴とする半導体装置。
【請求項１３】
請求項１０記載の半導体装置は、さらに、
前記第２開口部内を含む前記表面保護膜上に形成された樹脂部材を備え、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項１４】
半導体基板は配線形成領域とガードリング形成領域を有し、
前記配線形成領域には、
（ａ１）前記半導体基板の上層に形成された第１パッドと、
（ｂ１）前記第１パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ１）前記第１パッド上に第２開口部が形成され、前記第１パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とが形成され、
前記第１パッドは、
（ａ１１）第１導体膜と、
（ａ１２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包され、
前記第１開口部の内部領域では前記反射防止膜が除去されており、
前記ガードリング形成領域には、
（ａ２）前記半導体基板の上層に形成された第２パッドと、
（ｂ２）前記第２パッド上に第３開口部が形成された前記第１表面保護膜と、
（ｃ２）前記第３開口部を埋め込み、前記第２パッドおよび前記第１表面保護膜上に形成された前記第２表面保護膜とが形成され、
前記第２パッドは、
（ａ２１）前記第１導体膜と、
（ａ２２）前記第１導体膜上に形成された前記反射防止膜とを有し、
前記第３開口部の内部領域では前記反射防止膜が除去されていることを特徴とする半導体装置。
【請求項１５】
請求項１４記載の半導体装置であって、
前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材を備え、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項１６】
請求項１４記載の半導体装置であって、
前記ガードリング形成領域と前記半導体基板の端部との間の領域において、前記第２表面保護膜に、前記ガードリング形成領域を囲むように第４開口部が設けられていることを特徴とする半導体装置。
【請求項１７】
（ａ）半導体基板の上層に形成されたパッドと、
（ｂ）前記パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ）前記パッド上に第２開口部が形成され、前記パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とを備え、
前記パッドは、
（ａ１）第１導体膜と、
（ａ２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包されており、
前記第１開口部の内部領域では前記反射防止膜が除去されている半導体装置であって、
前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在し、
前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成され、
前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とする半導体装置。
【請求項１８】
請求項１７記載の半導体装置であって、
前記第２開口部内を含む前記第２表面保護膜上に形成された樹脂部材を備え、
前記樹脂部材は、ハロゲンフリー部材から構成されていることを特徴とする半導体装置。
【請求項１９】
請求項１７記載の半導体装置であって、
前記プローブ接触領域は、前記ワイヤ接続領域よりも、前記半導体基板の端部から遠い領域であることを特徴とする半導体装置。
【請求項２０】
請求項１７記載の半導体装置であって、
前記反射防止膜と前記第１表面保護膜との間に、反射防止絶縁膜が形成されていることを特徴とする半導体装置。
【請求項２１】
半導体基板は配線形成領域とガードリング形成領域を有し、
前記配線形成領域には、
（ａ１）前記半導体基板の上層に形成された第１パッドと、
（ｂ１）前記第１パッド上に第１開口部が形成された第１表面保護膜と、
（ｃ１）前記第１パッド上に第２開口部が形成され、前記第１パッドおよび前記第１表面保護膜上に形成された第２表面保護膜とが形成され、
前記第１パッドは、
（ａ１１）第１導体膜と、
（ａ１２）前記第１導体膜上に形成された反射防止膜とを有し、
前記第１開口部の内部領域に前記第２開口部が内包され、
前記第１開口部の内部領域では前記反射防止膜が除去されており、
前記ガードリング形成領域には、
（ａ２）前記半導体基板の上層に形成された第２パッドと、
（ｂ２）前記第２パッド上に形成された前記第１表面保護膜と、
（ｃ２）前記第１表面保護膜上に形成され、第４開口部を有する前記第２表面保護膜とが形成され、
前記第２パッドは、
（ａ２１）前記第１導体膜と、
（ａ２２）前記第１導体膜上に形成された前記反射防止膜とを有することを特徴とする半導体装置。
【請求項２２】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程と、
（ｉ）前記第２開口部を形成した前記第２表面保護膜を覆うように樹脂部材を形成する工程とを備える半導体装置の製造方法であって、
前記（ｉ）工程で形成される前記樹脂部材は、ハロゲンフリー部材であることを特徴とする半導体装置の製造方法。
【請求項２３】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１絶縁膜を形成する工程と、
（ｅ）前記第１絶縁膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１絶縁膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１絶縁膜上に表面保護膜を形成する工程と、
（ｈ）前記表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記表面保護膜に形成する工程とを備え、
前記（ｄ）工程は、プラズマＣＶＤ法により前記第１絶縁膜を形成し、
前記（ｇ）工程は、プラズマＣＶＤ法により前記表面保護膜を形成する半導体装置の製造方法であって、
前記（ｄ）工程で形成される前記第１絶縁膜は、前記（ｇ）工程で形成される前記表面保護膜よりも高密度のプラズマを使用して形成することを特徴とする半導体装置の製造方法。
【請求項２４】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程と、
（ｉ）前記第２開口部から露出する前記パッドの表面をエッチングする工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２５】
（ａ）配線を形成する配線形成領域と、ガードリングを形成するガードリング形成領域とを有する半導体基板の領域に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることにより、前記配線形成領域に第１パッドを形成し、前記ガードリング形成領域に第２パッドを形成する工程と、
（ｄ）前記第１パッドおよび前記第２パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記第１パッドの一部を露出する第１開口部と、前記第２パッドの一部を露出する第３開口部を、前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜と、前記第３開口部から露出する前記反射防止膜とを除去する工程と、
（ｇ）前記第１開口部内および前記第３開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記第１パッドを露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成するとともに、前記第３開口部には前記第２表面保護膜を埋め込んだままとする工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２６】
（ａ）半導体基板の上層に第１導体膜を形成する工程と、
（ｂ）前記第１導体膜上に反射防止膜を形成する工程と、
（ｃ）前記第１導体膜と前記反射防止膜をパターニングすることによりパッドを形成する工程と、
（ｄ）前記パッドを覆うように第１表面保護膜を形成する工程と、
（ｅ）前記第１表面保護膜をパターニングすることにより、前記パッドの一部を露出する第１開口部を前記第１表面保護膜に形成する工程と、
（ｆ）前記第１開口部から露出する前記反射防止膜を除去する工程と、
（ｇ）前記第１開口部内を含む前記第１表面保護膜上に第２表面保護膜を形成する工程と、
（ｈ）前記第２表面保護膜をパターニングすることにより、前記パッドの一部を露出し、かつ、前記第１開口部に内包される第２開口部を前記第２表面保護膜に形成する工程とを備える半導体装置の製造方法であって、
前記パッドには、プローブを接触させるプローブ接触領域と、ワイヤを接続するワイヤ接続領域が存在し、
前記第１開口部および前記第２開口部は、前記プローブ接触領域と前記ワイヤ接続領域にわたって形成され、
前記ワイヤ接続領域の前記第２開口部の大きさは、前記プローブ接触領域の前記第２開口部の大きさよりも小さいことを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２６記載の半導体装置の製造方法であって、
前記プローブ接触領域は、前記ワイヤ接続領域よりも、ダイシングラインから遠い領域であることを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２６記載の半導体装置の製造方法であって、
前記（ｂ）工程と前記（ｃ）工程の間に、前記反射防止膜上に反射防止絶縁膜を形成する工程を有し、
前記（ｆ）工程で、前記第１開口部から露出する前記反射防止絶縁膜、および、前記反射防止膜を除去することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【公開番号】特開２０１０−２７２６２１（Ｐ２０１０−２７２６２１Ａ）
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願番号】特願２００９−１２１８５０（Ｐ２００９−１２１８５０）
【出願日】平成２１年５月２０日（２００９．５．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願日】平成２１年５月２０日（２００９．５．２０）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]