半導体集積回路装置および半導体集積回路装置の製造方法
【課題】現在のＬＳＩ、すなわち、半導体集積回路装置の製造工程においては、デバイスの組み立て（たとえばレジン封止）後に、高温（たとえば摂氏８５から１３０度程度）・高湿（たとえば湿度８０％程度）の環境下での電圧印加試験（すなわち、高温・高湿試験）が広く行われている。これに関して、高温・高湿試験中に、正電圧が印加されるアルミニウム系ボンディング・パッドの上面端部において、封止レジン等を通して侵入した水分に起因する電気化学反応により、反射防止膜である窒化チタン膜が酸化されて膨張し、上部膜との剥がれや、膜クラックが発生することが、本願発明者等によって明らかにされた。
【解決手段】本願発明は、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去するものである。
【解決手段】本願発明は、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去するものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）および半導体集積回路装置（または半導体装置）の製造方法におけるアルミニウム系のバンディング・パット等のパッド電極周辺技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００６−３０３４５２号公報（特許文献１）または米国特許公開２００６−０２４９８４５号公報（特許文献２）には、パッド部分における外来水分等による電池反応に起因するアルミニウム系パッドの溶出を防止するために、アルミニウム系ボンディング・パッドの上面周辺端部の窒化チタン膜等の反射防止膜の側面まで含めて窒化シリコン膜等で被覆する技術が開示されている。
【０００３】
日本特開２００７−１０３５９３号公報（特許文献３）には、パッド部分における水分等による局所電池効果に起因するアルミニウム系パッドの溶出を防止するために、アルミニウム系アルミニウム系ボンディング・パッドの上面周辺端部の窒化チタン膜等の反射防止膜の側面まで含めて窒化シリコン膜等で被覆する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３０３４５２号公報
【特許文献２】米国特許公開２００６−０２４９８４５号公報
【特許文献３】特開２００７−１０３５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、すなわち、半導体集積回路装置の製造工程においては、デバイスの組み立て（たとえばレジン封止）後に、高温（たとえば摂氏８５から１３０度程度）・高湿（たとえば湿度８０％程度）の環境下での電圧印加試験（すなわち、高温・高湿試験）が広く行われている。これに関して、高温・高湿試験中に、正電圧が印加されるアルミニウム系ボンディング・パッドの上面端部において、封止レジン等を通して侵入した水分に起因する電気化学反応により、反射防止膜である窒化チタン膜が酸化されて膨張し、上部膜との剥がれや、膜クラックが発生することが、本願発明者等によって明らかにされた。
【０００６】
本願発明は、これらの課題を解決するためになされたものである。
【０００７】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、本願の一つの発明は、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去するものである。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去することにより、チタン酸化の影響のパッド外への拡大を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本願の実施の形態１（実施の形態２から５についても同じ）の半導体集積回路装置のチップ内レイアウト（第1の主面）を示す模式平面図である。
【図２】図１のチップを封止したＢＧＡパッケージの正断面図である。
【図３】本願の実施の形態１の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図４】図３に対応する部分のワイヤ・ボンディング後の状況を示すボンディング・パッド部周辺拡大平面図である。
【図５】図３のＸ−Ｘ’に対応するチップ断面図である。
【図６】図３のＹ−Ｙ’に対応するチップ断面図である。
【図７】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。
【図８】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。
【図９】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。
【図１０】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。
【図１１】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。
【図１２】本願の実施の形態２の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図１３】図１２のＸ−Ｘ’に対応するチップ断面図である。
【図１４】図１２のＡ−Ａ’に対応するチップ断面図である。
【図１５】図１２のＹ−Ｙ’に対応するチップ断面図である。
【図１６】本願の実施の形態３の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図１７】図１６のＹ−Ｙ’に対応するチップ断面図である。
【図１８】本願の実施の形態４の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図１９】図１８のＸ−Ｘ’に対応するチップ断面図である。
【図２０】図１８のＹ−Ｙ’に対応するチップ断面図である。
【図２１】本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。
【図２２】本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部およびパッド開口パターニング用レジスト膜形成工程）である。
【図２３】本願の実施の形態５の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図２４】図２３のＸ−Ｘ’に対応するチップ断面図である。
【図２５】図２３のＹ−Ｙ’に対応するチップ断面図である。
【図２６】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。
【図２７】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。
【図２８】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。
【図２９】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。
【図３０】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。
【発明を実施するための形態】
【００１４】
〔実施の形態の概要〕
先ず、本願において開示される代表的な発明の概要を説明する。
【００１５】
１．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系メタル膜パターン；
（ｃ）前記アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｄ）前記窒化チタン膜の上面を含む前記半導体チップの前記第1の主面を覆う絶縁性表面保護膜；
（ｅ）前記絶縁性表面保護膜に形成されたボンディング・パッド開口；
（ｆ）前記窒化チタン膜に設けられたボンディング・パッド開口に対応する第1開口部；
（ｇ）前記第1開口部の外部近傍の前記窒化チタン膜に設けられた第２開口部。
【００１６】
２．前記１項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの前記第２開口部は、前記絶縁性表面保護膜で覆われている。
【００１７】
３．前記２項の半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００１８】
４．前記１または３項の半導体集積回路装置において、前記窒化チタン膜上は、前記絶縁性表面保護膜で覆われているが、前記第２開口部は、前記絶縁性表面保護膜で覆われていない。
【００１９】
５．前記１から４項のいずれか一つの半導体集積回路装置において、前記第２開口部の前記アルミニウム系メタル膜パターン表面には、不導態膜が形成されている。
【００２０】
６．前記１から５項のいずれか一つの半導体集積回路装置において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【００２１】
７．前記１から６項のいずれか一つの半導体集積回路装置において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【００２２】
８．前記１かた７項のいずれか一つの半導体集積回路装置において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成されている。
【００２３】
９．前記１から８項のいずれか一つの半導体集積回路装置において、前記第1開口部は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【００２４】
１０．前記１から９項のいずれか一つの半導体集積回路装置において、前記ウエハ・テスト・プローブ・コンタクト領域内の針跡部分においては、前記アルミニウム系メタル膜パターン表面の不導態膜が除去されている。
【００２５】
１１．前記１から９項のいずれか一つの半導体集積回路装置において、前記アルミニウム系メタル膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【００２６】
１２．前記１から１１項のいずれか一つの半導体集積回路装置において、更に、以下を含む：
（ｈ）前記半導体チップの前記第1の主面、前記アルミニウム系メタル膜パターン、前記窒化チタン膜、前記第1開口部、および、前記第２開口部は、ハロゲン・フリー・レジンにより封止されている。
【００２７】
更に、本願において開示されるその他の発明の概要を説明する。
【００２８】
１３．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハのデバイス面上の多層配線層上に形成された下層バリア・メタル膜、中層アルミニウム系メタル膜、上層バリア・メタル膜を含む金属複合膜をパターニングすることにより、金属複合膜パターンを形成する工程；
（ｂ）前記金属複合膜パターンの上面を含む前記半導体ウエハの前記デバイス面上のほぼ全面に、絶縁性表面保護膜を成膜する工程；
（ｃ）前記工程（ｂ）の後であって前記工程（ｄ）の前に、前記絶縁性表面保護膜にボンディング・パッド開口を形成する工程；
（ｄ）前記上層バリア・メタル膜のボンディング・パッド開口に対応する部分に第1開口部を形成する工程；
（ｅ）前記第1開口部の外部近傍の前記上層バリア・メタル膜に第２開口部を形成する工程。
【００２９】
１４．前記１３項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｂ）および（ｄ）よりも前に実行される。
【００３０】
１５．前記１３項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記工程（ｂ）および（ｃ）よりも後であって、ほぼ同時に実行される。
【００３１】
１６．前記１３項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００３２】
１７．前記１５項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記絶縁性表面保護膜および前記上層バリア・メタル膜を同一のエッチング・マスクを用いて、連続的に加工することにより実行される。
【００３３】
１８．前記１３から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【００３４】
１９．前記１３から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【００３５】
２０．前記１３から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成される。
【００３６】
２１．前記１３から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記金属複合膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【００３７】
２２．前記１３から２１項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ａ）、（ｄ）及び（ｅ）の後、前記中層アルミニウム系メタル膜の露出した表面部分に対して、不導態化処理を実施する工程。
【００３８】
２３．前記１３から２２項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｇ）前記工程（ａ）から（ｅ）の後、前記第1開口部の前記中層アルミニウム系メタル膜の表面にプローブ針を当て、表面の不導態膜を破ってコンタクトを取ることにより、ウエハ・プローブ検査を実行する工程。
【００３９】
２４．前記２３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記金属複合膜上を、ハロゲン・フリー・レジンにより封止する工程。
【００４０】
更に、本願において開示されるその他の発明の概要を説明する。
【００４１】
２５．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系の複数のボンディング・パッド；
（ｃ）前記第1の主面上及び各ボンディング・パッドの周辺部を覆う絶縁性表面保護膜；
（ｄ）各ボンディング・パッド上に設けられた前記絶縁性表面保護膜の第1の開口、
ここで、各ボンディング・パッド上には、窒化チタン膜がない。
【００４２】
２６．前記２５項の半導体集積回路装置において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置されている。
【００４３】
２７．前記２５または２６項の半導体集積回路装置において、各ボンディング・パッドは、同層のアルミニウム系の配線と一体に連結されており、前記配線上には、窒化チタン膜が形成されている。
【００４４】
２８．前記２５から２７項のいずれか一つの半導体集積回路装置において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【００４５】
２９．前記２５から２８項のいずれか一つの半導体集積回路装置において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有している。
【００４６】
３０．前記２５から２９項のいずれか一つの半導体集積回路装置において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われている。
【００４７】
３１．前記２５から３０項のいずれか一つの半導体集積回路装置において、更に、以下を含む：
（ｅ）前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜を覆うハロゲン・フリーである封止レジン部材。
【００４８】
３２．前記２６から３１項のいずれか一つの半導体集積回路装置において、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
更に、本願において開示されるその他の発明の概要を説明する。
【００４９】
３３．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第1の主面上の第1の絶縁膜上に、アルミニウム系メタル膜を形成する工程；
（ｂ）前記アルミニウム系メタル膜上に、窒化チタン膜を形成する工程；
（ｃ）前記アルミニウム系メタル膜および前記窒化チタン膜を含む複合膜をパターニングすることによって、複数のボンディング・パッドとなるべき複合膜パターンを形成する工程；
（ｄ）前記複合膜パターンから前記窒化チタン膜を除去することによって、各ボンディング・パッドの上面を露出させる工程；
（ｅ）前記前記半導体チップの前記第1の主面、および、各ボンディング・パッド上に絶縁性表面保護膜を形成する工程；
（ｆ）各ボンディング・パッド上の前記絶縁性表面保護膜に第1の開口を形成する工程。
【００５０】
３４．前記３３項の半導体集積回路装置の製造方法において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置される。
【００５１】
３５．前記３３または３４項の半導体集積回路装置の製造方法において、前記複合膜パターンは、各ボンディング・パッドと同層のアルミニウム系の配線を含む。
【００５２】
３６．前記３５項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【００５３】
３７．前記３３から３６項のいずれか一つの半導体集積回路装置の製造方法において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有する。
【００５４】
３８．前記３３から３７項のいずれか一つの半導体集積回路装置の製造方法において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われる。
【００５５】
３９．前記３３から３８項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下を含む：
（ｇ）前記工程（ｆ）の後、前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜上を覆うように、ハロゲン・フリー・レジン部材により封止する工程。
【００５６】
４０．前記３３から３９項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｄ）の後には、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
【００５７】
更に、本願において開示されるその他の発明の概要を説明する。
【００５８】
１．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられた多層配線層；
（ｃ）前記半導体チップの前記第1の主面に設けられたＩ/Ｏ回路領域；
（ｄ）前記多層配線層上に設けられ、ボンディング・パッド部および、それと前記Ｉ/Ｏ回路領域を相互に連結する配線部を有するアルミニウム系メタル膜パターン；
（ｅ）前記アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｆ）前記多層配線層、前記アルミニウム系メタル膜パターン、および窒化チタン膜の上面を覆うように形成された絶縁性表面保護膜；
（ｇ）前記ボンディング・パッド部の内部に対応するように、前記窒化チタン膜および前記絶縁性表面保護膜を貫通して設けられたボンディング・パッド開口；
（ｈ）前記アルミニウム系メタル膜パターンの上面であって、前記ボンディング・パッド開口以外の部分の一部に設けられた窒化チタン膜除去部、
ここで、前記ボンディング・パッド開口と前記窒化チタン膜除去部は相互に連結していない。
【００５９】
２．前記１項の半導体集積回路装置において、前記窒化チタン膜除去部は、前記ボンディング・パッド部内において前記ボンディング・パッド開口を取り巻くようにリング状に設けられた第1窒化チタン膜除去部を有する。
【００６０】
３．前記１項の半導体集積回路装置において、前記窒化チタン膜除去部は、前記ボンディング・パッド部と前記回路部との境界近傍に設けられた第２窒化チタン膜除去部を有する。
【００６１】
４．前記１項の半導体集積回路装置において、前記窒化チタン膜除去部は、前記ボンディング・パッド部内において前記ボンディング・パッド開口を取り巻くようにリング状に設けられ第1窒化チタン膜除去部と、前記ボンディング・パッド部と前記回路部との境界近傍に設けられ第２窒化チタン膜除去部を有する。
【００６２】
５．前記１から４項のいずれか一つの半導体集積回路装置において、前記窒化チタン膜除去部は、前記絶縁性表面保護膜で覆われている。
【００６３】
６．前記１から４項のいずれか一つの半導体集積回路装置において、前記窒化チタン膜除去部は、前記絶縁性表面保護膜で覆われていない。
【００６４】
７．前記１から６項のいずれか一つの半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００６５】
８．前記２、および４から７項のいずれか一つの半導体集積回路装置において、前記第1窒化チタン膜除去部の幅は、０．３マイクロ・メートルから２マイクロ・メートルである。
【００６６】
９．前記３から８項のいずれか一つの半導体集積回路装置において、前記第２窒化チタン膜除去部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【００６７】
１０．前記１から９項のいずれか一つの半導体集積回路装置において、前記ボンディング・パッド部の幅は、前記窒化チタン膜除去部の幅よりも広い。
【００６８】
１１．前記１から１０項のいずれか一つの半導体集積回路装置において、前記ボンディング・パッド開口は、長方形を呈している。
【００６９】
１２．前記１１項の半導体集積回路装置において、前記ボンディング・パッド開口は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【００７０】
１３．前記１２項の半導体集積回路装置において、更に、
（ｉ）前記ウエハ・テスト・プローブ・コンタクト領域の前記アルミニウム系メタル膜パターンの前記上面に形成されたプローブ痕。
【００７１】
１４．前記１２または１３項の半導体集積回路装置において、更に、
（ｊ）前記ワイヤ・ボンディング領域に接続されたボンディング・ワイヤ。
【００７２】
１５．前記１から１４項のいずれか一つの半導体集積回路装置において、更に、
（ｋ）前記半導体チップの前記第1の主面側を覆う封止レジン部材。
【００７３】
１６．前記１５項の半導体集積回路装置において、前記封止レジン部材は、実質的にハロゲン・フリーである。
【００７４】
１７．前記１３項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの露出部は、前記プローブ痕の部分を除き、不導態膜で覆われている。
【００７５】
１８．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられた多層配線層；
（ｃ）前記半導体チップの前記第1の主面に設けられたＩ/Ｏ回路領域；
（ｄ）前記多層配線層上に設けられ、ボンディング・パッド部および、これと前記Ｉ/Ｏ回路領域を相互に連結する配線部を有する複数のアルミニウム系メタル膜パターン；
（ｅ）各アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｆ）前記多層配線層、前記アルミニウム系メタル膜パターン、および窒化チタン膜の上面を覆うように形成された絶縁性表面保護膜；
（ｇ）前記ボンディング・パッド部の内部に対応するように、前記窒化チタン膜および前記絶縁性表面保護膜を貫通して設けられたボンディング・パッド開口；
（ｈ）各アルミニウム系メタル膜パターンの上面の一部であって、前記ボンディング・パッド開口以外のボンディング・パッド部の全域を含むように設けられた窒化チタン膜除去部、
ここで、前記ボンディング・パッド開口は、その全周において前記窒化チタン膜除去部と相互に連結している。
【００７６】
１９．前記１８項の半導体集積回路装置において、前記ボンディング・パッド部は、前記チップ端部に沿って第1の方向に列を成すように配置されている。
【００７７】
２０．前記１８または１９項の半導体集積回路装置において、少なくとも前記配線部の前記Ｉ/Ｏ回路領域に近い側の各アルミニウム系メタル膜パターンの前記上面は、前記窒化チタン膜に被覆されている。
【００７８】
２１．前記１８から２０項のいずれか一つの半導体集積回路装置において、前記窒化チタン膜除去部は、前記絶縁性表面保護膜で覆われている。
【００７９】
２２．前記１８から２１項のいずれか一つの半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００８０】
２３．前記１８から２２項のいずれか一つの半導体集積回路装置において、前記ボンディング・パッド開口は、長方形を呈している。
【００８１】
２４．前記２３項の半導体集積回路装置において、前記ボンディング・パッド開口は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【００８２】
２５．前記２４項の半導体集積回路装置において、更に、
（ｉ）各アルミニウム系メタル膜パターンの前記ウエハ・テスト・プローブ・コンタクト領域の前記上面に形成されたプローブ痕。
【００８３】
２６．前記２４または２５項の半導体集積回路装置において、更に、
（ｊ）前記ワイヤ・ボンディング領域に接続されたボンディング・ワイヤ。
【００８４】
２７．前記１８から２６項のいずれか一つの半導体集積回路装置において、更に、
（ｋ）前記半導体チップの前記第1の主面側を覆う封止レジン部材。
【００８５】
２８．前記２７項の半導体集積回路装置において、前記封止レジン部材は、実質的にハロゲン・フリーである。
【００８６】
２９．前記２５項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの露出部は、前記プローブ痕の部分を除き、不導態膜で覆われている。
【００８７】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００８８】
更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００８９】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリ・メタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクト・ホール形成、タングステン・プラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナル・パッシベーション膜へのパッド開口の形成あたりまで（ウエハ・レベル・パッケージ・プロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。ＦＥＯＬ工程の内、ゲート電極パターニング工程、コンタクト・ホール形成工程等は、特に微細な加工が要求される微細加工工程である。一方、ＢＥＯＬ工程においては、ビアおよびトレンチ形成工程、特に、比較的下層のローカル配線（たとえば銅系ダマシン方式６層程度の構成の埋め込み配線では、Ｍ１からＭ４あたりまでの微細埋め込み配線）等において、特に微細加工が要求される。なお、「ＭＮ（通常Ｎ＝１から１５程度）」で、下から第Ｎ層配線を表す。Ｍ１は第１層配線であり、Ｍ３は第３層配線である。ここで説明する例では、アルミニウム系パッド電極層およびその直下のタングステン・ビア層の下に６層のメタル配線層がある。
【００９０】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。すなわち、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。具体的には、銅配線、金ワイヤ、窒化チタン、アルミニウム層、ポリイミド膜等について同様である。
【００９１】
また、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００９２】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００９３】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００９４】
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチ・ストップ膜として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
【００９５】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００９６】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００９７】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。以下の実施の形態で使用するウエハについても同様である。
【００９８】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００９９】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【０１００】
１．本願の実施の形態１の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１から図１１）
ここでは、９０ｎｍテクノロジ・ノードの高信頼性ＣＭＩＳ ＬＳＩデバイスを例にとり説明する。先ず、本願発明のデバイス構造の要部であるパッド周辺構造が適用されるＬＳＩデバイスのレイアウトおよび同ＬＳＩデバイスを組み込んだパッケージ構造の概要について、以下のサブ・セクション（１−１）において説明する。
【０１０１】
なお、本実施の形態１のパッド周辺構造の特徴は、ファイナル・パッシベーション膜の下において、各ボンディング・パッド部のボンディング・パッド開口の周辺にスペースを置いて、上層バリア・メタル層を除去したリング状の領域を設けるところにある。なお、全周に設けるのは、チタンの酸化が発生する起点は、ボンディング・パッド開口との境界であるから全起点を押さえるためである。すなわち、ボンディング・パッド開口の外周のどの点からチタンの異常酸化が開始したとしても、その全長が短ければ応力も弱く無機パッシベーション膜等（補助絶縁膜等の含む）のクラックに至らないからである。
【０１０２】
また、セクション２に示すように、チタンの異常酸化に特に敏感なのは、ボンディング・パッドの配線部側であるから、リング状窒化チタン膜除去部は必ずしも全周に閉じた図形として形成する必要はない。たとえば、境界近傍領域３２（図３等）部分のみ、または、その部分を中心とした部分に線状パターンとして設けてもよい。しかし、ボンディング・パッドの配線側でない部分において発生したチタン異常酸化も、それに起因して無機系絶縁膜のクラックが発生すると、そのクラックに水分が結露して新たな異常発生源となる可能性があるので、更に信頼性を上げるには、全周に閉じた図形として形成することが好適である。
【０１０３】
ここでは、リング状窒化チタン膜除去部として一体のリング状図形（閉じた図形）を例示したが、分割されたリング（たとえばリング状に配列されたドットの集合図形）であってもよい。
ただし、一体の方が、無機系パッシベーション膜等のクラックに至るチタン異常酸化の経路を遮断する能力は大きくなる。
【０１０４】
なお、ボンディング・パッド開口の外周側面をその外部から内部に渡って、耐湿性の無機絶縁膜で覆う方法が考えられるが、エッチング回数が多くなり、アルミニウム系メタル上面の荒れ等の問題がある。
【０１０５】
１−１．本願の実施の形態１から５に共通の半導体集積回路装置のチップ内レイアウトおよびの例示（主に図1及び図２）
図１は、本願の実施の形態１（実施の形態２から５についても同じ）の半導体集積回路装置のチップ内レイアウト（第1の主面）を示す模式平面図である。図２は、図１のチップを封止したＢＧＡパッケージの正断面図である。
【０１０６】
先ず、本願の実施の形態１（実施の形態２から５についても同じ）の半導体集積回路装置のチップ内レイアウトの概要を説明する。図１に示すように、たとえば、シリコン系の半導体チップ２の第1の主面２ａ（裏面または第2の主面２ｂに対向する面）上の中心部にコア回路領域９が設けられ、それを取り巻くように環状電源Ｖｄｄ幹配線８（たとえばアルミニウム・パッド層で構成されている）、環状電源Ｖｓｓ幹配線７（たとえばアルミニウム・パッド層で構成されている）、および多数のＩ/Ｏ回路が配置されたＩ/Ｏ回路領域６が設けられている。Ｉ/Ｏ回路領域６の外側のチップ２の周辺部には、各辺に沿って複数のボンディング・パッド（ボンディング・パッド部）４から構成されたボンディング・パッド列５がそれぞれ設けられている。なお、ボンディング・パッド４は、アルミニウム・パッド層で構成されている。ボンディング・パッド列５の外側のチップ２の周辺エッジ部には、ガード・リング３がチップ２の周辺を取り囲むように設けられている。ガード・リング３の最上層メタル層は、たとえば、アルミニウム・パッド層で構成されている。パッド周辺拡大部Ｒについては、図３等で説明する。なお、ここで例示するボンディング・パッド４は、ほぼ長方形（コーナ部にラウンド部があってもよい。また、周辺部に目印等の変形部があってもよい）であるが、正方形等の矩形や斜め線または曲線を含む図形であってもよい。なお、ここでは、Ｉ/Ｏ回路領域６をコア回路領域９とボンディング・パッド列５が設けられた領域の間に配置する例を示したが、コア回路領域９とガード・リング３の間の領域に設けるようにしてもよい。この場合は、ボンディング・パッド列５の下にもＩ/Ｏ回路を配置することができるので、更にスペースを有効活用することができる。一方、Ｉ/Ｏ回路領域６をコア回路領域９とボンディング・パッド列５が設けられた領域の間に配置する例では、ボンディング・パッド４とＩ/Ｏ回路領域６の間に距離が取れるので、信頼性を向上することができる。
【０１０７】
図２に、このチップの最終的な利用形態の一例であるＢＧＡパッケージ１１の断面を示す。なお、最終的な利用形態としては、ＢＧＡパッケージのほか、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）その他のパッケージ形式でもよい。図２に示すように、配線基板（インターポーザ、単層または多層配線基板）１２は、たとえばガラス・エポキシ系の有機系配線基板コア材１４にスルーホール（ビア）１７が設けられている。有機系配線基板コア材１４の上面１２ａおよび下面１２ｂには、バンプ・ランド１５、基板上配線１９、外部リード２１等が設けられており、それらの上には必要に応じて、ソルダー・レジスト膜１８が形成されている。バンプ・ランド１５上には、パッケージ接続用の半田バンプ１６が設けられている。配線基板１２の上面１２ａには、たとえばＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着剤層２２を介して半導体チップ２がダイ・ボンディングされている。半導体チップ２の表面２ａの各ボンディング・パッド４は、たとえば、金を主要な成分とする金ボンディング・ワイヤ２３によって、外部リード２１と接続されている。この配線基板１２の上面１２ａは、たとえばエポキシ系の樹脂を主要な樹脂成分として含む封止レジン２４によって、チップ２の上面２ａやワイヤ２３を内部に封止するように樹脂封止されている。
【０１０８】
なお、個々で使用する封止レジンは、環境対策等から難燃剤にハロゲン系物質（主に臭素）を含まない「ハロゲン・フリー・レジン」が望ましいが、封止の信頼性の面から見ると、ハロゲン・フリー・レジンは通常のレジンよりも、塩素等の他のハロゲン元素を多く含む傾向がある。すなわち、WEEE(Waste Electrical and Electronic Equipment)指令を踏まえ、半導体チップのパッケージ材料へのハロゲン・フリー化（レジン：塩素(Cl) 含有率:0.09wt%以下 2.臭素(Br) 含有率:0.09wt%以下 3.アンチモン(Sb)含有率:0.09wt%以下）の要求が増大している。しかし、パッケージ材料の変更により、従来は顕在化していなかった、製品組み立て後の高温及び高湿環境の電圧印加試験にて、正電圧印加パッド部側壁よりアルミニウム上窒化チタン膜が酸化し、窒化チタン膜とその上部膜との剥がれや、窒化チタン膜が酸化することによる体積膨張によるクラック起因のチップ破壊不良が発生しやすいことが判明した。
【０１０９】
１−２．本願の実施の形態１の半導体集積回路装置のパッド周辺構造および半導体集積回路装置の製造方法の説明（主に図３から図１１）
図３は、本願の実施の形態１の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図４は、図３に対応する部分のワイヤ・ボンディング後の状況を示すボンディング・パッド部周辺拡大平面図である。図５は、図３のＸ−Ｘ’に対応するチップ断面図である。図６は、図３のＹ−Ｙ’に対応するチップ断面図である。
【０１１０】
本願の実施の形態１の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺部の平面構造を説明する。図３（無機系ファイナル・パッシベーションへのボンディング・パッド開口形成完了時点）または図４（ワイヤ・ボンディング完了時点）に示すように、アルミニウム系メタル膜パターン２５（アルミニウム・パッド層に対応する）は、ボンディング・パッド部４およびボンディング・パッド部４とＩ/Ｏ回路領域６を連結する配線部２６に分けられる。その境界３１の近傍を境界近傍領域３２とする。ボンディング・パッド部４の中央部は、ボンディング・パッド開口２７（図５，６の窒化チタン膜の第1開口部２８）であり、その周りのボンディング・パッド部４の周辺部にボンディング・パッド開口２７とスペースを置いて、環状の第1窒化チタン膜除去部２９ａ（リング状窒化チタン膜除去部または第２開口部２８）が設けられている。ここで、ボンディング・パッド部の幅Ｔ１は、たとえば、５０マイクロ・メートル程度（長辺の長さは、たとえば、８０マイクロ・メートル程度）であり、リング状窒化チタン膜除去部の幅Ｔ２は、たとえば、０．９マイクロ・メートル程度（０．３から２マイクロ・メートル程度を好適な範囲として例示することができる）である。なお、リング状窒化チタン膜除去部２９ａの内側のスペースの幅は、たとえば、０．９マイクロ・メートル程度（０．３から２マイクロ・メートル程度を好適な範囲として例示することができる）であり、外側のスペースの幅は、たとえば、０．７マイクロ・メートル程度（０．３から２マイクロ・メートル程度を好適な範囲として例示することができる）である。
【０１１１】
なお、ワイヤ・ボンディング完了時点においては、図４に示すように、ボンディング・パッド開口２７（図３）のウエハ・テスト・プローブ・コンタクト領域３４には、複数個のプローブ痕３６があり、ワイヤ・ボンディング領域３３にはボンディング・ワイヤ接合部３５が形成されている。このように領域を分けることは必須ではないが、分けることにより、ワイヤ・ボンディング特性を向上させることができる。
【０１１２】
また、本実施の形態のように、ボンディング・パッド部４にワイヤ・ボンディング領域３３とウエハ・テスト・プローブ・コンタクト領域３４とを設けた場合には、ウエハ・テスト・プローブ・コンタクト領域３４に形成される複数個のプローブ痕３６によって、後述する不導態化処理によるアルミニウム系メタル膜５３の表面のアルミナ膜が削り取られる。そうすると、ウエハ・テスト・プローブ・コンタクト領域３４ではアルミニウム系メタル膜５３が削られた状態で露出することになり、アルミニウム系メタル膜５３が外部から侵入する水分に起因する電気化学反応が発生する可能性が高くなる。更に、ウエハ・テスト・プローブ・コンタクト領域３４に近いバリア・メタル膜５４は影響を受けやすくなり、チタン異常酸化の経路となりやすい。ここで、ウエハ・テスト・プローブ・コンタクト領域３４は、ワイヤ・ボンディング領域３３よりもＩ/Ｏ回路領域６に近い位置であるため、本実施の形態のような対策を行うことが、より効果的である。 なお、ボンディング・パッド部４にワイヤ・ボンディング領域３３とウエハ・テスト・プローブ・コンタクト領域３４を設ける構成については、他の実施の形態でも同様に用いて良い。
【０１１３】
次に、図３のＸ−Ｘ’断面について説明する。図５に示すように、たとえば、各種の不純物ドープ領域が設けられたシリコン単結晶基板２（たとえばＰ型シリコン基板）の上面２ａ側に多層配線層５１（ここでは、一例として、銅系ダマシン配線の６層配線が想定されており、最上層はＭ６配線上のタングステン・ビア層である）がある。アルミニウム・パッド層３０（金属複合膜）は、たとえば、下層のバリア・メタル膜５２、アルミニウム系メタル膜５３、上層のバリア・メタル膜５４（反射防止膜）等から構成されている。下層のバリア・メタル膜５２は、たとえば、下層のチタン膜（たとえば、厚さ１０ｎｍ程度）と上層の窒化チタン膜（たとえば、厚さ６０ｎｍ程度）等から構成されている。中層のアルミニウム系メタル膜５３は、たとえば厚さ１０００ｎｍ程度のアルミニウムを主要な成分とするメタル膜である。一般に、添加物として、銅等を数パーセント程度含む。バリア・メタル材料としては、ここに例示したほか、チタン、窒化チタン、チタン・タングステンおよびこれらの複合膜が使用される。なお、上層のバリア・メタル膜５４についても、下層のバリア・メタル膜５２同様に積層構造とすることもできる。アルミニウム・パッド層３０上には、加工用の補助絶縁膜５５（たとえば、厚さ２００ｎｍ程度のプラズマＣＶＤによる酸化シリコン系膜）が設けられている。この補助絶縁膜５５には、無機系ファイナル・パッシベーション膜５６（絶縁性表面保護膜）が設けられており、たとえば、下層の酸化シリコン系保護膜５６ａ（たとえば、厚さ２００ｎｍ程度のプラズマＣＶＤによる酸化シリコン系膜）、上層の窒化シリコン系保護膜５６ｂ（たとえば、厚さ６００ｎｍ程度のプラズマＣＶＤによる窒化シリコン系膜）等から成る積層無機系ファイナル・パッシベーション膜を例示することができる。なお、無機系ファイナル・パッシベーション膜５６としては、積層に限らず、窒化シリコン系膜等による単層膜でもよい。また、無機系ファイナル・パッシベーション膜５６の上に、更に、ポリイミド系樹脂膜等の有機系ファイナル・パッシベーション膜を形成してもよい。
【０１１４】
図５に示すように、ボンディング・パッドの中心部には、無機系ファイナル・パッシベーション膜５６、補助絶縁膜５５、上層のバリア・メタル膜５４等を貫通するボンディング・パッド開口２７がある。ここで、ボンディング・パッド開口２７の上層のバリア・メタル膜５４は、ワイヤ・ボンディング特性およびプローブ特性を確保するために除去されており、その開口部２８は、この場合、ボンディング・パッド開口２７と平面的に一致している。このボンディング・パッド開口２７の部分のアルミニウム系メタル膜５３の表面は、不導態化処理（酸化処理）されており、表面は緻密で薄いアルミナ系の膜で保護されている。ボンディング・パッド開口２７の周辺部には、先に説明した窒化チタン膜除去部２９（第２開口部または第１窒化チタン膜除去部２９ａ）が設けられている。この例においては、第１窒化チタン膜除去部２９ａは、無機系ファイナル・パッシベーション膜５６によって被覆されている。すなわち、開口部２９は、開口２７とボンディングパッド部４の端部の間に位置するように設けられており、無機系ファイナル・パッシベーション膜５６によって被覆されている。
【０１１５】
続いて、図３のＹ−Ｙ’断面について説明する。図６に示すように、図５の断面と異なり、Ｙ’側に配線部２６が延びている。
【０１１６】
図７は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。図８は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。図９は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。図１０は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。図１１は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。これらに基づいて、実施の形態１の半導体集積回路装置の製造方法における要部プロセスを説明する。
【０１１７】
図７に示すように、たとえば、３００φのＰ型シリコン単結晶ウエハ１（２００φでも４５０ファイでもよい）によるフロント・エンド・プロセスおよびバック・エンド・プロセスにおいて多層配線層５１上のアルミニウム・パッド層（金属複合膜）３０のパターニングが完了したウエハを準備する。後に説明するように、通常、アルミニウム系のメタル膜をドライ・エッチング等により加工した後には、露出したメタルの表面を不動態化する処理を実行する。続いて、ウエハ１のデバイス面１ａ上のほぼ全面に、補助絶縁膜５５として、たとえば厚さ２００ｎｍ程度のプラズマＣＶＤによる酸化シリコン膜を成膜する。成膜条件としては、たとえばガス流量比：ＳｉＨ４/Ｎ２＝０．５/１０程度、処理圧力３６０パスカル程度、ウエハ・ステージ温度摂氏４００度程度を例示することができる。
【０１１８】
次に、図８に示すように、ウエハ１のデバイス面１ａ上に、レジスト膜５７を塗布し、通常のリソグラフィにより、レジスト膜５７にリング状窒化チタン膜除去部２９ａをパターニングするためのレジスト膜開口５８を開口する。
【０１１９】
次に、図９に示すように、このレジスト膜パターン５７をマスクとして、ドライ・エッチング（すなわち気相プラズマ・エッチング、以下同じ）を実行することにより、補助絶縁膜５５および上層のバリア・メタル膜５４を貫通する開口、すなわち、第1窒化チタン膜除去部（リング状窒化チタン膜除去部）２９ａまたは第２開口部（窒化チタン膜除去部）２９を形成する。このドライ・エッチングは、酸化シリコン膜のエッチングと窒化チタン膜のエッチングに分かれる。酸化シリコン膜のエッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。窒化チタン膜のエッチングのエッチング条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。この工程の後、不要になったレジスト膜５７を除去する。
【０１２０】
次に、図１０に示すように、ウエハ１のデバイス面１ａ上のほぼ全面を無機系ファイナル・パッシベーション膜５６で被覆する。この無機系ファイナル・パッシベーション膜５６を前記のように、２層膜とした場合は、成膜プロセスは、プラズマＣＶＤ酸化シリコン膜の成膜とプラズマＣＶＤ窒化シリコン膜の成膜の２段階と成る。プラズマＣＶＤ酸化シリコン膜の成膜条件としては、たとえばガス流量比：ＳｉＨ４/Ｎ２＝０．５/１０程度、処理圧力３６０パスカル程度、ウエハ・ステージ温度摂氏４００度程度を例示することができる。プラズマＣＶＤ窒化シリコン膜の成膜条件としては、たとえばガス流量比：ＳｉＨ４/ＮＨ３/Ｎ２＝１．１/０．５/１８程度、処理圧力６００パスカル程度、ウエハ・ステージ温度摂氏４００度程度を例示することができる。
【０１２１】
次に、図１１に示すように、通常のリソグラフィにより、無機系ファイナル・パッシベーション膜５６にボンディング・パッド開口２７を形成する。このドライ・エッチングは、窒化シリコン膜/酸化シリコン膜（複合無機表面保護膜）の連続エッチング処理と窒化チタン膜のエッチング処理の２段階と成る。複合無機表面保護膜のドライ・エッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。窒化チタン膜のエッチング処理の条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。
【０１２２】
なお、上層のバリア・メタル膜５４の各ドライ・エッチング等のようにアルミニウム系のメタルの表面が露出する処理の後、残留ハロゲンによるアルミニウム系メタル膜の腐食防止のため、酸素を主要な成分とするガス雰囲気中でプラズマ処理（不導態化処理）が施される。不導態化処理の条件の一例として、酸素雰囲気中、処理圧力１００パスカル程度、ウエハ温度摂氏２５０度程度、処理時間２分程度を例示することができる。これによって、アルミニウム系メタル膜５３の表面に薄いアルミナ膜（酸化アルミニウム膜）が形成される。
【０１２３】
ボンディング・パッド開口２７形成後、必要であれば、ウエハ１のデバイス面１ａ上のほぼ全面に、感光性有機系ファイナル・パッシベーション膜を塗布して、それをパターニングして、再度、ボンディング・パッド開口部を形成する。この場合、感光性有機系ファイナル・パッシベーション膜の開口部は、無機系ファイナル・パッシベーション膜５６上に設けられ、開口部２７よりも広い開口部となる。更に、通常の半導体プロセスの流れに従って、ウエハ・プローブ検査、バック・グラインディング、ダイシング等による分割工程、配線基板１２へのダイ・ボンディング、ワイヤ・ボンディング、封止、パッケージ・テスト、最終テスト等を経て出荷に至る。
【０１２４】
なお、ここではエッチング補助層として、補助絶縁膜５５を使用する例を示したが、この膜は必須のものではない。しかし、この膜を使用することによって、アルミニウム系メタル膜表面の荒れ等を回避することができる。
【０１２５】
２．本願の実施の形態２の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１２から図１５）
本実施の形態２のパッド周辺構造の特徴は、ファイナル・パッシベーション膜の下において、各ボンディング・パッド部の近傍の配線部にボンディング・パッド開口とスペースを置いて、上層バリア・メタル層を除去したスリット状の領域を設けるところにある。
【０１２６】
なお、この例では、スリット状窒化チタン膜除去部は配線の内部にあるが、配線部を横断するように形成してもよい。横断させた場合は、ボンディング・パッドからＩ/Ｏ回路領域に向かうチタン異常酸化の経路を完全に遮断することができる。ただし、セクション５と同様に、下地絶縁膜にエッチング溝等ができる可能性がある。
【０１２７】
また、ここでは、一体のスリットを示したが、セクション1で示したように、複数の図形の集合体であってもよい。ただし、一体の方が、ボンディング・パッドからＩ/Ｏ回路領域に向かうチタン異常酸化の経路を遮断する能力は大きくなる。
【０１２８】
図１２は、本願の実施の形態２の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図１３は、図１２のＸ−Ｘ’に対応するチップ断面図である。図１４は、図１２のＡ−Ａ’に対応するチップ断面図である。図１５は、図１２のＹ−Ｙ’に対応するチップ断面図である。
【０１２９】
この例は、図１２、図１４および図１５に示すように、第２開口部（窒化チタン膜除去部）２９をアルミニウム系メタル膜パターン２５のボンディング・パッド部と配線部２６の境界３１の近傍、すなわち、境界近傍領域３２内に第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂとして、設けたことを特徴としている。従って、図１３に示すように、Ｘ−Ｘ’は、通常のボンディング・パッドと同様である。一方、Ｙ−Ｙ’断面およびＡ−Ａ’断面は図１４および図１５に示すように、第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂでは、上層のバリア・メタル膜５４が除去されるとともに、その上を無機系ファイナル・パッシベーション膜５６が被覆している。この例では、境界３１の配線部２６側にスリット状窒化チタン膜除去部２９ｂを設けているが、ボンディング・パッド部４側に設けてもよい。スリット状窒化チタン膜除去部２９ｂを境界３１の配線部２６側に設けるメリットは、ボンディング・パッド部４の面積を消費しないことと、比較的小さな面積で、Ｉ/Ｏ回路領域６に向かう部分へのチタン酸化物の成長・拡大を有効に阻止できるところにある。ここで、この部分の配線部の広さを４０マイクロ・メートル程度とすると、スリット状窒化チタン膜除去部２９ｂの幅Ｔ３は５マイクロ・メートル程度であり、その広さは３５マイクロ・メートル程度である。スリット状窒化チタン膜除去部２９ｂの幅Ｔ３の好適な範囲としては、０．３から１０マイクロ・メートル程度を例示することができる。
【０１３０】
また、図１４に示すように、本実施の形態では第2窒化チタン膜除去部２９ｂの形状をスリット状としているが、これを全て除去してしまっても構わない。すなわち、アルミニウム系メタル膜５３の端部上に第2窒化チタン膜５４の一部を残しているが、これをＡ−Ａ’断面に沿って全て除去してしまっても良い。このとき、アルミニウム系メタル膜５３の端部上には、補助絶縁膜５５も除去された形状となり、無機系ファイナル・パッシベーション膜５６が直接形成される形状となる。この場合、ボンディング・パッドからＩ/Ｏ回路領域に向かうチタン異常酸化の経路を、より確実に遮断することができる。
【０１３１】
なお、製法については、開口部２７のマスクパターン以外は、基本的にセクション1に示したところと同じである。
【０１３２】
３．本願の実施の形態３の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１６および図１７）
本実施の形態３のパッド周辺構造の特徴は、ファイナル・パッシベーション膜の下において、前記リング状の領域（セクション１）とスリット状の領域（セクション２）の両方を設けるところにある。
【０１３３】
図１６は、本願の実施の形態３の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図１７は、図１６のＹ−Ｙ’に対応するチップ断面図である。
【０１３４】
この例では、図１６および図１７に示すように、第1窒化チタン膜除去部（リング状窒化チタン膜除去部）２９ａと第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂの両方を設けている。従って、ボンディング・パッド開口２７（第1開口部２８）の周辺部で発生した酸化チタン膜が、この種の異常部に鋭敏なＩ/Ｏ回路領域６へ向けて成長することを有効に阻止することができる。
【０１３５】
リング状窒化チタン膜除去部２９ａおよび第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂの寸法や位置については、セクション１または２と同じである。
【０１３６】
また、スリット状窒化チタン膜除去部２９ｂについては、実施の形態３と同様に、Ａ−Ａ’断面に沿って、アルミニウム系メタル膜５３の端部上の第2窒化チタン膜５４及び補助絶縁膜５５を全て除去してしまっても良い。
【０１３７】
なお、製法については、開口部２７のマスクパターン以外は、基本的にセクション1に示したところと同じである。
【０１３８】
４．本願の実施の形態４の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１８から図２２）
本実施の形態４のパッド周辺構造の特徴は、前記リング状の領域（セクション１）、スリット状の領域（セクション２）等の上部のファイナル・パッシベーション膜を除去することで、製造容易な構造としたところにある。
【０１３９】
図１８は、本願の実施の形態４の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図１９は、図１８のＸ−Ｘ’に対応するチップ断面図である。図２０は、図１８のＹ−Ｙ’に対応するチップ断面図である。
【０１４０】
図１８、図１９、および図２０に示すように、構造的には、第1窒化チタン膜除去部（リング状窒化チタン膜除去部）２９ａ上に無機系絶縁性表面保護膜５６がないことが特徴と成っている。無機系絶縁性表面保護膜５６がない状態であっても、当該部分のアルミニウム系メタル膜５３の表面は、不導態化処理されており、数ｎｍ程度の薄いアルミナ膜で被覆されているので、通常の状態では腐食されることはない。しかし、耐湿性当を向上させるためには、チップ２の上面２ａを先に説明したように、有機系ファイナル・パッシベーション膜で被覆することが望ましい。
【０１４１】
ここでは、リング状窒化チタン膜除去部２９ａのみを設けた例を示したが、それに加えて、又は、それに代えて、スリット状窒化チタン膜除去部２９ｂを設けてもよい。また、スリット状窒化チタン膜除去部２９ｂについては、実施の形態３と同様に、Ａ−Ａ’断面に沿って、アルミニウム系メタル膜５３の端部上の第2窒化チタン膜５４及び補助絶縁膜５５を全て除去してしまっても良い。
【０１４２】
窒化チタン膜除去部２９、すなわち、リング状窒化チタン膜除去部２９ａおよび第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂの寸法や位置については、セクション１、２または３と同じである。
【０１４３】
図２１は、本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。図２２は、本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部およびパッド開口パターニング用レジスト膜形成工程）である。製法については、セクション１と異なる部分のみを説明する。
【０１４４】
図７の状態から図８および図９の処理をスキップして、直接、図２１（図１０に対応）に示すように、無機系絶縁性表面保護膜５６（セクション１と同様に積層膜を仮定している）の成膜に移る。
【０１４５】
次に、図２２に示すように、ボンディング・パッド開口２７形成用のレジスト膜５７に、通常のリソグラフィにより、ボンディング・パッド開口形成用開口５８ａとリング状窒化チタン膜除去部形成用開口５８ｂの両方を形成する。そして、それらを有するレジスト膜５７をマスクとして、破線部分に対応して無機系絶縁性表面保護膜５６（窒化シリコン膜/酸化シリコン膜）、補助絶縁膜５５、および上層のバリア・メタル膜５４を貫通する開口５９，６０をドライ・エッチングにより、形成する。このドライ・エッチング工程は、無機系絶縁性表面保護膜５６および補助絶縁膜５５をエッチングする工程と上層のバリア・メタル膜５４をエッチングする工程からなる。無機系絶縁性表面保護膜５６および補助絶縁膜５５をエッチングする工程のドライ・エッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。上層のバリア・メタル膜５４をエッチングする工程のドライ・エッチング条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。
【０１４６】
５．本願の実施の形態５の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図２３から図３０）
この例は、セクション１から４のような酸化チタン領域拡大・成長阻止構造では不十分な場合に有効であり、ボンディング・パッド部４の全域の上層のバリア・メタル膜５４を除去したところを特徴とする。
【０１４７】
図２３は、本願の実施の形態５の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図２４は、図２３のＸ−Ｘ’に対応するチップ断面図である。図２５は、図２３のＹ−Ｙ’に対応するチップ断面図である。
【０１４８】
図２３に示すように、平面的には、この例は、通常のボンディング・パッド及びその周辺と同様であるが、ボンディング・パッド部４の外部周辺にエッチング溝３７があるのが特徴となる。なお、この溝は上層のバリア・メタル膜５４を除去するときにできるもので、必須の要素ではない。この例の構造的特徴は、第２開口部２９が第1開口部２８とその全周において、連結しているところにある。
【０１４９】
また、図２５に示すように、配線部２６上には、通常の配線構造と同様に上層のバリア・メタル膜５４があるので、ボンディング・パッド部４のみを改変するのみで、効果が得られるメリットがある。また、ボンディング・パッド部４に複雑な構造を持ち込まないので、ボンディング・パッド開口２７の面積を有効に確保することができる。
【０１５０】
なお、この例は、ボンディング・パッド部４のボンディング・パッド開口２７の全周において、第２開口部（窒化チタン膜除去部）２８が連結していればよいので、必ずしも、ボンディング・パッド部４の全域において、上層のバリア・メタル膜５４を除去する必要はない。ただし、ボンディング・パッド部４の全域において、上層のバリア・メタル膜５４を除去した方がパッド部の有効活用の点では有利であり、信頼性も向上する。また、第２開口部（窒化チタン膜除去部）２８は配線部２６に及んでもよい。
【０１５１】
図２６は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。図２７は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。図２８は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。図２９は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。図３０は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。製法については、セクション１と異なる部分のみを説明する。
【０１５２】
図２６は図７と同じであり、ここまでのプロセスはセクション１とまったく同じである。
【０１５３】
次に、図２７に示すように、ボンディング・パッド部４より、若干広めの開口部５８を有するレジスト膜５７を通常のリソグラフィにより形成する。
【０１５４】
次に、図２８に示すように、このレジスト膜５７をマスクとして、ドライ・エッチングにより、補助絶縁膜５５および上層のバリア・メタル膜５４を除去する。これにより、多層配線層５１の最上層、すなわち、タングステン・ビア層の層間絶縁膜（酸化シリコン膜系絶縁膜）にエッチング溝３７が形成される。補助絶縁膜５５をドライ・エッチングする条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。上層のバリア・メタル膜５４をドライ・エッチングする条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。なお、この後、先に説明したように、不導態化処理が必要である。
【０１５５】
次に、図２９に示すように、ウエハ１のデバイス面１ａ上のほぼ全面を無機系ファイナル・パッシベーション膜５６で被覆する。このプロセスは、セクション１とまったく同じである。
【０１５６】
次に、図３０に示すように、通常のリソグラフィにより、無機系ファイナル・パッシベーション膜５６にボンディング・パッド開口２７を形成する。この場合、無機系ファイナル・パッシベーション膜５６のボンディング・パッド開口２７下の補助絶縁膜５５および上層のバリア・メタル膜５４はすでに除去されているので、改めて除去する必要がない。従って、このプロセスは、窒化シリコン膜/酸化シリコン膜（無機系積層ファイナル・パッシベーション膜）のみのドライ・エッチング工程となる。無機系積層ファイナル・パッシベーション膜のドライ・エッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。
【０１５７】
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１５８】
例えば、前記実施の形態では、多層配線層として、銅系のダマシン配線（埋め込み配線）について具体的に説明したが、本発明はそれに限定されるものではなく、銀系またはタングステン系のダマシン配線（埋め込み配線）やアルミニウム系の非埋め込み配線の例にも適用できることは言うまでもない。
【符号の説明】
【０１５９】
１ 半導体ウエハ（ウエハの半導体基板部）
１ａ （半導体ウエハの）デバイス面
１ｂ （半導体ウエハの）裏面
２ 半導体チップ（チップの半導体基板部）
２ａ （半導体チップの）第1の主面
２ｂ （半導体チップの）第2の主面
３ ガード・リング
４ ボンディング・パッド（ボンディング・パッド部）
５ ボンディング・パッド列
６ Ｉ/Ｏ回路領域
７ 環状Ｖｓｓ電源幹配線
８ 環状Ｖｄｄ電源幹配線
９ コア回路領域
１１ ＢＧＡパッケージ
１２ インターポーザ（配線基板）
１２ａ 配線基板表面（上面）
１２ｂ 配線基板裏面（下面）
１４ 有機系配線基板コア材
１５ バンプ・ランド
１６ 半田バンプ
１７ スルーホール（ビア）
１８ ソルダー・レジスト膜
１９ 基板上配線
２１ 外部リード
２２ 接着剤層（ＤＡＦ）
２３ ボンディング・ワイヤ
２４ 封止レジン
２５ アルミニウム系メタル膜パターン
２６ 配線部
２７ ボンディング・パッド開口
２８ （窒化チタン膜の）第1開口部
２９ （窒化チタン膜の）第２開口部（窒化チタン膜除去部）
２９ａ 第1窒化チタン膜除去部（リング状窒化チタン膜除去部）
２９ｂ 第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）
３０ アルミニウム・パッド層（金属複合膜）
３１ 境界
３２ 境界近傍領域
３３ ワイヤ・ボンディング領域
３４ ウエハ・テスト・プローブ・コンタクト領域
３５ ボンディング・ワイヤ接合部
３６ プローブ痕
３７ エッチング溝
５１ 多層配線層
５２ 下層のバリア・メタル膜
５３ アルミニウム系メタル膜
５４ 上層のバリア・メタル膜
５５ 補助絶縁膜
５６ 絶縁性表面保護膜
５６ａ 酸化シリコン系保護膜
５６ｂ 窒化シリコン系保護膜
５７ レジスト膜
５８ レジスト膜開口
５８ａ ボンディング・パッド開口形成用開口
５８ｂ リング状窒化チタン膜除去部形成用開口
５９，６０ エッチング予定部
Ｒ パッド周辺拡大部
Ｔ１ ボンディング・パッド部の幅
Ｔ２ リング状窒化チタン膜除去部の幅
Ｔ３ スリット状窒化チタン膜除去部の幅
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）および半導体集積回路装置（または半導体装置）の製造方法におけるアルミニウム系のバンディング・パット等のパッド電極周辺技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００６−３０３４５２号公報（特許文献１）または米国特許公開２００６−０２４９８４５号公報（特許文献２）には、パッド部分における外来水分等による電池反応に起因するアルミニウム系パッドの溶出を防止するために、アルミニウム系ボンディング・パッドの上面周辺端部の窒化チタン膜等の反射防止膜の側面まで含めて窒化シリコン膜等で被覆する技術が開示されている。
【０００３】
日本特開２００７−１０３５９３号公報（特許文献３）には、パッド部分における水分等による局所電池効果に起因するアルミニウム系パッドの溶出を防止するために、アルミニウム系アルミニウム系ボンディング・パッドの上面周辺端部の窒化チタン膜等の反射防止膜の側面まで含めて窒化シリコン膜等で被覆する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３０３４５２号公報
【特許文献２】米国特許公開２００６−０２４９８４５号公報
【特許文献３】特開２００７−１０３５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在のＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）、すなわち、半導体集積回路装置の製造工程においては、デバイスの組み立て（たとえばレジン封止）後に、高温（たとえば摂氏８５から１３０度程度）・高湿（たとえば湿度８０％程度）の環境下での電圧印加試験（すなわち、高温・高湿試験）が広く行われている。これに関して、高温・高湿試験中に、正電圧が印加されるアルミニウム系ボンディング・パッドの上面端部において、封止レジン等を通して侵入した水分に起因する電気化学反応により、反射防止膜である窒化チタン膜が酸化されて膨張し、上部膜との剥がれや、膜クラックが発生することが、本願発明者等によって明らかにされた。
【０００６】
本願発明は、これらの課題を解決するためになされたものである。
【０００７】
本発明の目的は、信頼性の高い半導体集積回路装置の製造プロセスを提供することにある。
【０００８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、本願の一つの発明は、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去するものである。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１２】
すなわち、アルミニウム系ボンディング・パッドの周辺部において、パッド上の窒化チタン膜をリング・スリット状に除去することにより、チタン酸化の影響のパッド外への拡大を防止することができる。
【図面の簡単な説明】
【００１３】
【図１】本願の実施の形態１（実施の形態２から５についても同じ）の半導体集積回路装置のチップ内レイアウト（第1の主面）を示す模式平面図である。
【図２】図１のチップを封止したＢＧＡパッケージの正断面図である。
【図３】本願の実施の形態１の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図４】図３に対応する部分のワイヤ・ボンディング後の状況を示すボンディング・パッド部周辺拡大平面図である。
【図５】図３のＸ−Ｘ’に対応するチップ断面図である。
【図６】図３のＹ−Ｙ’に対応するチップ断面図である。
【図７】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。
【図８】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。
【図９】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。
【図１０】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。
【図１１】本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。
【図１２】本願の実施の形態２の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図１３】図１２のＸ−Ｘ’に対応するチップ断面図である。
【図１４】図１２のＡ−Ａ’に対応するチップ断面図である。
【図１５】図１２のＹ−Ｙ’に対応するチップ断面図である。
【図１６】本願の実施の形態３の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図１７】図１６のＹ−Ｙ’に対応するチップ断面図である。
【図１８】本願の実施の形態４の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図１９】図１８のＸ−Ｘ’に対応するチップ断面図である。
【図２０】図１８のＹ−Ｙ’に対応するチップ断面図である。
【図２１】本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。
【図２２】本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部およびパッド開口パターニング用レジスト膜形成工程）である。
【図２３】本願の実施の形態５の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。
【図２４】図２３のＸ−Ｘ’に対応するチップ断面図である。
【図２５】図２３のＹ−Ｙ’に対応するチップ断面図である。
【図２６】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。
【図２７】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。
【図２８】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。
【図２９】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。
【図３０】本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。
【発明を実施するための形態】
【００１４】
〔実施の形態の概要〕
先ず、本願において開示される代表的な発明の概要を説明する。
【００１５】
１．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系メタル膜パターン；
（ｃ）前記アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｄ）前記窒化チタン膜の上面を含む前記半導体チップの前記第1の主面を覆う絶縁性表面保護膜；
（ｅ）前記絶縁性表面保護膜に形成されたボンディング・パッド開口；
（ｆ）前記窒化チタン膜に設けられたボンディング・パッド開口に対応する第1開口部；
（ｇ）前記第1開口部の外部近傍の前記窒化チタン膜に設けられた第２開口部。
【００１６】
２．前記１項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの前記第２開口部は、前記絶縁性表面保護膜で覆われている。
【００１７】
３．前記２項の半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００１８】
４．前記１または３項の半導体集積回路装置において、前記窒化チタン膜上は、前記絶縁性表面保護膜で覆われているが、前記第２開口部は、前記絶縁性表面保護膜で覆われていない。
【００１９】
５．前記１から４項のいずれか一つの半導体集積回路装置において、前記第２開口部の前記アルミニウム系メタル膜パターン表面には、不導態膜が形成されている。
【００２０】
６．前記１から５項のいずれか一つの半導体集積回路装置において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【００２１】
７．前記１から６項のいずれか一つの半導体集積回路装置において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【００２２】
８．前記１かた７項のいずれか一つの半導体集積回路装置において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成されている。
【００２３】
９．前記１から８項のいずれか一つの半導体集積回路装置において、前記第1開口部は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【００２４】
１０．前記１から９項のいずれか一つの半導体集積回路装置において、前記ウエハ・テスト・プローブ・コンタクト領域内の針跡部分においては、前記アルミニウム系メタル膜パターン表面の不導態膜が除去されている。
【００２５】
１１．前記１から９項のいずれか一つの半導体集積回路装置において、前記アルミニウム系メタル膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【００２６】
１２．前記１から１１項のいずれか一つの半導体集積回路装置において、更に、以下を含む：
（ｈ）前記半導体チップの前記第1の主面、前記アルミニウム系メタル膜パターン、前記窒化チタン膜、前記第1開口部、および、前記第２開口部は、ハロゲン・フリー・レジンにより封止されている。
【００２７】
更に、本願において開示されるその他の発明の概要を説明する。
【００２８】
１３．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハのデバイス面上の多層配線層上に形成された下層バリア・メタル膜、中層アルミニウム系メタル膜、上層バリア・メタル膜を含む金属複合膜をパターニングすることにより、金属複合膜パターンを形成する工程；
（ｂ）前記金属複合膜パターンの上面を含む前記半導体ウエハの前記デバイス面上のほぼ全面に、絶縁性表面保護膜を成膜する工程；
（ｃ）前記工程（ｂ）の後であって前記工程（ｄ）の前に、前記絶縁性表面保護膜にボンディング・パッド開口を形成する工程；
（ｄ）前記上層バリア・メタル膜のボンディング・パッド開口に対応する部分に第1開口部を形成する工程；
（ｅ）前記第1開口部の外部近傍の前記上層バリア・メタル膜に第２開口部を形成する工程。
【００２９】
１４．前記１３項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｂ）および（ｄ）よりも前に実行される。
【００３０】
１５．前記１３項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記工程（ｂ）および（ｃ）よりも後であって、ほぼ同時に実行される。
【００３１】
１６．前記１３項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００３２】
１７．前記１５項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記絶縁性表面保護膜および前記上層バリア・メタル膜を同一のエッチング・マスクを用いて、連続的に加工することにより実行される。
【００３３】
１８．前記１３から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【００３４】
１９．前記１３から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【００３５】
２０．前記１３から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成される。
【００３６】
２１．前記１３から２０項のいずれか一つの半導体集積回路装置の製造方法において、前記金属複合膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【００３７】
２２．前記１３から２１項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ａ）、（ｄ）及び（ｅ）の後、前記中層アルミニウム系メタル膜の露出した表面部分に対して、不導態化処理を実施する工程。
【００３８】
２３．前記１３から２２項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｇ）前記工程（ａ）から（ｅ）の後、前記第1開口部の前記中層アルミニウム系メタル膜の表面にプローブ針を当て、表面の不導態膜を破ってコンタクトを取ることにより、ウエハ・プローブ検査を実行する工程。
【００３９】
２４．前記２３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記金属複合膜上を、ハロゲン・フリー・レジンにより封止する工程。
【００４０】
更に、本願において開示されるその他の発明の概要を説明する。
【００４１】
２５．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系の複数のボンディング・パッド；
（ｃ）前記第1の主面上及び各ボンディング・パッドの周辺部を覆う絶縁性表面保護膜；
（ｄ）各ボンディング・パッド上に設けられた前記絶縁性表面保護膜の第1の開口、
ここで、各ボンディング・パッド上には、窒化チタン膜がない。
【００４２】
２６．前記２５項の半導体集積回路装置において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置されている。
【００４３】
２７．前記２５または２６項の半導体集積回路装置において、各ボンディング・パッドは、同層のアルミニウム系の配線と一体に連結されており、前記配線上には、窒化チタン膜が形成されている。
【００４４】
２８．前記２５から２７項のいずれか一つの半導体集積回路装置において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【００４５】
２９．前記２５から２８項のいずれか一つの半導体集積回路装置において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有している。
【００４６】
３０．前記２５から２９項のいずれか一つの半導体集積回路装置において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われている。
【００４７】
３１．前記２５から３０項のいずれか一つの半導体集積回路装置において、更に、以下を含む：
（ｅ）前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜を覆うハロゲン・フリーである封止レジン部材。
【００４８】
３２．前記２６から３１項のいずれか一つの半導体集積回路装置において、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
更に、本願において開示されるその他の発明の概要を説明する。
【００４９】
３３．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第1の主面上の第1の絶縁膜上に、アルミニウム系メタル膜を形成する工程；
（ｂ）前記アルミニウム系メタル膜上に、窒化チタン膜を形成する工程；
（ｃ）前記アルミニウム系メタル膜および前記窒化チタン膜を含む複合膜をパターニングすることによって、複数のボンディング・パッドとなるべき複合膜パターンを形成する工程；
（ｄ）前記複合膜パターンから前記窒化チタン膜を除去することによって、各ボンディング・パッドの上面を露出させる工程；
（ｅ）前記前記半導体チップの前記第1の主面、および、各ボンディング・パッド上に絶縁性表面保護膜を形成する工程；
（ｆ）各ボンディング・パッド上の前記絶縁性表面保護膜に第1の開口を形成する工程。
【００５０】
３４．前記３３項の半導体集積回路装置の製造方法において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置される。
【００５１】
３５．前記３３または３４項の半導体集積回路装置の製造方法において、前記複合膜パターンは、各ボンディング・パッドと同層のアルミニウム系の配線を含む。
【００５２】
３６．前記３５項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【００５３】
３７．前記３３から３６項のいずれか一つの半導体集積回路装置の製造方法において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有する。
【００５４】
３８．前記３３から３７項のいずれか一つの半導体集積回路装置の製造方法において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われる。
【００５５】
３９．前記３３から３８項のいずれか一つの半導体集積回路装置の製造方法において、更に、以下を含む：
（ｇ）前記工程（ｆ）の後、前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜上を覆うように、ハロゲン・フリー・レジン部材により封止する工程。
【００５６】
４０．前記３３から３９項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｄ）の後には、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
【００５７】
更に、本願において開示されるその他の発明の概要を説明する。
【００５８】
１．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられた多層配線層；
（ｃ）前記半導体チップの前記第1の主面に設けられたＩ/Ｏ回路領域；
（ｄ）前記多層配線層上に設けられ、ボンディング・パッド部および、それと前記Ｉ/Ｏ回路領域を相互に連結する配線部を有するアルミニウム系メタル膜パターン；
（ｅ）前記アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｆ）前記多層配線層、前記アルミニウム系メタル膜パターン、および窒化チタン膜の上面を覆うように形成された絶縁性表面保護膜；
（ｇ）前記ボンディング・パッド部の内部に対応するように、前記窒化チタン膜および前記絶縁性表面保護膜を貫通して設けられたボンディング・パッド開口；
（ｈ）前記アルミニウム系メタル膜パターンの上面であって、前記ボンディング・パッド開口以外の部分の一部に設けられた窒化チタン膜除去部、
ここで、前記ボンディング・パッド開口と前記窒化チタン膜除去部は相互に連結していない。
【００５９】
２．前記１項の半導体集積回路装置において、前記窒化チタン膜除去部は、前記ボンディング・パッド部内において前記ボンディング・パッド開口を取り巻くようにリング状に設けられた第1窒化チタン膜除去部を有する。
【００６０】
３．前記１項の半導体集積回路装置において、前記窒化チタン膜除去部は、前記ボンディング・パッド部と前記回路部との境界近傍に設けられた第２窒化チタン膜除去部を有する。
【００６１】
４．前記１項の半導体集積回路装置において、前記窒化チタン膜除去部は、前記ボンディング・パッド部内において前記ボンディング・パッド開口を取り巻くようにリング状に設けられ第1窒化チタン膜除去部と、前記ボンディング・パッド部と前記回路部との境界近傍に設けられ第２窒化チタン膜除去部を有する。
【００６２】
５．前記１から４項のいずれか一つの半導体集積回路装置において、前記窒化チタン膜除去部は、前記絶縁性表面保護膜で覆われている。
【００６３】
６．前記１から４項のいずれか一つの半導体集積回路装置において、前記窒化チタン膜除去部は、前記絶縁性表面保護膜で覆われていない。
【００６４】
７．前記１から６項のいずれか一つの半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００６５】
８．前記２、および４から７項のいずれか一つの半導体集積回路装置において、前記第1窒化チタン膜除去部の幅は、０．３マイクロ・メートルから２マイクロ・メートルである。
【００６６】
９．前記３から８項のいずれか一つの半導体集積回路装置において、前記第２窒化チタン膜除去部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【００６７】
１０．前記１から９項のいずれか一つの半導体集積回路装置において、前記ボンディング・パッド部の幅は、前記窒化チタン膜除去部の幅よりも広い。
【００６８】
１１．前記１から１０項のいずれか一つの半導体集積回路装置において、前記ボンディング・パッド開口は、長方形を呈している。
【００６９】
１２．前記１１項の半導体集積回路装置において、前記ボンディング・パッド開口は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【００７０】
１３．前記１２項の半導体集積回路装置において、更に、
（ｉ）前記ウエハ・テスト・プローブ・コンタクト領域の前記アルミニウム系メタル膜パターンの前記上面に形成されたプローブ痕。
【００７１】
１４．前記１２または１３項の半導体集積回路装置において、更に、
（ｊ）前記ワイヤ・ボンディング領域に接続されたボンディング・ワイヤ。
【００７２】
１５．前記１から１４項のいずれか一つの半導体集積回路装置において、更に、
（ｋ）前記半導体チップの前記第1の主面側を覆う封止レジン部材。
【００７３】
１６．前記１５項の半導体集積回路装置において、前記封止レジン部材は、実質的にハロゲン・フリーである。
【００７４】
１７．前記１３項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの露出部は、前記プローブ痕の部分を除き、不導態膜で覆われている。
【００７５】
１８．以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられた多層配線層；
（ｃ）前記半導体チップの前記第1の主面に設けられたＩ/Ｏ回路領域；
（ｄ）前記多層配線層上に設けられ、ボンディング・パッド部および、これと前記Ｉ/Ｏ回路領域を相互に連結する配線部を有する複数のアルミニウム系メタル膜パターン；
（ｅ）各アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｆ）前記多層配線層、前記アルミニウム系メタル膜パターン、および窒化チタン膜の上面を覆うように形成された絶縁性表面保護膜；
（ｇ）前記ボンディング・パッド部の内部に対応するように、前記窒化チタン膜および前記絶縁性表面保護膜を貫通して設けられたボンディング・パッド開口；
（ｈ）各アルミニウム系メタル膜パターンの上面の一部であって、前記ボンディング・パッド開口以外のボンディング・パッド部の全域を含むように設けられた窒化チタン膜除去部、
ここで、前記ボンディング・パッド開口は、その全周において前記窒化チタン膜除去部と相互に連結している。
【００７６】
１９．前記１８項の半導体集積回路装置において、前記ボンディング・パッド部は、前記チップ端部に沿って第1の方向に列を成すように配置されている。
【００７７】
２０．前記１８または１９項の半導体集積回路装置において、少なくとも前記配線部の前記Ｉ/Ｏ回路領域に近い側の各アルミニウム系メタル膜パターンの前記上面は、前記窒化チタン膜に被覆されている。
【００７８】
２１．前記１８から２０項のいずれか一つの半導体集積回路装置において、前記窒化チタン膜除去部は、前記絶縁性表面保護膜で覆われている。
【００７９】
２２．前記１８から２１項のいずれか一つの半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【００８０】
２３．前記１８から２２項のいずれか一つの半導体集積回路装置において、前記ボンディング・パッド開口は、長方形を呈している。
【００８１】
２４．前記２３項の半導体集積回路装置において、前記ボンディング・パッド開口は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【００８２】
２５．前記２４項の半導体集積回路装置において、更に、
（ｉ）各アルミニウム系メタル膜パターンの前記ウエハ・テスト・プローブ・コンタクト領域の前記上面に形成されたプローブ痕。
【００８３】
２６．前記２４または２５項の半導体集積回路装置において、更に、
（ｊ）前記ワイヤ・ボンディング領域に接続されたボンディング・ワイヤ。
【００８４】
２７．前記１８から２６項のいずれか一つの半導体集積回路装置において、更に、
（ｋ）前記半導体チップの前記第1の主面側を覆う封止レジン部材。
【００８５】
２８．前記２７項の半導体集積回路装置において、前記封止レジン部材は、実質的にハロゲン・フリーである。
【００８６】
２９．前記２５項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの露出部は、前記プローブ痕の部分を除き、不導態膜で覆われている。
【００８７】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００８８】
更に、本願において、「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）を中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００８９】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、原材料としてのシリコンウエハの搬入からプリ・メタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクト・ホール形成、タングステン・プラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程と、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナル・パッシベーション膜へのパッド開口の形成あたりまで（ウエハ・レベル・パッケージ・プロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程に大別できる。ＦＥＯＬ工程の内、ゲート電極パターニング工程、コンタクト・ホール形成工程等は、特に微細な加工が要求される微細加工工程である。一方、ＢＥＯＬ工程においては、ビアおよびトレンチ形成工程、特に、比較的下層のローカル配線（たとえば銅系ダマシン方式６層程度の構成の埋め込み配線では、Ｍ１からＭ４あたりまでの微細埋め込み配線）等において、特に微細加工が要求される。なお、「ＭＮ（通常Ｎ＝１から１５程度）」で、下から第Ｎ層配線を表す。Ｍ１は第１層配線であり、Ｍ３は第３層配線である。ここで説明する例では、アルミニウム系パッド電極層およびその直下のタングステン・ビア層の下に６層のメタル配線層がある。
【００９０】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。すなわち、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。具体的には、銅配線、金ワイヤ、窒化チタン、アルミニウム層、ポリイミド膜等について同様である。
【００９１】
また、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００９２】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統の属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００９３】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮは、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多い。
【００９４】
窒化シリコン膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチ・ストップ膜として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
【００９５】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００９６】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００９７】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。以下の実施の形態で使用するウエハについても同様である。
【００９８】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００９９】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【０１００】
１．本願の実施の形態１の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１から図１１）
ここでは、９０ｎｍテクノロジ・ノードの高信頼性ＣＭＩＳ ＬＳＩデバイスを例にとり説明する。先ず、本願発明のデバイス構造の要部であるパッド周辺構造が適用されるＬＳＩデバイスのレイアウトおよび同ＬＳＩデバイスを組み込んだパッケージ構造の概要について、以下のサブ・セクション（１−１）において説明する。
【０１０１】
なお、本実施の形態１のパッド周辺構造の特徴は、ファイナル・パッシベーション膜の下において、各ボンディング・パッド部のボンディング・パッド開口の周辺にスペースを置いて、上層バリア・メタル層を除去したリング状の領域を設けるところにある。なお、全周に設けるのは、チタンの酸化が発生する起点は、ボンディング・パッド開口との境界であるから全起点を押さえるためである。すなわち、ボンディング・パッド開口の外周のどの点からチタンの異常酸化が開始したとしても、その全長が短ければ応力も弱く無機パッシベーション膜等（補助絶縁膜等の含む）のクラックに至らないからである。
【０１０２】
また、セクション２に示すように、チタンの異常酸化に特に敏感なのは、ボンディング・パッドの配線部側であるから、リング状窒化チタン膜除去部は必ずしも全周に閉じた図形として形成する必要はない。たとえば、境界近傍領域３２（図３等）部分のみ、または、その部分を中心とした部分に線状パターンとして設けてもよい。しかし、ボンディング・パッドの配線側でない部分において発生したチタン異常酸化も、それに起因して無機系絶縁膜のクラックが発生すると、そのクラックに水分が結露して新たな異常発生源となる可能性があるので、更に信頼性を上げるには、全周に閉じた図形として形成することが好適である。
【０１０３】
ここでは、リング状窒化チタン膜除去部として一体のリング状図形（閉じた図形）を例示したが、分割されたリング（たとえばリング状に配列されたドットの集合図形）であってもよい。
ただし、一体の方が、無機系パッシベーション膜等のクラックに至るチタン異常酸化の経路を遮断する能力は大きくなる。
【０１０４】
なお、ボンディング・パッド開口の外周側面をその外部から内部に渡って、耐湿性の無機絶縁膜で覆う方法が考えられるが、エッチング回数が多くなり、アルミニウム系メタル上面の荒れ等の問題がある。
【０１０５】
１−１．本願の実施の形態１から５に共通の半導体集積回路装置のチップ内レイアウトおよびの例示（主に図1及び図２）
図１は、本願の実施の形態１（実施の形態２から５についても同じ）の半導体集積回路装置のチップ内レイアウト（第1の主面）を示す模式平面図である。図２は、図１のチップを封止したＢＧＡパッケージの正断面図である。
【０１０６】
先ず、本願の実施の形態１（実施の形態２から５についても同じ）の半導体集積回路装置のチップ内レイアウトの概要を説明する。図１に示すように、たとえば、シリコン系の半導体チップ２の第1の主面２ａ（裏面または第2の主面２ｂに対向する面）上の中心部にコア回路領域９が設けられ、それを取り巻くように環状電源Ｖｄｄ幹配線８（たとえばアルミニウム・パッド層で構成されている）、環状電源Ｖｓｓ幹配線７（たとえばアルミニウム・パッド層で構成されている）、および多数のＩ/Ｏ回路が配置されたＩ/Ｏ回路領域６が設けられている。Ｉ/Ｏ回路領域６の外側のチップ２の周辺部には、各辺に沿って複数のボンディング・パッド（ボンディング・パッド部）４から構成されたボンディング・パッド列５がそれぞれ設けられている。なお、ボンディング・パッド４は、アルミニウム・パッド層で構成されている。ボンディング・パッド列５の外側のチップ２の周辺エッジ部には、ガード・リング３がチップ２の周辺を取り囲むように設けられている。ガード・リング３の最上層メタル層は、たとえば、アルミニウム・パッド層で構成されている。パッド周辺拡大部Ｒについては、図３等で説明する。なお、ここで例示するボンディング・パッド４は、ほぼ長方形（コーナ部にラウンド部があってもよい。また、周辺部に目印等の変形部があってもよい）であるが、正方形等の矩形や斜め線または曲線を含む図形であってもよい。なお、ここでは、Ｉ/Ｏ回路領域６をコア回路領域９とボンディング・パッド列５が設けられた領域の間に配置する例を示したが、コア回路領域９とガード・リング３の間の領域に設けるようにしてもよい。この場合は、ボンディング・パッド列５の下にもＩ/Ｏ回路を配置することができるので、更にスペースを有効活用することができる。一方、Ｉ/Ｏ回路領域６をコア回路領域９とボンディング・パッド列５が設けられた領域の間に配置する例では、ボンディング・パッド４とＩ/Ｏ回路領域６の間に距離が取れるので、信頼性を向上することができる。
【０１０７】
図２に、このチップの最終的な利用形態の一例であるＢＧＡパッケージ１１の断面を示す。なお、最終的な利用形態としては、ＢＧＡパッケージのほか、ＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）その他のパッケージ形式でもよい。図２に示すように、配線基板（インターポーザ、単層または多層配線基板）１２は、たとえばガラス・エポキシ系の有機系配線基板コア材１４にスルーホール（ビア）１７が設けられている。有機系配線基板コア材１４の上面１２ａおよび下面１２ｂには、バンプ・ランド１５、基板上配線１９、外部リード２１等が設けられており、それらの上には必要に応じて、ソルダー・レジスト膜１８が形成されている。バンプ・ランド１５上には、パッケージ接続用の半田バンプ１６が設けられている。配線基板１２の上面１２ａには、たとえばＤＡＦ（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ）等の接着剤層２２を介して半導体チップ２がダイ・ボンディングされている。半導体チップ２の表面２ａの各ボンディング・パッド４は、たとえば、金を主要な成分とする金ボンディング・ワイヤ２３によって、外部リード２１と接続されている。この配線基板１２の上面１２ａは、たとえばエポキシ系の樹脂を主要な樹脂成分として含む封止レジン２４によって、チップ２の上面２ａやワイヤ２３を内部に封止するように樹脂封止されている。
【０１０８】
なお、個々で使用する封止レジンは、環境対策等から難燃剤にハロゲン系物質（主に臭素）を含まない「ハロゲン・フリー・レジン」が望ましいが、封止の信頼性の面から見ると、ハロゲン・フリー・レジンは通常のレジンよりも、塩素等の他のハロゲン元素を多く含む傾向がある。すなわち、WEEE(Waste Electrical and Electronic Equipment)指令を踏まえ、半導体チップのパッケージ材料へのハロゲン・フリー化（レジン：塩素(Cl) 含有率:0.09wt%以下 2.臭素(Br) 含有率:0.09wt%以下 3.アンチモン(Sb)含有率:0.09wt%以下）の要求が増大している。しかし、パッケージ材料の変更により、従来は顕在化していなかった、製品組み立て後の高温及び高湿環境の電圧印加試験にて、正電圧印加パッド部側壁よりアルミニウム上窒化チタン膜が酸化し、窒化チタン膜とその上部膜との剥がれや、窒化チタン膜が酸化することによる体積膨張によるクラック起因のチップ破壊不良が発生しやすいことが判明した。
【０１０９】
１−２．本願の実施の形態１の半導体集積回路装置のパッド周辺構造および半導体集積回路装置の製造方法の説明（主に図３から図１１）
図３は、本願の実施の形態１の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図４は、図３に対応する部分のワイヤ・ボンディング後の状況を示すボンディング・パッド部周辺拡大平面図である。図５は、図３のＸ−Ｘ’に対応するチップ断面図である。図６は、図３のＹ−Ｙ’に対応するチップ断面図である。
【０１１０】
本願の実施の形態１の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺部の平面構造を説明する。図３（無機系ファイナル・パッシベーションへのボンディング・パッド開口形成完了時点）または図４（ワイヤ・ボンディング完了時点）に示すように、アルミニウム系メタル膜パターン２５（アルミニウム・パッド層に対応する）は、ボンディング・パッド部４およびボンディング・パッド部４とＩ/Ｏ回路領域６を連結する配線部２６に分けられる。その境界３１の近傍を境界近傍領域３２とする。ボンディング・パッド部４の中央部は、ボンディング・パッド開口２７（図５，６の窒化チタン膜の第1開口部２８）であり、その周りのボンディング・パッド部４の周辺部にボンディング・パッド開口２７とスペースを置いて、環状の第1窒化チタン膜除去部２９ａ（リング状窒化チタン膜除去部または第２開口部２８）が設けられている。ここで、ボンディング・パッド部の幅Ｔ１は、たとえば、５０マイクロ・メートル程度（長辺の長さは、たとえば、８０マイクロ・メートル程度）であり、リング状窒化チタン膜除去部の幅Ｔ２は、たとえば、０．９マイクロ・メートル程度（０．３から２マイクロ・メートル程度を好適な範囲として例示することができる）である。なお、リング状窒化チタン膜除去部２９ａの内側のスペースの幅は、たとえば、０．９マイクロ・メートル程度（０．３から２マイクロ・メートル程度を好適な範囲として例示することができる）であり、外側のスペースの幅は、たとえば、０．７マイクロ・メートル程度（０．３から２マイクロ・メートル程度を好適な範囲として例示することができる）である。
【０１１１】
なお、ワイヤ・ボンディング完了時点においては、図４に示すように、ボンディング・パッド開口２７（図３）のウエハ・テスト・プローブ・コンタクト領域３４には、複数個のプローブ痕３６があり、ワイヤ・ボンディング領域３３にはボンディング・ワイヤ接合部３５が形成されている。このように領域を分けることは必須ではないが、分けることにより、ワイヤ・ボンディング特性を向上させることができる。
【０１１２】
また、本実施の形態のように、ボンディング・パッド部４にワイヤ・ボンディング領域３３とウエハ・テスト・プローブ・コンタクト領域３４とを設けた場合には、ウエハ・テスト・プローブ・コンタクト領域３４に形成される複数個のプローブ痕３６によって、後述する不導態化処理によるアルミニウム系メタル膜５３の表面のアルミナ膜が削り取られる。そうすると、ウエハ・テスト・プローブ・コンタクト領域３４ではアルミニウム系メタル膜５３が削られた状態で露出することになり、アルミニウム系メタル膜５３が外部から侵入する水分に起因する電気化学反応が発生する可能性が高くなる。更に、ウエハ・テスト・プローブ・コンタクト領域３４に近いバリア・メタル膜５４は影響を受けやすくなり、チタン異常酸化の経路となりやすい。ここで、ウエハ・テスト・プローブ・コンタクト領域３４は、ワイヤ・ボンディング領域３３よりもＩ/Ｏ回路領域６に近い位置であるため、本実施の形態のような対策を行うことが、より効果的である。 なお、ボンディング・パッド部４にワイヤ・ボンディング領域３３とウエハ・テスト・プローブ・コンタクト領域３４を設ける構成については、他の実施の形態でも同様に用いて良い。
【０１１３】
次に、図３のＸ−Ｘ’断面について説明する。図５に示すように、たとえば、各種の不純物ドープ領域が設けられたシリコン単結晶基板２（たとえばＰ型シリコン基板）の上面２ａ側に多層配線層５１（ここでは、一例として、銅系ダマシン配線の６層配線が想定されており、最上層はＭ６配線上のタングステン・ビア層である）がある。アルミニウム・パッド層３０（金属複合膜）は、たとえば、下層のバリア・メタル膜５２、アルミニウム系メタル膜５３、上層のバリア・メタル膜５４（反射防止膜）等から構成されている。下層のバリア・メタル膜５２は、たとえば、下層のチタン膜（たとえば、厚さ１０ｎｍ程度）と上層の窒化チタン膜（たとえば、厚さ６０ｎｍ程度）等から構成されている。中層のアルミニウム系メタル膜５３は、たとえば厚さ１０００ｎｍ程度のアルミニウムを主要な成分とするメタル膜である。一般に、添加物として、銅等を数パーセント程度含む。バリア・メタル材料としては、ここに例示したほか、チタン、窒化チタン、チタン・タングステンおよびこれらの複合膜が使用される。なお、上層のバリア・メタル膜５４についても、下層のバリア・メタル膜５２同様に積層構造とすることもできる。アルミニウム・パッド層３０上には、加工用の補助絶縁膜５５（たとえば、厚さ２００ｎｍ程度のプラズマＣＶＤによる酸化シリコン系膜）が設けられている。この補助絶縁膜５５には、無機系ファイナル・パッシベーション膜５６（絶縁性表面保護膜）が設けられており、たとえば、下層の酸化シリコン系保護膜５６ａ（たとえば、厚さ２００ｎｍ程度のプラズマＣＶＤによる酸化シリコン系膜）、上層の窒化シリコン系保護膜５６ｂ（たとえば、厚さ６００ｎｍ程度のプラズマＣＶＤによる窒化シリコン系膜）等から成る積層無機系ファイナル・パッシベーション膜を例示することができる。なお、無機系ファイナル・パッシベーション膜５６としては、積層に限らず、窒化シリコン系膜等による単層膜でもよい。また、無機系ファイナル・パッシベーション膜５６の上に、更に、ポリイミド系樹脂膜等の有機系ファイナル・パッシベーション膜を形成してもよい。
【０１１４】
図５に示すように、ボンディング・パッドの中心部には、無機系ファイナル・パッシベーション膜５６、補助絶縁膜５５、上層のバリア・メタル膜５４等を貫通するボンディング・パッド開口２７がある。ここで、ボンディング・パッド開口２７の上層のバリア・メタル膜５４は、ワイヤ・ボンディング特性およびプローブ特性を確保するために除去されており、その開口部２８は、この場合、ボンディング・パッド開口２７と平面的に一致している。このボンディング・パッド開口２７の部分のアルミニウム系メタル膜５３の表面は、不導態化処理（酸化処理）されており、表面は緻密で薄いアルミナ系の膜で保護されている。ボンディング・パッド開口２７の周辺部には、先に説明した窒化チタン膜除去部２９（第２開口部または第１窒化チタン膜除去部２９ａ）が設けられている。この例においては、第１窒化チタン膜除去部２９ａは、無機系ファイナル・パッシベーション膜５６によって被覆されている。すなわち、開口部２９は、開口２７とボンディングパッド部４の端部の間に位置するように設けられており、無機系ファイナル・パッシベーション膜５６によって被覆されている。
【０１１５】
続いて、図３のＹ−Ｙ’断面について説明する。図６に示すように、図５の断面と異なり、Ｙ’側に配線部２６が延びている。
【０１１６】
図７は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。図８は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。図９は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。図１０は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。図１１は、本願の実施の形態１の半導体集積回路装置の製造方法における図３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。これらに基づいて、実施の形態１の半導体集積回路装置の製造方法における要部プロセスを説明する。
【０１１７】
図７に示すように、たとえば、３００φのＰ型シリコン単結晶ウエハ１（２００φでも４５０ファイでもよい）によるフロント・エンド・プロセスおよびバック・エンド・プロセスにおいて多層配線層５１上のアルミニウム・パッド層（金属複合膜）３０のパターニングが完了したウエハを準備する。後に説明するように、通常、アルミニウム系のメタル膜をドライ・エッチング等により加工した後には、露出したメタルの表面を不動態化する処理を実行する。続いて、ウエハ１のデバイス面１ａ上のほぼ全面に、補助絶縁膜５５として、たとえば厚さ２００ｎｍ程度のプラズマＣＶＤによる酸化シリコン膜を成膜する。成膜条件としては、たとえばガス流量比：ＳｉＨ４/Ｎ２＝０．５/１０程度、処理圧力３６０パスカル程度、ウエハ・ステージ温度摂氏４００度程度を例示することができる。
【０１１８】
次に、図８に示すように、ウエハ１のデバイス面１ａ上に、レジスト膜５７を塗布し、通常のリソグラフィにより、レジスト膜５７にリング状窒化チタン膜除去部２９ａをパターニングするためのレジスト膜開口５８を開口する。
【０１１９】
次に、図９に示すように、このレジスト膜パターン５７をマスクとして、ドライ・エッチング（すなわち気相プラズマ・エッチング、以下同じ）を実行することにより、補助絶縁膜５５および上層のバリア・メタル膜５４を貫通する開口、すなわち、第1窒化チタン膜除去部（リング状窒化チタン膜除去部）２９ａまたは第２開口部（窒化チタン膜除去部）２９を形成する。このドライ・エッチングは、酸化シリコン膜のエッチングと窒化チタン膜のエッチングに分かれる。酸化シリコン膜のエッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。窒化チタン膜のエッチングのエッチング条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。この工程の後、不要になったレジスト膜５７を除去する。
【０１２０】
次に、図１０に示すように、ウエハ１のデバイス面１ａ上のほぼ全面を無機系ファイナル・パッシベーション膜５６で被覆する。この無機系ファイナル・パッシベーション膜５６を前記のように、２層膜とした場合は、成膜プロセスは、プラズマＣＶＤ酸化シリコン膜の成膜とプラズマＣＶＤ窒化シリコン膜の成膜の２段階と成る。プラズマＣＶＤ酸化シリコン膜の成膜条件としては、たとえばガス流量比：ＳｉＨ４/Ｎ２＝０．５/１０程度、処理圧力３６０パスカル程度、ウエハ・ステージ温度摂氏４００度程度を例示することができる。プラズマＣＶＤ窒化シリコン膜の成膜条件としては、たとえばガス流量比：ＳｉＨ４/ＮＨ３/Ｎ２＝１．１/０．５/１８程度、処理圧力６００パスカル程度、ウエハ・ステージ温度摂氏４００度程度を例示することができる。
【０１２１】
次に、図１１に示すように、通常のリソグラフィにより、無機系ファイナル・パッシベーション膜５６にボンディング・パッド開口２７を形成する。このドライ・エッチングは、窒化シリコン膜/酸化シリコン膜（複合無機表面保護膜）の連続エッチング処理と窒化チタン膜のエッチング処理の２段階と成る。複合無機表面保護膜のドライ・エッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。窒化チタン膜のエッチング処理の条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。
【０１２２】
なお、上層のバリア・メタル膜５４の各ドライ・エッチング等のようにアルミニウム系のメタルの表面が露出する処理の後、残留ハロゲンによるアルミニウム系メタル膜の腐食防止のため、酸素を主要な成分とするガス雰囲気中でプラズマ処理（不導態化処理）が施される。不導態化処理の条件の一例として、酸素雰囲気中、処理圧力１００パスカル程度、ウエハ温度摂氏２５０度程度、処理時間２分程度を例示することができる。これによって、アルミニウム系メタル膜５３の表面に薄いアルミナ膜（酸化アルミニウム膜）が形成される。
【０１２３】
ボンディング・パッド開口２７形成後、必要であれば、ウエハ１のデバイス面１ａ上のほぼ全面に、感光性有機系ファイナル・パッシベーション膜を塗布して、それをパターニングして、再度、ボンディング・パッド開口部を形成する。この場合、感光性有機系ファイナル・パッシベーション膜の開口部は、無機系ファイナル・パッシベーション膜５６上に設けられ、開口部２７よりも広い開口部となる。更に、通常の半導体プロセスの流れに従って、ウエハ・プローブ検査、バック・グラインディング、ダイシング等による分割工程、配線基板１２へのダイ・ボンディング、ワイヤ・ボンディング、封止、パッケージ・テスト、最終テスト等を経て出荷に至る。
【０１２４】
なお、ここではエッチング補助層として、補助絶縁膜５５を使用する例を示したが、この膜は必須のものではない。しかし、この膜を使用することによって、アルミニウム系メタル膜表面の荒れ等を回避することができる。
【０１２５】
２．本願の実施の形態２の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１２から図１５）
本実施の形態２のパッド周辺構造の特徴は、ファイナル・パッシベーション膜の下において、各ボンディング・パッド部の近傍の配線部にボンディング・パッド開口とスペースを置いて、上層バリア・メタル層を除去したスリット状の領域を設けるところにある。
【０１２６】
なお、この例では、スリット状窒化チタン膜除去部は配線の内部にあるが、配線部を横断するように形成してもよい。横断させた場合は、ボンディング・パッドからＩ/Ｏ回路領域に向かうチタン異常酸化の経路を完全に遮断することができる。ただし、セクション５と同様に、下地絶縁膜にエッチング溝等ができる可能性がある。
【０１２７】
また、ここでは、一体のスリットを示したが、セクション1で示したように、複数の図形の集合体であってもよい。ただし、一体の方が、ボンディング・パッドからＩ/Ｏ回路領域に向かうチタン異常酸化の経路を遮断する能力は大きくなる。
【０１２８】
図１２は、本願の実施の形態２の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図１３は、図１２のＸ−Ｘ’に対応するチップ断面図である。図１４は、図１２のＡ−Ａ’に対応するチップ断面図である。図１５は、図１２のＹ−Ｙ’に対応するチップ断面図である。
【０１２９】
この例は、図１２、図１４および図１５に示すように、第２開口部（窒化チタン膜除去部）２９をアルミニウム系メタル膜パターン２５のボンディング・パッド部と配線部２６の境界３１の近傍、すなわち、境界近傍領域３２内に第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂとして、設けたことを特徴としている。従って、図１３に示すように、Ｘ−Ｘ’は、通常のボンディング・パッドと同様である。一方、Ｙ−Ｙ’断面およびＡ−Ａ’断面は図１４および図１５に示すように、第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂでは、上層のバリア・メタル膜５４が除去されるとともに、その上を無機系ファイナル・パッシベーション膜５６が被覆している。この例では、境界３１の配線部２６側にスリット状窒化チタン膜除去部２９ｂを設けているが、ボンディング・パッド部４側に設けてもよい。スリット状窒化チタン膜除去部２９ｂを境界３１の配線部２６側に設けるメリットは、ボンディング・パッド部４の面積を消費しないことと、比較的小さな面積で、Ｉ/Ｏ回路領域６に向かう部分へのチタン酸化物の成長・拡大を有効に阻止できるところにある。ここで、この部分の配線部の広さを４０マイクロ・メートル程度とすると、スリット状窒化チタン膜除去部２９ｂの幅Ｔ３は５マイクロ・メートル程度であり、その広さは３５マイクロ・メートル程度である。スリット状窒化チタン膜除去部２９ｂの幅Ｔ３の好適な範囲としては、０．３から１０マイクロ・メートル程度を例示することができる。
【０１３０】
また、図１４に示すように、本実施の形態では第2窒化チタン膜除去部２９ｂの形状をスリット状としているが、これを全て除去してしまっても構わない。すなわち、アルミニウム系メタル膜５３の端部上に第2窒化チタン膜５４の一部を残しているが、これをＡ−Ａ’断面に沿って全て除去してしまっても良い。このとき、アルミニウム系メタル膜５３の端部上には、補助絶縁膜５５も除去された形状となり、無機系ファイナル・パッシベーション膜５６が直接形成される形状となる。この場合、ボンディング・パッドからＩ/Ｏ回路領域に向かうチタン異常酸化の経路を、より確実に遮断することができる。
【０１３１】
なお、製法については、開口部２７のマスクパターン以外は、基本的にセクション1に示したところと同じである。
【０１３２】
３．本願の実施の形態３の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１６および図１７）
本実施の形態３のパッド周辺構造の特徴は、ファイナル・パッシベーション膜の下において、前記リング状の領域（セクション１）とスリット状の領域（セクション２）の両方を設けるところにある。
【０１３３】
図１６は、本願の実施の形態３の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図１７は、図１６のＹ−Ｙ’に対応するチップ断面図である。
【０１３４】
この例では、図１６および図１７に示すように、第1窒化チタン膜除去部（リング状窒化チタン膜除去部）２９ａと第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂの両方を設けている。従って、ボンディング・パッド開口２７（第1開口部２８）の周辺部で発生した酸化チタン膜が、この種の異常部に鋭敏なＩ/Ｏ回路領域６へ向けて成長することを有効に阻止することができる。
【０１３５】
リング状窒化チタン膜除去部２９ａおよび第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂの寸法や位置については、セクション１または２と同じである。
【０１３６】
また、スリット状窒化チタン膜除去部２９ｂについては、実施の形態３と同様に、Ａ−Ａ’断面に沿って、アルミニウム系メタル膜５３の端部上の第2窒化チタン膜５４及び補助絶縁膜５５を全て除去してしまっても良い。
【０１３７】
なお、製法については、開口部２７のマスクパターン以外は、基本的にセクション1に示したところと同じである。
【０１３８】
４．本願の実施の形態４の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図１８から図２２）
本実施の形態４のパッド周辺構造の特徴は、前記リング状の領域（セクション１）、スリット状の領域（セクション２）等の上部のファイナル・パッシベーション膜を除去することで、製造容易な構造としたところにある。
【０１３９】
図１８は、本願の実施の形態４の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図１９は、図１８のＸ−Ｘ’に対応するチップ断面図である。図２０は、図１８のＹ−Ｙ’に対応するチップ断面図である。
【０１４０】
図１８、図１９、および図２０に示すように、構造的には、第1窒化チタン膜除去部（リング状窒化チタン膜除去部）２９ａ上に無機系絶縁性表面保護膜５６がないことが特徴と成っている。無機系絶縁性表面保護膜５６がない状態であっても、当該部分のアルミニウム系メタル膜５３の表面は、不導態化処理されており、数ｎｍ程度の薄いアルミナ膜で被覆されているので、通常の状態では腐食されることはない。しかし、耐湿性当を向上させるためには、チップ２の上面２ａを先に説明したように、有機系ファイナル・パッシベーション膜で被覆することが望ましい。
【０１４１】
ここでは、リング状窒化チタン膜除去部２９ａのみを設けた例を示したが、それに加えて、又は、それに代えて、スリット状窒化チタン膜除去部２９ｂを設けてもよい。また、スリット状窒化チタン膜除去部２９ｂについては、実施の形態３と同様に、Ａ−Ａ’断面に沿って、アルミニウム系メタル膜５３の端部上の第2窒化チタン膜５４及び補助絶縁膜５５を全て除去してしまっても良い。
【０１４２】
窒化チタン膜除去部２９、すなわち、リング状窒化チタン膜除去部２９ａおよび第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）２９ｂの寸法や位置については、セクション１、２または３と同じである。
【０１４３】
図２１は、本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。図２２は、本願の実施の形態４の半導体集積回路装置の製造方法における図１８のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部およびパッド開口パターニング用レジスト膜形成工程）である。製法については、セクション１と異なる部分のみを説明する。
【０１４４】
図７の状態から図８および図９の処理をスキップして、直接、図２１（図１０に対応）に示すように、無機系絶縁性表面保護膜５６（セクション１と同様に積層膜を仮定している）の成膜に移る。
【０１４５】
次に、図２２に示すように、ボンディング・パッド開口２７形成用のレジスト膜５７に、通常のリソグラフィにより、ボンディング・パッド開口形成用開口５８ａとリング状窒化チタン膜除去部形成用開口５８ｂの両方を形成する。そして、それらを有するレジスト膜５７をマスクとして、破線部分に対応して無機系絶縁性表面保護膜５６（窒化シリコン膜/酸化シリコン膜）、補助絶縁膜５５、および上層のバリア・メタル膜５４を貫通する開口５９，６０をドライ・エッチングにより、形成する。このドライ・エッチング工程は、無機系絶縁性表面保護膜５６および補助絶縁膜５５をエッチングする工程と上層のバリア・メタル膜５４をエッチングする工程からなる。無機系絶縁性表面保護膜５６および補助絶縁膜５５をエッチングする工程のドライ・エッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。上層のバリア・メタル膜５４をエッチングする工程のドライ・エッチング条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。
【０１４６】
５．本願の実施の形態５の半導体集積回路装置および半導体集積回路装置の製造方法の説明（主に図２３から図３０）
この例は、セクション１から４のような酸化チタン領域拡大・成長阻止構造では不十分な場合に有効であり、ボンディング・パッド部４の全域の上層のバリア・メタル膜５４を除去したところを特徴とする。
【０１４７】
図２３は、本願の実施の形態５の半導体集積回路装置のチップ内レイアウト（第1の主面）の内、パッド周辺拡大部Ｒに対応するボンディング・パッド部周辺拡大平面図である。図２４は、図２３のＸ−Ｘ’に対応するチップ断面図である。図２５は、図２３のＹ−Ｙ’に対応するチップ断面図である。
【０１４８】
図２３に示すように、平面的には、この例は、通常のボンディング・パッド及びその周辺と同様であるが、ボンディング・パッド部４の外部周辺にエッチング溝３７があるのが特徴となる。なお、この溝は上層のバリア・メタル膜５４を除去するときにできるもので、必須の要素ではない。この例の構造的特徴は、第２開口部２９が第1開口部２８とその全周において、連結しているところにある。
【０１４９】
また、図２５に示すように、配線部２６上には、通常の配線構造と同様に上層のバリア・メタル膜５４があるので、ボンディング・パッド部４のみを改変するのみで、効果が得られるメリットがある。また、ボンディング・パッド部４に複雑な構造を持ち込まないので、ボンディング・パッド開口２７の面積を有効に確保することができる。
【０１５０】
なお、この例は、ボンディング・パッド部４のボンディング・パッド開口２７の全周において、第２開口部（窒化チタン膜除去部）２８が連結していればよいので、必ずしも、ボンディング・パッド部４の全域において、上層のバリア・メタル膜５４を除去する必要はない。ただし、ボンディング・パッド部４の全域において、上層のバリア・メタル膜５４を除去した方がパッド部の有効活用の点では有利であり、信頼性も向上する。また、第２開口部（窒化チタン膜除去部）２８は配線部２６に及んでもよい。
【０１５１】
図２６は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（補助絶縁膜成膜工程）である。図２７は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部パターニング用レジスト膜形成工程）である。図２８は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（窒化チタン膜除去部形成工程）である。図２９は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（絶縁性表面保護膜成膜工程）である。図３０は、本願の実施の形態５の半導体集積回路装置の製造方法における図２３のＸ−Ｘ’に対応するデバイス断面フロー図（パッド開口形成工程）である。製法については、セクション１と異なる部分のみを説明する。
【０１５２】
図２６は図７と同じであり、ここまでのプロセスはセクション１とまったく同じである。
【０１５３】
次に、図２７に示すように、ボンディング・パッド部４より、若干広めの開口部５８を有するレジスト膜５７を通常のリソグラフィにより形成する。
【０１５４】
次に、図２８に示すように、このレジスト膜５７をマスクとして、ドライ・エッチングにより、補助絶縁膜５５および上層のバリア・メタル膜５４を除去する。これにより、多層配線層５１の最上層、すなわち、タングステン・ビア層の層間絶縁膜（酸化シリコン膜系絶縁膜）にエッチング溝３７が形成される。補助絶縁膜５５をドライ・エッチングする条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。上層のバリア・メタル膜５４をドライ・エッチングする条件としては、たとえばガス流量Ｃｌ２/Ａｒ＝３０/３００ｓｃｃｍ，処理圧力０．７パスカル程度、ウエハ・ステージ温度摂氏６５度程度を例示することができる。なお、この後、先に説明したように、不導態化処理が必要である。
【０１５５】
次に、図２９に示すように、ウエハ１のデバイス面１ａ上のほぼ全面を無機系ファイナル・パッシベーション膜５６で被覆する。このプロセスは、セクション１とまったく同じである。
【０１５６】
次に、図３０に示すように、通常のリソグラフィにより、無機系ファイナル・パッシベーション膜５６にボンディング・パッド開口２７を形成する。この場合、無機系ファイナル・パッシベーション膜５６のボンディング・パッド開口２７下の補助絶縁膜５５および上層のバリア・メタル膜５４はすでに除去されているので、改めて除去する必要がない。従って、このプロセスは、窒化シリコン膜/酸化シリコン膜（無機系積層ファイナル・パッシベーション膜）のみのドライ・エッチング工程となる。無機系積層ファイナル・パッシベーション膜のドライ・エッチング条件としては、たとえばガス流量ＣＦ４/ＣＨＦ３/Ｏ２/Ａｒ＝１５０/３０/４０/６５０ｓｃｃｍ，処理圧力２７パスカル程度、ウエハ・ステージ温度摂氏６０度程度を例示することができる。
【０１５７】
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１５８】
例えば、前記実施の形態では、多層配線層として、銅系のダマシン配線（埋め込み配線）について具体的に説明したが、本発明はそれに限定されるものではなく、銀系またはタングステン系のダマシン配線（埋め込み配線）やアルミニウム系の非埋め込み配線の例にも適用できることは言うまでもない。
【符号の説明】
【０１５９】
１ 半導体ウエハ（ウエハの半導体基板部）
１ａ （半導体ウエハの）デバイス面
１ｂ （半導体ウエハの）裏面
２ 半導体チップ（チップの半導体基板部）
２ａ （半導体チップの）第1の主面
２ｂ （半導体チップの）第2の主面
３ ガード・リング
４ ボンディング・パッド（ボンディング・パッド部）
５ ボンディング・パッド列
６ Ｉ/Ｏ回路領域
７ 環状Ｖｓｓ電源幹配線
８ 環状Ｖｄｄ電源幹配線
９ コア回路領域
１１ ＢＧＡパッケージ
１２ インターポーザ（配線基板）
１２ａ 配線基板表面（上面）
１２ｂ 配線基板裏面（下面）
１４ 有機系配線基板コア材
１５ バンプ・ランド
１６ 半田バンプ
１７ スルーホール（ビア）
１８ ソルダー・レジスト膜
１９ 基板上配線
２１ 外部リード
２２ 接着剤層（ＤＡＦ）
２３ ボンディング・ワイヤ
２４ 封止レジン
２５ アルミニウム系メタル膜パターン
２６ 配線部
２７ ボンディング・パッド開口
２８ （窒化チタン膜の）第1開口部
２９ （窒化チタン膜の）第２開口部（窒化チタン膜除去部）
２９ａ 第1窒化チタン膜除去部（リング状窒化チタン膜除去部）
２９ｂ 第2窒化チタン膜除去部（スリット状窒化チタン膜除去部）
３０ アルミニウム・パッド層（金属複合膜）
３１ 境界
３２ 境界近傍領域
３３ ワイヤ・ボンディング領域
３４ ウエハ・テスト・プローブ・コンタクト領域
３５ ボンディング・ワイヤ接合部
３６ プローブ痕
３７ エッチング溝
５１ 多層配線層
５２ 下層のバリア・メタル膜
５３ アルミニウム系メタル膜
５４ 上層のバリア・メタル膜
５５ 補助絶縁膜
５６ 絶縁性表面保護膜
５６ａ 酸化シリコン系保護膜
５６ｂ 窒化シリコン系保護膜
５７ レジスト膜
５８ レジスト膜開口
５８ａ ボンディング・パッド開口形成用開口
５８ｂ リング状窒化チタン膜除去部形成用開口
５９，６０ エッチング予定部
Ｒ パッド周辺拡大部
Ｔ１ ボンディング・パッド部の幅
Ｔ２ リング状窒化チタン膜除去部の幅
Ｔ３ スリット状窒化チタン膜除去部の幅
【特許請求の範囲】
【請求項１】
以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系メタル膜パターン；
（ｃ）前記アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｄ）前記窒化チタン膜の上面を含む前記半導体チップの前記第1の主面を覆う絶縁性表面保護膜；
（ｅ）前記絶縁性表面保護膜に形成されたボンディング・パッド開口；
（ｆ）前記窒化チタン膜に設けられたボンディング・パッド開口に対応する第1開口部；
（ｇ）前記第1開口部の外部近傍の前記窒化チタン膜に設けられた第２開口部。
【請求項２】
前記１項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの前記第２開口部は、前記絶縁性表面保護膜で覆われている。
【請求項３】
前記２項の半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【請求項４】
前記１項の半導体集積回路装置において、前記窒化チタン膜上は、前記絶縁性表面保護膜で覆われているが、前記第２開口部は、前記絶縁性表面保護膜で覆われていない。
【請求項５】
前記４項の半導体集積回路装置において、前記第２開口部の前記アルミニウム系メタル膜パターン表面には、不導態膜が形成されている。
【請求項６】
前記４項の半導体集積回路装置において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【請求項７】
前記１項の半導体集積回路装置において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【請求項８】
前記１項の半導体集積回路装置において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成されている。
【請求項９】
前記１項の半導体集積回路装置において、前記第1開口部は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【請求項１０】
前記９項の半導体集積回路装置において、前記ウエハ・テスト・プローブ・コンタクト領域内の針跡部分においては、前記アルミニウム系メタル膜パターン表面の不導態膜が除去されている。
【請求項１１】
前記１項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【請求項１２】
前記１項の半導体集積回路装置において、更に、以下を含む：
（ｈ）前記半導体チップの前記第1の主面、前記アルミニウム系メタル膜パターン、前記窒化チタン膜、前記第1開口部、および、前記第２開口部は、ハロゲン・フリー・レジンにより封止されている。
【請求項１３】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハのデバイス面上の多層配線層上に形成された下層バリア・メタル膜、中層アルミニウム系メタル膜、上層バリア・メタル膜を含む金属複合膜をパターニングすることにより、金属複合膜パターンを形成する工程；
（ｂ）前記金属複合膜パターンの上面を含む前記半導体ウエハの前記デバイス面上のほぼ全面に、絶縁性表面保護膜を成膜する工程；
（ｃ）前記工程（ｂ）の後であって前記工程（ｄ）の前に、前記絶縁性表面保護膜にボンディング・パッド開口を形成する工程；
（ｄ）前記上層バリア・メタル膜のボンディング・パッド開口に対応する部分に第1開口部を形成する工程；
（ｅ）前記第1開口部の外部近傍の前記上層バリア・メタル膜に第２開口部を形成する工程。
【請求項１４】
前記１３項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｂ）および（ｄ）よりも前に実行される。
【請求項１５】
前記１３項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記工程（ｂ）および（ｃ）よりも後であって、ほぼ同時に実行される。
【請求項１６】
前記１３項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【請求項１７】
前記１５項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記絶縁性表面保護膜および前記上層バリア・メタル膜を同一のエッチング・マスクを用いて、連続的に加工することにより実行される。
【請求項１８】
前記１３項の半導体集積回路装置の製造方法において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【請求項１９】
前記１３項の半導体集積回路装置の製造方法において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【請求項２０】
前記１３項の半導体集積回路装置の製造方法において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成される。
【請求項２１】
前記１３項の半導体集積回路装置の製造方法において、前記金属複合膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【請求項２２】
前記１３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ａ）、（ｄ）及び（ｅ）の後、前記中層アルミニウム系メタル膜の露出した表面部分に対して、不導態化処理を実施する工程。
【請求項２３】
前記１３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｇ）前記工程（ａ）から（ｅ）の後、前記第1開口部の前記中層アルミニウム系メタル膜の表面にプローブ針を当て、表面の不導態膜を破ってコンタクトを取ることにより、ウエハ・プローブ検査を実行する工程。
【請求項２４】
前記２３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記金属複合膜上を、ハロゲン・フリー・レジンにより封止する工程。
【請求項２５】
以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系の複数のボンディング・パッド；
（ｃ）前記第1の主面上及び各ボンディング・パッドの周辺部を覆う絶縁性表面保護膜；
（ｄ）各ボンディング・パッド上に設けられた前記絶縁性表面保護膜の第1の開口、
ここで、各ボンディング・パッド上には、窒化チタン膜がない。
【請求項２６】
前記２５項の半導体集積回路装置において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置されている。
【請求項２７】
前記２６項の半導体集積回路装置において、各ボンディング・パッドは、同層のアルミニウム系の配線と一体に連結されており、前記配線上には、窒化チタン膜が形成されている。
【請求項２８】
前記２７項の半導体集積回路装置において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【請求項２９】
前記２６項の半導体集積回路装置において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有している。
【請求項３０】
前記２９項の半導体集積回路装置において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われている。
【請求項３１】
前記２６項の半導体集積回路装置において、更に、以下を含む：
（ｅ）前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜を覆うハロゲン・フリーである封止レジン部材。
【請求項３２】
前記２７項の半導体集積回路装置において、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
【請求項３３】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第1の主面上の第1の絶縁膜上に、アルミニウム系メタル膜を形成する工程；
（ｂ）前記アルミニウム系メタル膜上に、窒化チタン膜を形成する工程；
（ｃ）前記アルミニウム系メタル膜および前記窒化チタン膜を含む複合膜をパターニングすることによって、複数のボンディング・パッドとなるべき複合膜パターンを形成する工程；
（ｄ）前記複合膜パターンから前記窒化チタン膜を除去することによって、各ボンディング・パッドの上面を露出させる工程；
（ｅ）前記前記半導体チップの前記第1の主面、および、各ボンディング・パッド上に絶縁性表面保護膜を形成する工程；
（ｆ）各ボンディング・パッド上の前記絶縁性表面保護膜に第1の開口を形成する工程。
【請求項３４】
前記３３項の半導体集積回路装置の製造方法において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置される。
【請求項３５】
前記３４項の半導体集積回路装置の製造方法において、前記複合膜パターンは、各ボンディング・パッドと同層のアルミニウム系の配線を含む。
【請求項３６】
前記３５項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【請求項３７】
前記３４項の半導体集積回路装置の製造方法において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有する。
【請求項３８】
前記３７項の半導体集積回路装置の製造方法において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われる。
【請求項３９】
前記３４項の半導体集積回路装置の製造方法において、更に、以下を含む：
（ｇ）前記工程（ｆ）の後、前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜上を覆うように、ハロゲン・フリー・レジン部材により封止する工程。
【請求項４０】
前記３５項の半導体集積回路装置の製造方法において、前記工程（ｄ）の後には、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
【請求項１】
以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系メタル膜パターン；
（ｃ）前記アルミニウム系メタル膜パターンの上面を覆う窒化チタン膜；
（ｄ）前記窒化チタン膜の上面を含む前記半導体チップの前記第1の主面を覆う絶縁性表面保護膜；
（ｅ）前記絶縁性表面保護膜に形成されたボンディング・パッド開口；
（ｆ）前記窒化チタン膜に設けられたボンディング・パッド開口に対応する第1開口部；
（ｇ）前記第1開口部の外部近傍の前記窒化チタン膜に設けられた第２開口部。
【請求項２】
前記１項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンの前記第２開口部は、前記絶縁性表面保護膜で覆われている。
【請求項３】
前記２項の半導体集積回路装置において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【請求項４】
前記１項の半導体集積回路装置において、前記窒化チタン膜上は、前記絶縁性表面保護膜で覆われているが、前記第２開口部は、前記絶縁性表面保護膜で覆われていない。
【請求項５】
前記４項の半導体集積回路装置において、前記第２開口部の前記アルミニウム系メタル膜パターン表面には、不導態膜が形成されている。
【請求項６】
前記４項の半導体集積回路装置において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【請求項７】
前記１項の半導体集積回路装置において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【請求項８】
前記１項の半導体集積回路装置において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成されている。
【請求項９】
前記１項の半導体集積回路装置において、前記第1開口部は、ワイヤ・ボンディング領域とウエハ・テスト・プローブ・コンタクト領域を有する。
【請求項１０】
前記９項の半導体集積回路装置において、前記ウエハ・テスト・プローブ・コンタクト領域内の針跡部分においては、前記アルミニウム系メタル膜パターン表面の不導態膜が除去されている。
【請求項１１】
前記１項の半導体集積回路装置において、前記アルミニウム系メタル膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【請求項１２】
前記１項の半導体集積回路装置において、更に、以下を含む：
（ｈ）前記半導体チップの前記第1の主面、前記アルミニウム系メタル膜パターン、前記窒化チタン膜、前記第1開口部、および、前記第２開口部は、ハロゲン・フリー・レジンにより封止されている。
【請求項１３】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハのデバイス面上の多層配線層上に形成された下層バリア・メタル膜、中層アルミニウム系メタル膜、上層バリア・メタル膜を含む金属複合膜をパターニングすることにより、金属複合膜パターンを形成する工程；
（ｂ）前記金属複合膜パターンの上面を含む前記半導体ウエハの前記デバイス面上のほぼ全面に、絶縁性表面保護膜を成膜する工程；
（ｃ）前記工程（ｂ）の後であって前記工程（ｄ）の前に、前記絶縁性表面保護膜にボンディング・パッド開口を形成する工程；
（ｄ）前記上層バリア・メタル膜のボンディング・パッド開口に対応する部分に第1開口部を形成する工程；
（ｅ）前記第1開口部の外部近傍の前記上層バリア・メタル膜に第２開口部を形成する工程。
【請求項１４】
前記１３項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｂ）および（ｄ）よりも前に実行される。
【請求項１５】
前記１３項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記工程（ｂ）および（ｃ）よりも後であって、ほぼ同時に実行される。
【請求項１６】
前記１３項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、下層の酸化シリコン系膜と上層の窒化シリコン系膜を含む積層膜である。
【請求項１７】
前記１５項の半導体集積回路装置の製造方法において、前記工程（ｄ）と（ｅ）は、前記絶縁性表面保護膜および前記上層バリア・メタル膜を同一のエッチング・マスクを用いて、連続的に加工することにより実行される。
【請求項１８】
前記１３項の半導体集積回路装置の製造方法において、前記第２開口部の幅は、０．３マイクロ・メートルから１０マイクロ・メートルである。
【請求項１９】
前記１３項の半導体集積回路装置の製造方法において、前記第1開口部の幅は、前記第２開口部の幅よりも広い。
【請求項２０】
前記１３項の半導体集積回路装置の製造方法において、前記第２開口部は、前記第1開口部を取り囲むように、リング状に形成される。
【請求項２１】
前記１３項の半導体集積回路装置の製造方法において、前記金属複合膜パターンは、前記第1開口部を内部に含むボンディング・パッド部と、それに連結した配線部とを有し、前記第２開口部は、前記ボンディング・パッド部と前記配線部との境界近傍に設けられている。
【請求項２２】
前記１３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｆ）前記工程（ａ）、（ｄ）及び（ｅ）の後、前記中層アルミニウム系メタル膜の露出した表面部分に対して、不導態化処理を実施する工程。
【請求項２３】
前記１３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｇ）前記工程（ａ）から（ｅ）の後、前記第1開口部の前記中層アルミニウム系メタル膜の表面にプローブ針を当て、表面の不導態膜を破ってコンタクトを取ることにより、ウエハ・プローブ検査を実行する工程。
【請求項２４】
前記２３項の半導体集積回路装置の製造方法において、更に、以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記金属複合膜上を、ハロゲン・フリー・レジンにより封止する工程。
【請求項２５】
以下を含む半導体集積回路装置：
（ａ）第1及び第2の主面を有する半導体チップ；
（ｂ）前記半導体チップの前記第1の主面上に設けられたアルミニウム系の複数のボンディング・パッド；
（ｃ）前記第1の主面上及び各ボンディング・パッドの周辺部を覆う絶縁性表面保護膜；
（ｄ）各ボンディング・パッド上に設けられた前記絶縁性表面保護膜の第1の開口、
ここで、各ボンディング・パッド上には、窒化チタン膜がない。
【請求項２６】
前記２５項の半導体集積回路装置において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置されている。
【請求項２７】
前記２６項の半導体集積回路装置において、各ボンディング・パッドは、同層のアルミニウム系の配線と一体に連結されており、前記配線上には、窒化チタン膜が形成されている。
【請求項２８】
前記２７項の半導体集積回路装置において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【請求項２９】
前記２６項の半導体集積回路装置において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有している。
【請求項３０】
前記２９項の半導体集積回路装置において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われている。
【請求項３１】
前記２６項の半導体集積回路装置において、更に、以下を含む：
（ｅ）前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜を覆うハロゲン・フリーである封止レジン部材。
【請求項３２】
前記２７項の半導体集積回路装置において、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
【請求項３３】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第1の主面上の第1の絶縁膜上に、アルミニウム系メタル膜を形成する工程；
（ｂ）前記アルミニウム系メタル膜上に、窒化チタン膜を形成する工程；
（ｃ）前記アルミニウム系メタル膜および前記窒化チタン膜を含む複合膜をパターニングすることによって、複数のボンディング・パッドとなるべき複合膜パターンを形成する工程；
（ｄ）前記複合膜パターンから前記窒化チタン膜を除去することによって、各ボンディング・パッドの上面を露出させる工程；
（ｅ）前記前記半導体チップの前記第1の主面、および、各ボンディング・パッド上に絶縁性表面保護膜を形成する工程；
（ｆ）各ボンディング・パッド上の前記絶縁性表面保護膜に第1の開口を形成する工程。
【請求項３４】
前記３３項の半導体集積回路装置の製造方法において、前記複数のボンディング・パッドは、前記チップ端部に沿って第1の方向に列を成すように配置される。
【請求項３５】
前記３４項の半導体集積回路装置の製造方法において、前記複合膜パターンは、各ボンディング・パッドと同層のアルミニウム系の配線を含む。
【請求項３６】
前記３５項の半導体集積回路装置の製造方法において、前記絶縁性表面保護膜は、前記窒化チタン膜の上面および側面を覆う。
【請求項３７】
前記３４項の半導体集積回路装置の製造方法において、各ボンディング・パッドは、ほぼ長方形形状を有しており、ボンディング・ワイヤが接続されるボンディング領域と、プローブ針をコンタクトさせるコンタクト領域を有する。
【請求項３８】
前記３７項の半導体集積回路装置の製造方法において、各ボンディング・パッドの露出部は、前記コンタクト領域の一部を除き、酸化アルミニウム系の不導態膜で覆われる。
【請求項３９】
前記３４項の半導体集積回路装置の製造方法において、更に、以下を含む：
（ｇ）前記工程（ｆ）の後、前記前記半導体チップの前記第1の主面、前記複数のボンディング・パッド、および絶縁性表面保護膜上を覆うように、ハロゲン・フリー・レジン部材により封止する工程。
【請求項４０】
前記３５項の半導体集積回路装置の製造方法において、前記工程（ｄ）の後には、前記第1の方向と直交する第2の方向において、前記配線の各ボンディング・パッドの近傍には、前記窒化チタン膜がなく、その他の部分には前記窒化チタン膜がある。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２０１０−２５１５３７（Ｐ２０１０−２５１５３７Ａ）
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願番号】特願２００９−９９６８９（Ｐ２００９−９９６８９）
【出願日】平成２１年４月１６日（２００９．４．１６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願日】平成２１年４月１６日（２００９．４．１６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]