半導体装置とその製造方法

【課題】表面電極にはんだ接合層を有する半導体装置において、その製造工程でウェハの反りやはんだ接合層のクラックが発生することを抑制する。
【解決手段】表面電極は、半導体基板に接する第１層として２５０℃以下の基板温度でスパッタ法によってＡｌ−Ｓｉ層またはＡｌ−Ｓｉ−Ｃｕ層を形成し、その表面に積層する第２層として４００℃以上の基板温度でスパッタ法によってＡｌ層またはＡｌ−Ｃｕ層を形成し、その表面側に、はんだ接合層、はんだ層を形成することによって、製造する。
２５０℃以下の基板温度で第１層を形成するため、シリコンノジュールの発生を防止することができ、第２層を４００℃以上の基板温度で形成するため、第２層の平坦性を確保でき、ウェハの反りやはんだ接合層のクラック発生を防止することができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだ接合層を有する表面電極を備えた半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
パワーデバイスとしての半導体装置では、はんだ付け等によって半導体装置を金属板等の放熱板に接合し、この放熱板を介して半導体装置で発生した熱を放熱させることがある。例えば、特許文献１では、半導体装置の裏面側と表面側の双方がそれぞれ放熱板にはんだを介して接合されている。これによって、半導体装置の表面側と裏面側の両側に接合された放熱板から放熱させることができる。
【０００３】
特許文献１では、半導体装置の表面側には表面電極が形成されており、ウェハの段階で表面電極にはんだ材をコートし、放熱板にはんだ付けされる。はんだ付けを行うための表面電極には、Ｎｉ層等のはんだ接合層が必要であり、この場合、Ｎｉ層と半導体基板との間に、Ａｌ層やＡｌ−Ｓｉ層を形成する必要がある。一方、ワイヤボンディングによって外部部材と接続するための表面電極であれば、例えば、Ａｌ−Ｓｉ層、Ａｌ層、もしくはこれらを積層したものが利用される。特許文献１では、ワイヤボンディングを行うためのＡｌ−Ｓｉ層、Ａｌ層を積層した電極をそのまま利用して、その表面にバリア層としてのＴｉ層、はんだ接合層としてのＮｉ層、Ｎｉ層の酸化防止層としてのＡｕ層を積層している。その後、Ａｕ層の表面にはんだコートを行い、ダイシングした後、金属板と表面電極とをはんだを介して接合させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１３０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表面電極にはんだ接合層を有する半導体装置では、ウェハの大口径化、薄板化に伴い、ウェハの反り発生やＮｉ層等のはんだ接合層のクラック発生がより起こり易くなっている。ウェハの反りやはんだ接合層のクラックの発生は、その後の製造工程での作業を困難にし、製造した半導体装置の電気特性に支障を来す原因となる。
【０００６】
本発明者らは、鋭意研究の結果、ウェハの反りやはんだ接合層のクラックを抑制するためには、はんだ接合層と、Ａｌ−Ｓｉ層やＡｌ層との界面の平坦性を確保することが効果的であることを見出した。そして、この界面の平坦性を確保するために適したＡｌ−Ｓｉ層、Ａｌ層について検討した結果、平坦性は確保できるものの、シリコンノジュールの発生によって、半導体基板と表面電極とのオーミック接触が確保できなくなる場合があることも見出した。
【０００７】
本願は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体基板と表面電極とのオーミック接触を確保することと、ウェハの反りやはんだ接合層のクラックを抑制することとを両立して実現させることにある。
【課題を解決するための手段】
【０００８】
そこで、本発明では、半導体基板と、半導体基板の表面に接する第１層と、第１層の表面に接する第２層と、第２層よりも半導体基板から離れた位置に積層された第３層と、第３層よりも半導体基板から離れた位置に積層された第４層とを含む表面電極とを備えた半導体装置であって、第１層は、２５０℃以下の基板温度でスパッタ法によって形成されたアルミニウム−シリコン合金（Ａｌ−Ｓｉ）層またはアルミニウム−シリコン−銅合金（Ａｌ−Ｓｉ−Ｃｕ）層であり、第２層は、４００℃以上の基板温度でスパッタ法によって形成されたアルミニウム（Ａｌ）層またはアルミニウム−銅（Ａｌ−Ｃｕ）合金層であり、第３層は、はんだ接合層であり、第４層は、はんだ層である半導体装置を提供する。
【０００９】
本発明では、半導体基板に接する第１層としてＡｌ−Ｓｉ層もしくはＡｌ−Ｓｉ−Ｃｕ層を用いているため、はんだリフロー工程などの熱処理工程におけるアルミスパイク発生を抑制できる。また、２５０℃以下の基板温度でスパッタ法を行うことによって第１層を形成するため、シリコンノジュールの発生を防止することができ、半導体基板と表面電極とのオーミック接触を確保することができる。さらに、その表面に形成される第２層を４００℃以上の基板温度で形成するため、第２層の表面の平坦性が確保でき、ウェハの反りやはんだ接合層のクラック発生を防止することができる。第２層として用いるＡｌ層、Ａｌ−Ｃｕ層は、Ａｌ−Ｓｉ層やＡｌ−Ｓｉ−Ｃｕ層と異なり、４００℃以上の基板温度でスパッタ法を行っても、平坦性の良い膜を形成することができる。
【００１０】
本発明に係る半導体装置は、２５０℃以下の基板温度でスパッタ法を行って、半導体基板の表面にＡｌ−Ｓｉ層またはＡｌ−Ｓｉ−Ｃｕ層によって第１層を形成する第１工程と、第１工程の後に、４００℃以下の基板温度でスパッタ法を行って、第１層の表面にＡｌ層またはＡｌ−Ｃｕ層によって第２層を形成する第２工程と、第２工程の後に、第２層よりも表面側にはんだ接合層である第３層を形成する第３工程と、第３工程の後に、第３層よりも表面側にはんだ層である第４層を形成する第４工程とを含む半導体装置の製造方法によって製造することができる。
【発明の効果】
【００１１】
本発明によれば、半導体基板と表面電極とのオーミック接触を確保しつつ、ウェハの反りやはんだ接合層のクラックを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１の半導体装置を備えた半導体モジュール。
【図２】実施例１の半導体装置の表面電極近傍の断面を模式的に示す図。
【図３】実施例１の半導体装置の製造方法を説明する図。
【図４】実施例１の半導体装置の製造方法を説明する図。
【図５】実施例１の半導体装置の製造方法を説明する図。
【図６】実施例１の半導体装置の製造方法を説明する図。
【図７】実施例１の半導体装置の製造方法を説明する図。
【図８】実施例１の半導体装置の製造方法を説明する図。
【図９】実施例１の半導体装置の製造方法で用いるスパッタ装置の概念図。
【図１０】変形例の半導体装置の表面電極の平面図。
【図１１】変形例の半導体装置の表面電極の平面図。
【図１２】変形例の半導体装置の表面電極の平面図。
【図１３】Ａｌ層のスパッタ時の基板温度とウェハ反り量との関係を示す図。
【発明を実施するための形態】
【実施例１】
【００１３】
以下、本発明の実施例について、図面を参照しながら説明する。本実施例に係る半導体装置１０は、図１に示すように、半導体モジュール１の内部に設置されている。半導体モジュール１はモールド材２４で覆われており、裏面側には金属板２２が露出しており、表面側には金属板２３が露出している。金属板２２にはリード２２１が接続されており、金属板２３には、リード２３１が接続されている。
【００１４】
半導体装置１０は、半導体基板１１、裏面電極１２、表面電極１３を備えている。表面電極１３と表面側金属板２３とをはんだ付けし、裏面電極１２と裏面側金属板２２とをはんだ付けすることによって、半導体装置１０は、２つの金属板２２、２３の間に固定される。半導体モジュール１の外部に露出する２つの金属板２２、２３と接合しているため、半導体装置１０で発生した熱が、金属板２２、２３から放熱し易い構成となっている。
【００１５】
図２は、半導体装置１０の表面電極近傍の断面を模式的に示す図である。尚、図２では、半導体装置１０の図の横方向に繰返される構成を省略し、その一部を示している。図２に示すように、半導体基板１１には、パワーデバイスとして利用可能な縦型のトレンチゲート型ＩＧＢＴが作り込まれている。半導体基板１１には、その裏面側から、第１導電型のコレクタ領域１８と、第２導電型のドリフト領域１９と、第１導電型のボディ領域１４が積層されており、ボディ領域１４の表面には第２導電型のエミッタ領域１５が形成されている。半導体基板１１の表面側からボディ領域１４を貫通するトレンチゲート１７が設けられている。トレンチゲート１７はエミッタ領域１５と接している。トレンチゲート１７は、ゲート絶縁膜によって覆われたゲート電極を備えており、ゲート電極の表面は、半導体基板１１の表面の一部に形成された層間絶縁膜１６によって覆われている。
【００１６】
半導体基板１１および層間絶縁膜１６の表面に接してＡｌ−Ｓｉ層１３１が形成されている。さらにその表面にＡｌ層１３２、Ｎｉ層１３３、合金層１３５、はんだ層１３４が形成されている。Ａｌ−Ｓｉ層１３１、Ａｌ層１３２の表面の一部に保護膜としてのポリイミド層１４０が形成されており、Ｎｉ層１３３、合金層１３５、はんだ層１３４の側面と接している。
【００１７】
Ａｌ−Ｓｉ層１３１は、シリコン（Ｓｉ）を含み、アルミニウム（Ａｌ）を主成分とする第１層の一例であり、半導体基板１１の表面（エミッタ領域１５が形成されている側）に接している。第１層は、半導体基板１１の主成分であるＳｉを含有しているため、はんだリフロー工程等の熱処理工程によってアルミスパイクが発生することを抑制できる。後述するように、Ａｌ−Ｓｉ層１３１は、２５０℃以下の基板温度でスパッタ法を行うことによって形成される。第１層としてＡｌ−Ｓｉ層を用いる場合には、Ｓｉの質量濃度は０．１ｗｔ％以上であることが好ましい。第１層は、３〜４μｍ程度の厚さに形成されることが好ましい。
【００１８】
第１層としては、２５０℃以下の基板温度でスパッタ法によって形成されたＡｌ−Ｓｉ−Ｃｕ合金層を用いてもよい。この場合、銅（Ｃｕ）の質量濃度は０．３ｗｔ％以上であることが好ましい。
【００１９】
Ａｌ層１３２は、Ａｌを主成分とする第２層の一例であり、Ａｌ−Ｓｉ層１３１の表面に接している。Ａｌ層１３２は、後述するように、４００℃以上の基板温度でスパッタ法を行うことによって形成される。第２層としてＡｌ層を用いる場合には、不純物の質量濃度は０．１ｗｔ％以下であることが好ましい。第２層は、１μｍ以上の厚さに形成されることが好ましい。
【００２０】
第２層としては、４００℃以上の基板温度でスパッタ法によって形成されたＡｌ−Ｃｕ層を用いてもよい。この場合、Ｃｕの質量濃度は０．３ｗｔ％以上であることが好ましい。第２層として用いるＡｌ層、Ａｌ−Ｃｕ層は、第１層として用いるＡｌ−Ｓｉ層やＡｌ−Ｓｉ−Ｃｕ層と異なり、４００℃以上の基板温度でスパッタ法を行っても、平坦性の良い膜を形成することができる。
【００２１】
Ｎｉ層１３３は、はんだ接合層である第３層の一例であり、本実施例においては、Ａｌ層１３２の表面に接している。第３層としては、はんだと共晶を形成できる材料を用いることができ、本実施例で用いているＮｉのほか、Ｃｕ等を好適に用いることができる。第３層は、５〜１０μｍ程度の厚さに形成されることが好ましい。
【００２２】
尚、第２層と第３層との間に、バリア金属層が形成されていてもよい。バリア金属層としては、第２層の表面の平坦性を損なわないチタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、チタンタングステン（ＴｉＷ）等を好適に用いることができる。
【００２３】
本実施例では、Ｎｉ層１３３の表面には、合金層１３５、はんだ層１３４が形成されている。はんだ層１３４は、第４層の一例であり、錫（Ｓｎ）系、銀（Ａｇ）系、鉛（Ｐｂ）系のはんだを好適に用いることができる。合金層１３５は、Ｎｉ層１３３（はんだ接合層である第３層）の一部とはんだ層１３４の一部が合金を形成することによって形成される。
【００２４】
尚、第３層の表面に接して、はんだ接合層の酸化を防止する酸化防止層が形成されていてもよい。酸化防止層としては、第３層の表面酸化を防止し、はんだとの濡れ性を確保できる材料を利用でき、金（Ａｕ）、銀（Ａｇ）等を好適に用いることができる。第３層の表面に酸化防止層が形成されている場合には、酸化防止層の成分も合金層１３５の成分の一つとなる。
【００２５】
次に、本実施例に係る表面電極の製造方法について説明する。図３に示すように、半導体基板１１にＩＧＢＴを形成し、その表面に層間絶縁膜１６を形成したシリコン製のウェハ１００を用意する。ウェハ１００の表面側に、第１層、第２層、第３層、第４層を形成することによって、表面電極を製造する。
【００２６】
（第１工程）
まず、ウェハ１００の表面にスパッタ法によって、第１層としてのＡｌ−Ｓｉ層１３１を形成する。図９は、本実施例に係るＡｌ−Ｓｉ層１３１、Ａｌ層１３２を形成するためのスパッタ装置３６を概念的に示す図である。スパッタ装置３６は、チャンバ３４内に、バッキングプレート３６１と、ターゲット３６２と、ステージ３４３とを備えている。スパッタ装置３６は、ターゲット３６２と、ステージ３４３上に載置するウェハとの間に高電圧を印加することが可能な構成となっている。ターゲット３６２とステージ３４３とは、チャンバ３４内において対向しており、離間して配置されている。ステージ３４３には、温度検知手段が設置されており、ステージ３４３上に載置されるウェハ１００の温度（基板温度）を検知することができる。
【００２７】
ウェハ１００をステージ３４３上に載置し、ターゲット３６２として用いる材料をＡｌ−Ｓｉ合金とし、スパッタを行うことによって、Ａｌ−Ｓｉ層１３１をウェハ１００の表面に形成することができる。ウェハ１００は、層間絶縁膜１６が形成されている表面側がターゲット３６２側となるように、ステージ３４３上に載置される。チャンバ３４内を減圧し、ステージ３４３に設置された温度検知手段の検知値に基づき、基板温度が２５０℃以下の所定の温度となるように制御する。基板温度は、室温（２５℃）以上２５０℃以下の範囲で設定することが好ましい。減圧が完了した後に、Ａｒガスの導入を開始し、ターゲット３６２と、ステージ３４３上に載置するウェハ１００との間に高電圧を印加する。これによって、図４に示すように、ウェハ１００の表面にＡｌ−Ｓｉ層１３１を形成することができる。本実施例では、２５０℃以下の基板温度でＡｌ−Ｓｉ層１３１を形成するため、シリコンノジュールの発生を防止することができる。
【００２８】
（第２工程）
次に、同様にスパッタ法によって、第２層としてのＡｌ層１３２を形成する。ターゲット３６２として用いる材料を高純度Ａｌとし、ステージ３４３に設置された温度検知手段の検知値に基づき、基板温度が４００℃以上の所定の温度となるように制御して、スパッタを行う。基板温度は、４００℃以上５００℃以下の範囲で設定することが好ましい。これによって、図５に示すように、Ａｌ−Ｓｉ層１３１の表面にＡｌ層１３２を形成することができる。４００℃以上の基板温度でＡｌ層１３２を形成するため、Ａｌ層１３２の表面の平坦性が確保できる。
【００２９】
尚、第２層と第３層との間にバリア金属層を形成する場合には、図５に示す状態のウェハ１００の表面にバリア金属層を形成する。例えば、バリア金属層としてＴｉ層を形成する場合には、Ｔｉを材料とするターゲットを用いてスパッタを行う方法等によって形成することができる。
【００３０】
次に、ウェハ１００を取り出して、図６に示すように、保護層としてのポリイミド層１４０を形成する。ポリイミド層１４０は、例えば、ポリアミド酸をウェハ１００に塗布した後、アニール処理によって重合することによって形成することができる。
【００３１】
（第３工程）
さらに、図７に示すように、第３層として、Ｎｉ層１３３を無電解めっきによって形成する。Ｎｉ層１３３の無電解めっきは、例えば、還元剤に次亜リン酸ナトリウムを用いるニッケル−リン合金（Ｎｉ−Ｐ）めっき等によって行うことができる。
【００３２】
尚、第３層と第４層との間に、酸化防止層を形成する場合には、図７に示す状態のウェハ１００の表面に酸化防止層を形成する。例えば、酸化防止層としてＡｕ層を形成する場合には、無電解めっき等の方法によって形成することが可能である。
【００３３】
（第４工程）
次に、図８に示すように、その表面に第４層としてはんだ層１３４を塗布する。この後、はんだリフロー工程を行う。はんだリフロー工程で行われる熱処理によって、Ｎｉ層１３３とはんだ層１３４との間に合金層１３５が形成され、図２に示す半導体装置１０を製造することができる。
【００３４】
図１３は、上記の製造工程において、Ａｌ層を形成する第２工程において、スパッタ時の基板温度を変更した場合のウェハ反り量を調べた結果を示す図である。縦軸はウェハ反り量を任意単位（Arbitrary Unit：ａｒｂ．ｕｎｉｔ）で示しており、縦軸の矢印方向にウェハ反り量が大きくなっている。横軸はスパッタ時の基板温度を示している。図１３に示す実験点は、それぞれＡｌ層を形成する工程において、基板温度を３６０℃、３８０℃、４００℃、４２０℃、４５０℃としてスパッタを行った結果を示している。図１３のグラフ中の実線は、実験点を結ぶ線であり、実験点よりも低温側に伸びる破線は、実験点に基づいてシミュレーションを行った結果を示している。図１３より、Ａｌ層のスパッタ時の基板温度が高くなるほど、ウェハ反りが抑制されることがわかる。
【００３５】
また、図１３に示す３６０℃、３８０℃の基板温度でスパッタを行ったウェハでは、ウェハ搬送工程において搬送異常が発生し、ウェハのクラック発生が観察された。一方、図１３に示す４００℃、４２０℃、４５０℃の基板温度でスパッタを行ったウェハでは、ウェハ搬送工程での搬送異常が生じることがなく、ウェハのクラック発生も観察されなかった。上記の結果より、本実施例の製造方法のように、４００℃以上の基板温度でスパッタを行ってＡｌ層を形成すれば、ウェハの反りが抑制されてウェハの搬送異常が生じなくなるとともに、ウェハのクラック発生も観察されなくなることがわかった。
【００３６】
上記のとおり、本実施例に係る製造方法においては、２５０℃以下の基板温度でスパッタ法を行うことによってＡｌ−Ｓｉ層１３１を形成するため、シリコンノジュールの発生を防止することができ、半導体基板と表面電極とのオーミック接触を確保することができる。さらに、その表面に４００℃以上の基板温度でスパッタ法を行うことによってＡｌ層１３２を形成するため、Ａｌ層１３２の表面の平坦性が確保できる。これによって、Ａｌ層１３２の表面に形成されるＮｉ層１３３の表面の平坦性を確保することができ、ウェハの反りやＮｉ層１３３のクラック発生を防止することができる。
【００３７】
尚、本実施例では、半導体装置の全面に本実施例に係る表面電極が形成されていたが、半導体装置の一部に形成されていてもよい。半導体装置の一部に本実施例に係る表面電極を形成する場合には、比較的発熱量の大きい箇所に形成することが効果的である。例えば、図１０に示すように、半導体装置のうち、大電流が流れ、発熱し易いメインセル３の表面電極にのみ本実施例に係る表面電極１３を用い、発熱が少ないセンスセル５の表面電極としては従来の表面電極９３を用いてもよい。また、メインセル３の表面電極の一部にのみ本実施例に係る表面電極を用いる場合には、図１１や図１２に示すように、より発熱によって温度上昇しやすい半導体装置の中央部に本実施例に係る表面電極１３を形成することが好ましい。
【００３８】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００３９】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４０】
１半導体モジュール
３メインセル
５センスセル
１０半導体装置
１１半導体基板
１２裏面電極
１３表面電極
１４ボディ領域
１５エミッタ領域
１６層間絶縁膜
１７トレンチゲート
１８コレクタ領域
１９ドリフト領域
２２裏面側金属板
２３表面側金属板
２４モールド材
３４チャンバ
３６スパッタ装置
１００ウェハ
１３１Ａｌ−Ｓｉ層
１３２Ａｌ層
１３３Ｎｉ層
１３４はんだ層
１３５合金層
１４０ポリイミド層
２２１、２３１リード
３４３ステージ
３６１バッキングプレート
３６２ターゲット

【特許請求の範囲】
【請求項１】
半導体基板と、半導体基板の表面に接する第１層と、第１層の表面に接する第２層と、第２層よりも半導体基板から離れた位置に積層された第３層と、第３層よりも半導体基板から離れた位置に積層された第４層とを含む表面電極とを備えた半導体装置であって、
前記第１層は、２５０℃以下の基板温度でスパッタ法によって形成されたＡｌ−Ｓｉ層またはＡｌ−Ｓｉ−Ｃｕ層であり、
前記第２層は、４００℃以上の基板温度でスパッタ法によって形成されたＡｌ層またはＡｌ−Ｃｕ層であり、
前記第３層は、はんだ接合層であり、
前記第４層は、はんだ層であることを特徴とする半導体装置。
【請求項２】
半導体基板と、半導体基板の表面に積層されている表面電極とを備えた半導体装置の製造方法であって、
２５０℃以下の基板温度でスパッタ法を行って、半導体基板の表面にＡｌ−Ｓｉ層またはＡｌ−Ｓｉ−Ｃｕ層によって第１層を形成する第１工程と、
前記第１工程の後に、４００℃以上の基板温度でスパッタ法を行って、前記第１層の表面にＡｌ層またはＡｌ−Ｃｕ層によって第２層を形成する第２工程と、
前記第２工程の後に、前記第２層よりも表面側にはんだ接合層である第３層を形成する第３工程と、
前記第３工程の後に、前記第３層よりも表面側にはんだ層である第４層を形成する第４工程とを含むことを特徴とする半導体装置の製造方法。

【図１】