【課題】外部からの磁場を遮蔽する磁気シールド効果が高い半導体装置を提供する。
【解決手段】半導体基板ＳＵＢの主表面上に形成されたスイッチング素子ＴＲを覆うように形成された層間絶縁膜ＩＩＩ１と、平板状の引出配線ＬＥＬと、引出配線ＬＥＬとスイッチング素子ＴＲとを接続する接続配線ＩＣＬと、磁化の向きが可変とされた磁化自由層ＭＦＬを含み、引出配線ＬＥＬ上に形成された磁気抵抗素子ＴＭＲとを備える。磁化自由層ＭＦＬの磁化状態を変化させることが可能な配線ＤＬと配線ＢＬとを備えている。磁気抵抗素子ＴＭＲが複数並んだメモリセル領域において、磁気抵抗素子ＴＭＲの上部に配置された第１の高透磁率膜ＣＬＡＤ２が、上記メモリセル領域から、メモリセル領域以外の領域である周辺領域にまで延在している。 （もっと読む）

【課題】電源遮断・復帰時に動作中の回路の誤動作を抑止しつつ、デバイスの製造ばらつきに応じて最適な速度での電源制御領域の電源遮断・復帰を可能とする半導体装置の制御技術を提供する。
【解決手段】半導体装置において、通常動作領域１０と、電源制御領域２０と、電源制御領域２０に接続され、電源制御領域２０への電源を供給または遮断する複数の電源スイッチＳＷとを有し、さらに、複数の電源スイッチＳＷのオンオフを制御し、半導体装置毎の製造後の性能に応じて電源遮断・復帰の遷移時間を変更し、電源遮断・復帰を行うスイッチ制御回路３０を有する。さらに、半導体装置毎の製造後の性能を記録する記憶素子４０を有する。 （もっと読む）

【課題】電源ノイズ及び接地ノイズを低減することができる昇圧回路を提供すること。
【解決手段】本発明は、ＭＯＳ容量Ｃ１、駆動回路１０及びトランジスタ３を備える。ＭＯＳ容量Ｃ１のゲートは出力端子ＶＯＵＴと接続され、正の電荷が蓄積される。駆動回路１０は、入力信号に応じて、ＭＯＳ容量Ｃ１の一端に電源電圧ＶＣＣを出力し、又はＭＯＳ容量Ｃ１の他端にグランド電圧ＧＮＤを出力する。トランジスタ３は、出力端子ＶＯＵＴと電源電圧ＶＣＣとの間に接続される。駆動回路１０がＭＯＳ容量Ｃ１に電源電圧ＶＣＣを出力する場合は、トランジスタ３はＯＦＦとなる。一方、駆動回路１０がＭＯＳ容量Ｃ１にグランド電圧ＧＮＤを出力する場合は、トランジスタ３はＯＮとなる。 （もっと読む）

【課題】電源供給構造を備えた半導体装置において、外部測定装置のコストの増大を招くことなく、電源回路を正確に制御することが困難である。
【解決手段】本発明の半導体装置は、主回路部と、電源配線部と、無線信号を受信し制御信号を出力する無線回路部と、電源配線部と主回路部に接続され、無線回路部からの制御信号に基づき、主回路部への電源供給状態を制御する第一の電源回路部と、電源配線部と無線回路部に接続され、無線回路部への電源供給状態を制御する第二の電源回路部とを有する。 （もっと読む）

【課題】絶縁ゲート型電界効果トランジスタのスイッチング速度低下を防止し、省スペース化を実現する半導体装置を提供する。
【解決手段】本発明に係る半導体装置９０は、絶縁ゲート型電界効果トランジスタとコンデンサが同一チップ上に形成されたものであって、表層において、ｎ⁻型エピタキシャル層２を挟持するｐ型ボディ領域５内にそれぞれ配設されたｎ^＋型ソース領域６の当該ｎ⁻型エピタキシャル層２に最近接する端部間に亘る領域上に配設された絶縁層７と、絶縁層７を介してｎ⁻型エピタキシャル層２と対向されるコンデンサ上部電極４０と、絶縁層７上でコンデンサ上部電極４０の両サイドに絶縁分離されるように、かつチャネル形成可能な位置に配設されたゲート電極３１を備える。コンデンサＣ１は、コンデンサ上部電極４０を上部電極とし、これと絶縁層７を介して対向配置されるｎ⁻型エピタキシャル層２を下部電極とする。 （もっと読む）

【課題】安定に動作する双方向スイッチ素子を実現できるようにする。
【解決手段】双方向スイッチ素子は、窒化物半導体からなる半導体層積層体２０３と、半導体層積層体２０３の上に形成された第１のオーミック電極２１１及び第２のオーミック電極２１２と、第１のゲート電極２１７及び第２のゲート電極２１８とを備えている。第１のゲート電極２１７は、第１のオーミック電極２１１と電位が実質的に等しい第１のシールド電極２２１に覆われている。第２のゲート電極２１８は、第２のオーミック電極２１２と電位が実質的に等しい第２のシールド電極２２２に覆われている。第１のシールド電極２２１の端部は、第１のゲート電極２１７よりも第２のゲート電極２１８側に位置し、第２のシールド電極２２２の端部は、第２のゲート電極２１８よりも第１のゲート電極２１７側に位置している。 （もっと読む）

【課題】能動素子で扱う信号の影響を抑制しつつ、十分な容量密度を得られるキャパシタ、集積装置、高周波切替装置及び電子機器を提供する。
【解決手段】絶縁層１２と、絶縁層１２の上に設けられた半導体層１３と、半導体層１３において、能動素子が形成されるアクティブ領域とは電気的に分離して設けられたダミーアクティブ領域２０と、を有する基板１０と、基板１０におけるダミーアクティブ領域２０の上に、互いに対向して配置された第１電極３１及び第２電極３２と、第１電極３１と、第２電極３２と、の間に設けられた第１誘電体部４０と、を備える。 （もっと読む）

【課題】 本発明の課題は、複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する半導体装置において、電源供給開始から起動可能となるまでの復帰時間を短縮することを目的とする。
【解決手段】 上記課題は、複数段の電源スイッチを段階的にオンすることによって内部回路に電源供給する電源供給回路を解析する解析装置であって、前段までの電源スイッチをオン状態とし、オンすることによって発生する許容ノイズ量を超えない最大電源ノイズ量となる電源スイッチサイズを次段の電源スイッチとして決定する電源スイッチサイズ決定手段と、前記次段の電源スイッチサイズによる電源ノイズが前記オンされてから収束判定量以下となるまでの時間をオン時間間隔として決定するオン時間間隔決定手段とにより達成される。 （もっと読む）

【課題】半導体集積回路において、シールド配線を配置することで配線間のクロストークの影響を削減するとともに、配置したシールド配線の電位を安定化させること。
【解決手段】半導体集積回路の設計方法は、コンピュータが、半導体集積回路の配線パターンにおいて、配置済の信号配線に対して複数のシールド配線を配置する工程と、前記複数のシールド配線のそれぞれを電源配線に接続する工程と、前記複数のシールド配線を相互に接続する工程と、前記複数のシールド配線のうちの電源配線に接続されていないものを除去する工程と、を含む。 （もっと読む）

【課題】電源ノイズの影響を受けることなく、ＴＤＴ試験を正常に実施できるようにする。
【解決手段】半導体装置における試験対象の内部回路を複数の回路ブロックに分割し、同時に動作させる回路ブロックを変化させて判定試験を行うとともに、判定試験の実行時に発生した電源ノイズを検出して、判定試験の結果及び検出された電源ノイズに基づいて、電源ノイズの影響を受けることなくＴＤＴ試験を正常に実施できる適切な回路規模を判定し、判定結果に基づいて回路ブロックに供給するクロックを制御することで同時に動作する回路ブロックの数を制限してＴＤＴ試験を実施する。 （もっと読む）

【課題】Ｖ−Ｇ間ＳＳＯノイズだけでなく、Ｓ−Ｇ間ＳＳＯノイズも低減することができる半導体装置１０を提供する。
【解決手段】本発明の半導体装置１０は、出力回路１２毎に受信回路１５の入力容量３４と所定の関係を有する容量の近傍オンチップバイパスキャパシタ２３を、所定の配線抵抗となるように設け、それぞれの出力回路１２について容量および配線抵抗が所定の関係となる遠方オンチップバイパスキャパシタ２４を、複数の出力回路１２に共通に設ける。 （もっと読む）

【課題】電源スイッチを非導通状態から導通状態に遷移させる時間を最適化できる半導体集積回路及びその電源スイッチ制御方法を提供する。
【解決手段】共通電源配線と、第１の回路と、それぞれ電源スイッチ制御信号に基づいて導通、非導通が制御され共通電源配線と第１の回路との間を並列に接続する複数の電源スイッチと、電源スイッチ制御信号と複数の電源スイッチとの間に接続され電源スイッチ制御信号が非導通状態から導通状態に遷移するときに電源スイッチ制御信号の遷移をそれぞれ異なった遅延時間だけ遅延させて複数の電源スイッチに伝え複数の電源スイッチをそれぞれ時間をずらして非導通状態から導通状態に遷移させる遅延回路と、各遅延回路の遅延時間の増減を制御する遅延時間制御部と、を備える。 （もっと読む）

【課題】トレンチゲート型などの微細ＭＯＳＦＥＴにおいて、ＭＯＳＦＥＴの動作電流とダイオード電流を検出することができる半導体基板を提供する。
【解決手段】半導体基板において、半導体基板１は、主電流領域２と主電流領域２に流れる主電流より小さい電流が流れる電流センス領域３を有し、主電流領域２は、主面にソース電極８が配置され、ソース電極８はｐ型半導体領域（ボディ）６とｎ^＋型半導体領域（ソース）７に接触し、電流センス領域３は、主面にＭＯＳＦＥＴ電流検出用電極１０およびダイオード電流検出用電極１１が配置され、ＭＯＳＦＥＴ電流検出用電極１０はｐ型半導体領域（ボディ）６とｎ^＋型半導体領域（ソース）７に接触し、ダイオード電流検出用電極１１はｐ型半導体領域（ボディ）６に接触する。 （もっと読む）

【課題】スイッチング素子による高温の悪影響を回避して、誤点弧を防止する回路をスイッチング素子と同一の基板上に配置した半導体装置を提供する。
【解決手段】基板５上の導電体パターン５１，５２上にＮチャネル型のＭＯＳＦＥＴ１０、及びＮチャネル型で半導体材料が炭化珪素からなるＪＦＥＴ３０を各別に近接して配置し、ＭＯＳＦＥＴ１０のゲート電極１３とＪＦＥＴ３０のドレイン電極３１とをリード線６１で接続する。ＭＯＳＦＥＴ１０をオン／オフに制御する外部からの駆動信号がＪＦＥＴ３０のソース電極３２及びドレイン電極３１間を伝播するときに、ソース電極３２及びゲート電極３３間のゲート電圧の低／高に応じてＪＦＥＴ３０のチャネル抵抗を大／小に変更することにより、ＭＯＳＦＥＴ１０のドレイン電極１１及びソース電極１２間のスイッチング波形の前縁を、後縁に比較して緩やかな傾斜にする。 （もっと読む）

【課題】特定周波数のノイズ等を防ぐことができ、かつＥＳＤ保護素子のトリガー電圧を調整できるＥＳＤ保護回路及び半導体装置を提供する。
【解決手段】静電気放電保護回路は、信号線に接続された第１の主端子と、グラウンド線に接続された第２の主端子と、制御電圧を印加するための制御端子とを有し、制御端子に、トリガー電圧よりも高い制御電圧が印加されることで動作する静電気放電保護素子２１１と、信号線上に配置された第１の回路素子と、第１の回路素子と保護対象の回路との間の第１のノードで信号線に接続され、グラウンド線上の第２のノードでグラウンド線に接続された第２の回路素子とを含むフィルタ回路２１２と、第１のノードと第２の回路素子との間の第３のノードに接続された入力部と、上記制御端子に接続された出力部とを有し、バッファ又はインバータを含み、上記制御端子に制御電圧を印加する制御電圧印加回路２１３とを備える。 （もっと読む）

【課題】誤作動の発生を抑制することができる保護回路及び半導体装置を提供する。
【解決手段】一端が電源配線ＶＤＤに、他端がインバータ１１６の入力端子１１６Ａに各々接続され、一端から特定流路に予め定められた周波数特性を有するサージ電流が流入した場合、サージ電流によって生じる磁界を打ち消す磁界を発生させるように誘導起電力を発生させてサージ電流の流れを妨げることにより、入力端子１１６Ａに対して閾値電圧未満の電圧を印加し、一端から周波数特性を有さない駆動用電流が流入した場合、入力端子１１６Ａに対して閾値電圧以上の電圧を印加する電流調整部１４を保護回路１０に設ける。 （もっと読む）

【課題】 電源遮断機能を有するLSIにおいて、電源遮断をオンオフするときにリーク電流による電流が急激に変化すると電源線にノイズを生ずる。
【解決手段】 情報処理装置であって、回路ブロックと、前記回路ブロックに電源を供給するためのローカル電源線と、電源線と、前記電源線と前記ローカル電源線の間にそのソース―ドレイン経路が設けられる第１のトランジスタとを有し、前記第１のトランジスタは、第１の状態においてはオフ状態に制御され、第２の状態においてはオン状態に制御され、前記第１の状態から前記第２の状態に移行する際に、前記第１のトランジスタは、前記第１のトランジスタのソース―ドレイン経路を流れる電流の変化率が、所定の値を超えないように制御されることを特徴とする。 （もっと読む）

【課題】ＲＦ送信出力信号の高調波成分を低減する。
【解決手段】半導体集積回路１１０のアンテナスイッチ１００の送信スイッチ１０４は送信端子１０２と入出力端子１０１の間にＳ・Ｄ電流経路が接続されゲート端子Ｇが送信制御端子１０８に接続された送信電界効果トランジスタを含み、受信スイッチ１０５は入出力端子１０１と受信端子１０３の間にＳ・Ｄ電流経路が接続されゲート端子Ｇが受信制御端子１０９に接続された受信電界効果トランジスタを含む。送信と受信とのｎチャネル型ＭＯＳ電界効果トランジスタは、シリコンオンインシュレータ(ＳＯＩ)構造で形成される。アンテナスイッチの高調波成分を低減する値に設定された電圧発生回路１０の基板電圧は、ＳＯＩ構造の支持シリコン基板に接続された端子１０８、１０９に供給される。 （もっと読む）

【課題】より信頼性の高い半導体集積回路を提供すること。
【解決手段】本発明にかかる半導体集積回路は、入力信号ＤＩＮを記憶保持する複数のフリップフロップＦ１と、複数のフリップフロップＦ１からの出力の多数決結果ＭＪを出力する多数決回路７と、複数のフリップフロップＦ１の出力不一致を検出し、エラー信号を出力するエラー検出回路２と、エラー検出回路２からのエラー信号を監視する監視回路３と、を備え、監視回路３は、エラー検出回路２からのエラー信号をもとに、複数のフリップフロップＦ１のうち、出力不一致が発生しているフリップフロップＦ１に対して書き戻しを行うリフレッシュ動作を指示するとともに、リフレッシュ動作により書き戻らなかった場合には外部に通知を行うものである。 （もっと読む）

【課題】ダミー回路を備えることなく、設計時や製造時においても、配線パターンのみの変更によりＦＦにおけるホールドエラーを解消することができる半導体集積回路、ならびに、その設計方法および製造方法を提供する。
【解決手段】本発明の半導体集積回路は、第１および第２のフリップフロップセルを含む複数のスタンダードセルからなるものである。第１および第２のフリップフロップセルは、同一の寸法のそれぞれの領域内に共通のトランジスタ配置パターンで配置された複数のトランジスタを有するとともに、複数のトランジスタを相互に接続してフリップフロップ回路を構成する互いに異なる配線パターンの配線を有し、それぞれの領域内の同一の位置に配置された同一の寸法の少なくとも１個のトランジスタを、回路的に異なる位置に使用したフリップフロップ回路を構成するセルである。 （もっと読む）