【課題】パッドに対する配線の形成位置に極めて強い制約がある場合において、検査装置の特殊なプローブ針を用いることなく、装置の占有面積を小さく抑え、プローブ針の作製の容易性及び隣接するプローブ針間の寄生容量の低減の要請を満たすも、簡易な構成でオーバードライブ時のプローブ針とパッドとのショートを確実に防止して、信頼性の高い検査を行う方法の提供。
【解決手段】モニタ装置１０は、例えば半導体基板におけるスクライブ領域に設けられるものであり、一列に順次配置された複数のパッド１と、隣接するパッド１間の領域に配置された複数の素子３と、パッド１と素子３とを接続し、各パッド１を左右交互に迂回しながら一列方向に蛇行状に延在する配線２とを備えて構成される。 （もっと読む）

【課題】スクライブＴＥＧの占有面積を縮小することにより、ＬＳＩチップのウェハ上での採れ数削減を抑制して、低コスト化を実現する半導体装置を提供する。
【解決手段】半導体装置は、第１の電極端子群１０１と１つ以上の第２の電極端子群１０２とを備え、第１の電極端子群１０１では、複数の第１の電極端子１，１，…が測定針のピッチに合わせて並べて形成されており、第２の電極端子群１０２では、それぞれ、複数の第２の電極端子２，２，…が測定針のピッチに合わせて並べて形成されている。そして、隣り合う第１の電極端子１，１の間には、第２の電極端子群１０２のそれぞれを構成する第２の電極端子２が１つずつ配置されている。 （もっと読む）

【課題】本発明の課題は、電気回路の試験において、電力消費する部位を制御することによって被検査回路における消費電力の急変を抑止することを目的とする。
【解決手段】上記課題は、入力されるモード切替信号に応じて第１のクロック又は第２のクロックで動作する内部回路を有する半導体集積回路であって、前記内部回路に供給される電源部とグランド部とを前記モード切替信号のレベルに応じて接続する接続部と、前記接続部と前記電源部又は前記グランド部との間に接続され、該電源部から該グランド部に流れる電流に応じて電力を消費する電力消費部と、を有することを特徴とする半導体集積回路により達成される。 （もっと読む）

【課題】チップ領域にミラーを個別に設置することなく、ウエハ内にある多数のチップ領域に外部光信号を同時に供給できる半導体ウエハおよびその検査方法を提供する。
【解決手段】半導体ウエハは、複数のチップ領域１ａ〜１ｆと、各チップ領域１ａ〜１ｆの外側に設けられたダイシング領域とを備え、各チップ領域１ａ〜１ｆには、多数の半導体素子からなる電気集積回路と、電気集積回路を光学的に接続するためのチップ内光配線と、チップ外から供給される光信号を電気信号に変換して電気集積回路へ供給するためのフォトダイオード３ａ〜３ｆとが設けられ、ダイシング領域には、ウエハ外から供給される光信号を伝送し、受光素子へ供給するための導波路２ａ〜２ｃが設けられる。 （もっと読む）

【課題】非接触で種々の信号の送受信を行う際のチップサイズの増大を抑えつつ、充分な電源電力供給を非接触で行う。
【解決手段】半導体装置１００は、半導体チップ形成領域１０２を有する半導体基板と、チップ内部回路１２４と、電磁誘導により非接触で外部と信号の送受信を行うとともに、チップ内部回路１２４に電気的に接続されてチップ内部回路１２４と信号の送受信を行う信号送受信用インダクタ１１４と、チップ内部回路１２４および信号送受信用インダクタ１１４とを取り囲むよう半導体チップ形成領域１０２の外縁に沿って設けられた径を有し、外部からの電源信号を非接触で受信するとともに、チップ内部回路１２４に電気的に接続された電源受信用インダクタ１１２とを含む。 （もっと読む）

【課題】コンタクト不良の発生場所を特定することができる試験回路、半導体ウエハ装置、及び試験方法を提供すること。
【解決手段】直列に接続された複数のコンタクト抵抗Rを含むコンタクトチェーン５０と、隣り合うコンタクト抵抗Rの接続点Pに、ソース領域１７ａが電気的に接続されたトランジスタTRと、ドレイン領域１７ｂに一端が電気的に接続されたヒューズ２２とを有する試験回路による。 （もっと読む）

【課題】ダミーパターンを利用することで、モニタ項目を削減することなく、且つスクライブ領域の幅を広げることなく、且つモニタ結果に誤差が含まれる事を防止して、ＴＥＧパターンを形成できる半導体集積回路を提供する。
【解決手段】この半導体集積回路は、チップ内に形成された複数の機能モジュールと、チップ内の所定の機能モジュール２の周辺の空き領域３に形成され、収差モニタ機能を有する機能性ダミーパターン５とを備え、機能性ダミーパターン５は、平面視で帯状のメタル部Ｂと帯状の絶縁膜部Ｌとがそれぞれ周期的に繰り返されて形成される。 （もっと読む）

【課題】複数の半導体チップを一斉に検査する場合、テスタに内蔵される電源からの供給電流を抑制できる検査工程を含む半導体装置の製造方法を提供する。
【解決手段】クロック信号と入力信号とを、各自己診断回路に対して異なる遅延時間で入力する工程を設ける。これにより、多数の半導体チップを一斉検査する場合に、その電流ピークのタイミングが複数の半導体チップで重なることがなくなる。特に、１つのクロック信号と入力信号とに基づいて、上記クロック信号と入力信号とを、各自己診断回路に対して異なる遅延時間で入力する遅延回路を設ける工程を備え、この遅延回路を含む回路モジュールと、この回路モジュールと各上記自己診断回路とを接続するための配線を、上記半導体基板のスクライブライン上に形成するようにする。これにより、半導体チップのパッドに対してプロービングを行う必要がなくなるため、製品パッドの品質を維持することができる。 （もっと読む）

【課題】ＣＳ信号を用いずにウェハレベルのテストを同時に行うことを可能とし、チップの並列数を増やして効率よくウェハ上の半導体チップをテストする。
【解決手段】ウェハ３０１は、半導体チップ３０３乃至３０６が並列に配置して形成される。このウェハ３０１は、外部端子Ｐ１乃至Ｐ４を各々備える半導体チップ３０３乃至３０６を有する。また、このウェハ３０１は、半導体チップ３０３に備えられる外部端子Ｐ１と、半導体チップ３０４に備えられる外部端子Ｐ１とを接続している配線３０８と、半導体チップ３０３に備えられる外部端子Ｐ２と、半導体チップ３０４に備えられる外部端子Ｐ２とを接続している配線３０９とを有する。ウェハ３０１は、半導体チップ３０３に外部端子Ｐ１から半導体チップ３０３のテスト結果を出力させると同時に、半導体チップ３０４に外部端子Ｐ２から半導体チップ３０４のテスト結果を出力させる。 （もっと読む）

【課題】半導体装置のテスト構造物及び半導体装置を提供する。
【解決手段】半導体装置のテスト構造物は、トランジスタ１５０、ダミートランジスタ１６０、及びパッドユニットを具備する。トランジスタ１５０は、基板の第１アクティブ領域１２０上に形成される。ダミートランジスタ１６０は、基板の第２アクティブ領域１３０上に形成され、トランジスタ１５０に接続される。パッドユニットは、トランジスタ１５０に接続される。ダミートランジスタ１６０により、トランジスタ１５０が受けるプラズマダメージが減少する。 （もっと読む）

【課題】集積回路のＩ／Ｏ部用のパッドに関し、新たなパッド構造を提案する。
【解決手段】ウェハ上に、Ｉ／Ｏ部を有する集積回路を形成し、前記ウェハ上に、前記Ｉ／Ｏ部用のパッドを設け、前記ウェハを前記パッド上においてダイシングすることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】微細パターンを有する半導体デバイスの導体配線のインライン接続検査を、安価な装置で、効率良く実施することを目的とする。
【解決手段】接地（電源接続）電極パターンと非接地（フローティング）電極パターンを複数交互に配置し、接地電極（電源接続）パターンと非接地（フローティング）電極パターンそれぞれを２本以上相互接続し、各相互接続個所から延伸して電極パターンより幅の広い延伸配線を形成し、かつ接地電極パターンの延伸配線及び非接地電極パターンの延伸配線とが交互に配置された、延伸配線交互配置領域を形成する。この領域をＳＥＭ走査して、各延伸配線のＳＥＭ像明暗配列状態から、電極パターンの欠陥情報（オープン・ショートの判定、欠陥電極の位置など）を得る。 （もっと読む）

【課題】半導体チップのサイズの設計変更に対応できる特性評価用チップを提供する。
【解決手段】ウエハ上に、各々が評価用のＴＥＧを有する単位チップをアレイ状に形成する。単位チップの縦をＡ倍、横をＢ倍（Ａ、Ｂは整数）したものが評価用チップの縦及び横のサイズである。半導体チップのサイズが設計変更された場合、その設計変更後のサイズに合うようにＡ、Ｂの値を変更することにより、半導体チップと同じ大きさの評価用チップを得ることができる。 （もっと読む）

【課題】下層構造の影響を抑制して高精度にパターン形状管理を行うことができる配線構造およびその製造方法を提供すること。
【解決手段】基板１上の絶縁膜１１１に形成された配線パターン１１８と、基板１上の絶縁膜１１１における配線パターン１１８とは異なる領域に形成されて測定光が照射される測定用パターン１１９と、測定用パターン１１９の直下に形成された光透過抑制膜１０９とを備え、測定用パターン１１９は、配線パターン１１８と同一のパターンであり、光透過抑制膜１０９は、測定用パターン１１９を構成する絶縁膜１１１の材料の光透過率よりも小さい光透過率を有する材料からなることを特徴とする配線構造。 （もっと読む）

【課題】高精度な検査を可能としつつ、検査装置側の負担を軽減することができるようにした半導体装置とその検査方法を提供する。
【解決手段】シリコン基板１上に設けられた集積回路１０と、シリコン基板１上に設けられて集積回路１０から引き出された複数のパッド電極２１〜２４と、集積回路１０と同一チップ内に設けられた検査用のスイッチ素子３１、３２と、を備える。スイッチ素子３１は、集積回路１０の電気的特性を検査する検査装置５０からの制御信号Ｓ１を受けてパッド電極２１とパッド電極２２との間を電気的に接続する機能を有する。また、スイッチ素子３２は、制御信号Ｓ１を受けてパッド電極２３とパッド電極２４との間を電気的に接続する機能を有する。このような構成であれば、１つのパッド電極に１つの測定回路を割り当てれば良く、パッド電極の２倍の数の測定回路を用意する必要がない。 （もっと読む）

【課題】無線認識ＩＣタグチップの開発および生産を効率よく行うことのできる技術を提供する。
【解決手段】半導体チップ領域２の外郭の角部にあたる４つの部分を、Ｘ軸方向またはＹ軸方向に対して所望の傾きを有するような形状に形成し、さらに、半導体チップ領域２を半導体ウエハから切り出すための分離領域３のうち、Ｘ軸方向に沿って延びる第１分割領域３ｘとＹ軸方向に沿って延びる第２分割領域３ｙとが交わる交差領域３ａに、半導体チップ領域２よりも平面の面積が小さく、平面形状が四角形の無線認識ＩＣタグチップ領域４を、その４つの辺がＸ軸方向およびＹ軸方向に対して所望の傾きを有するように配置し、半導体チップ領域２と無線認識ＩＣタグチップ領域４とを共通の露光マスクを用いて形成する。 （もっと読む）

【課題】
本発明の課題は、スクライブライン領域を縮小化すると、ウエハ上に形成された半導体装置それぞれを分離するときに発生するクラックが、耐湿リングシールドに達することを防止することにある。
【解決手段】
本発明は、半導体基板上に形成された半導体装置であって、素子を有する素子領域と、前記素子領域を囲う耐湿リングと、前記耐湿リングと前記半導体装置の外周端との間であって前記半導体基板上に形成された絶縁層、前記絶縁層中に、前記外周端に沿って延在する第１金属線と、前記絶縁層に形成された溝とを有することを特徴とする半導体装置を提供する。
（もっと読む）

【課題】通常のウエハテストと同じ工程にて初期不良発生の疑いのある集積回路を高い確率にて除去でき、集積回路のコスト上昇なしに集積回路の品質を向上することのできる数積回路を提供する。
【解決手段】ウエハプロセスによって形成される複数の表示装置駆動用ドライバ１が形成されたウエハにおいて、各表示装置駆動用ドライバ１におけるダスト検知用回路および該ダスト検知用回路における測定端子６，７が、該表示装置駆動用ドライバ１の周囲におけるスクライブライン上に形成される。上記表示装置駆動用ドライバ１上に設置された端子を使用して行う動作テストまたはストレステストと、ダスト検知用回路の測定端子６，７を使用して行うダスト検知テストとを、同工程のウエハテストにて行う。 （もっと読む）

【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるＧａＡｓ基板４０において、素子形成領域にＨＢＴ３０を形成し、絶縁領域に素子分離領域４７を形成する。絶縁領域に形成される素子分離領域４７は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜５２、５５から露出するように導電層４９を形成し、この導電層４９を裏面電極と接続する。裏面電極にはＧＮＤ電位が供給されるので、導電層４９はＧＮＤ電位に固定される。この導電層４９は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層により形成される。 （もっと読む）

【課題】 トリミングで分割抵抗の分割比を調整して特性値を合わせこむ場合、分割抵抗の比精度が悪化することによって、必要とする精度を満たすことが出来なくなる。特に、微細化によって分割抵抗の比精度が悪化する傾向にある。
【解決手段】 ヒューズを有する分割抵抗と、前記ヒューズを有する分割抵抗からヒューズを省いた抵抗である比精度測定用分割抵抗からなる抵抗回路を有し、比精度測定用分割抵抗を測定することでトリミングデータを求め、その後、ヒューズを有する分割抵抗をトリミングすることで高精度な半導体装置を得る。 （もっと読む）