【課題】電界効果型トランジスタのLSI製造後にしきい電圧の制御が可能で、かつ、回路面積を増大させず、かつ信頼性に優れるという特徴を有する技術を提供する。
【解決手段】シリコン半導体支持基板1の上面に設けられた積層膜（3nm以上4nm以下の第１のシリコン酸化膜2／0.3nm以上2nm以下のシリコン窒化膜3／5nm以上10nm以下の第２のシリコン酸化膜4／3nm以上20nm以下の膜厚）を有するSOI層5と、上記構造に所定の間隔を介して互いに対向して設けられたソース・ドレイン拡散層6と、当該ソース拡散層とドレイン拡散層の間の上記半導体基板の表面上に形成されたゲート絶縁膜7と、上記ゲート絶縁膜の上に形成されたゲート電極8を具備してなる電界効果型半導体装置において、シリコン支持基板1から電圧を印加することにより、直接トンネル効果によって電荷をシリコン窒化膜3に一定時間保持してしきい電圧を調整する。 （もっと読む）

【課題】消費電力が増加する。
【解決手段】寄生容量を有する昇圧電圧線に昇圧電圧を供給し、前記昇圧電圧の値に応じて非活性化、活性化が制御されるチャージポンプ回路であって、当該チャージポンプ回路の活性化時に、一端に印加された第１のクロック信号に応じて駆動され、他端に昇圧電圧が生成される第１のポンプ容量と、一端に印加された前記第１のクロック信号と逆相の第２のクロック信号に応じて駆動され、他端に昇圧電圧が生成される第２のポンプ容量と、前記第１のポンプ容量の他端に生成された昇圧電圧を前記昇圧電圧線に伝送する第１の伝送スイッチと、前記第２のポンプ容量の他端に生成された昇圧電圧を前記昇圧電圧線に伝送する第２の伝送スイッチと、当該チャージポンプ回路の非活性化時に、前記第１、第２の伝送スイッチを同時にオン状態とする第１の制御回路と、を有するチャージポンプ回路。 （もっと読む）

【課題】出力バッファのスイッチングに伴う電源ノイズがストローブ出力バッファに伝搬することを防止する。
【解決手段】データ信号ＤＱ０を出力するデータ出力バッファＯＢ０と、データ出力バッファＯＢ０に電源電位ＶＤＤＱを供給する電源パッド１１０ｖ１と、電源パッド１１０ｖ１に接続される電源配線１２０ｖ１と、ストローブ信号ＤＱＳを出力するストローブ出力バッファＯＢｄｑｓと、ストローブ出力バッファＯＢｄｑｓに電源電位ＶＤＤＱを供給する電源パッド１１０ｖ２とを有し、電源配線１２０ｖ１と電源パッド１１０ｖ２は、互いに電気的に独立している。これにより、データ出力バッファＯＢ０のスイッチングに伴う電源ノイズがストローブ出力バッファＯＢｄｑｓに伝搬しないことから、ストローブ信号ＤＱＳの信号品質を高めることが可能となる。 （もっと読む）

【課題】内部回路の動作時における電源ノイズの影響を抑え、少ピン化および小面積化を実現する半導体装置を提供することである。
【解決手段】第１の内部回路１０２に対する電源線ＰＬ１と第２の内部回路１０４に対する電源線ＰＬ２とは共通のピン端子３０ａに接続され、第１の内部回路１０２に対する接地線ＳＬ１と第２の内部回路１０４に対する接地線ＳＬ２とは共通のピン端子３０ｂに接続される。第１の内部回路１０２の動作時に電源線ＰＬ１上に発生した電源ノイズは、電源線ＰＬ１に介挿され、ゲートが接地線ＳＬ１に接続されたＰチャネルＭＯＳトランジスタＰ１および電源線ＰＬ１および接地線ＳＬ１の間に設けられたキャパシタＣ１により吸収される。接地線ＳＬ１上に発生した電源ノイズは、接地線ＳＬ１に介挿され、ゲートが電源線ＰＬ１に接続されたＮチャネルＭＯＳトランジスタＮ１およびキャパシタＣ１により吸収される。 （もっと読む）

【課題】下部電極、上部電極およびそれらの間の絶縁膜により構成される容量素子の下部電極および上部電極間の耐圧を向上させる。
【解決手段】上部電極ＴＥならびに上部電極ＴＥのそれぞれの側壁の側壁酸化膜９およびサイドウォール１０と下部電極ＢＥとの間にＯＮＯ膜ＩＦを連続的に形成し、また、上部電極ＴＥの側壁に、側壁酸化膜９を介して真性半導体膜からなるサイドウォール１０を形成することにより、下部電極ＢＥおよび上部電極ＴＥ間にリーク電流が発生することを防ぐ。 （もっと読む）

【課題】 カップリングノイズを低減すること。
【解決手段】 半導体装置は、第１の回路と、第２の回路と、第１の配線と、一対のシールド線とを含む。第１の回路は、所定電圧を発生する電圧発生回路を含み、所定電圧を出力端に出力する。第１の配線は、第１の回路の出力端を第２の回路の入力端に結線する。一対のシールド線は、第１の配線を挟むように配置され、一方には電圧発生回路および第２の回路の少なくとも一方を駆動する電源電位が供給され、他方には電圧発生回路および第２の回路の少なくとも一方を駆動する接地電位が供給される。 （もっと読む）

【課題】ゲート電極へのチャージアップの有無を解析する手法を用いても、書き込まれた情報を解析することができないようにするアンチヒューズをメモリ素子として有する半導体装置を提供する。
【解決手段】基板１０は第１導電型、例えばｐ型の半導体基板（例えばシリコン基板）である。アンチヒューズは、ゲート電極１２０及び第２導電型拡散層１３０を有している。第２導電型拡散層１３０は基板１０に形成されており、例えばｎ型である。第１コンタクト１２２はゲート電極１２０に接続している。第２コンタクト１４２は第１コンタクト１２２と同一層に形成されており、基板１０のうち第２導電型拡散層１３０が形成されていない領域に接続している。第２コンタクト１４２は第１コンタクト１２２に隣接している。 （もっと読む）

【課題】実際に稼動している半導体集積回路装置の実動作に影響を与える要因を解析し、更にその要因を低減することが可能な半導体集積回路装置を提供する。
【解決手段】測定対象である半導体集積回路１３１と、この半導体集積回路のジッタ又はノイズジッタ、ノイズ等の実動作に影響を与える物理量を測定する測定回路（半導体集積回路装置）１３０とを同一チップ上に構成する。測定回路の測定結果を解析し、測定対象の半導体集積回路を調整する回路にフィードバックさせる。 （もっと読む）

【課題】電源電圧ドロップを精度よく検出することが可能な半導体装置を提供する。
【解決手段】半導体装置は電源電圧供給部１０４、１０５からの電源電圧で動作する動作部と、動作部の動作に伴う電源電圧の変動を検出し、その検出の結果を出力する検出部とを含む。このため、半導体装置の内部で、電源電圧ドロップを検出し、その検出結果を外部に通知することが可能になる。よって、観測ポイントとしてバイパスコンデンサ上のポイントを用いる必要がなくなり、電源電圧ドロップを精度よく検出することが可能となる。 （もっと読む）

【課題】半導体装置の消費電力を低減しつつ、高速に動作させる。
【解決手段】半導体装置の回路が複数の回路ブロックに分割され、各前記回路ブロック毎に電源電圧を供給し、前記電源電圧を電圧調整回路により切り替える電圧供給回路を有し、前記電圧調整回路を切り替える電圧制御信号を記憶する電源電圧制御メモリを有する電圧設定回路を有し、前記半導体装置の回路の複数箇所に回路の電圧を検出する電圧検出スイッチを有し、前記電圧検出スイッチを指定することで電圧を検出する回路の位置を切り替え、且つ、前記電源電圧制御メモリにアドレスを指定して値を書き込む制御を行う回路スイッチ制御回路を有する半導体装置を用いる。 （もっと読む）

【課題】半導体装置の消費電力を低減しつつ、高速に動作させる。
【解決手段】半導体装置の回路が複数の回路ブロックに分割され、前記回路ブロックがそれぞれ正常に動作し得る最小限度の電圧を供給する複数の電圧供給回路を備え、各前記回路ブロックへの最小限度の電圧を供給する制御内容を記憶する電源電圧制御メモリを有し、前記電源電圧制御メモリの記憶する制御内容に従って前記電圧供給回路が各前記回路ブロックに供給する電圧を切り替える電源切り替え手段を備えた半導体装置を用いる。 （もっと読む）

【課題】半導体装置を小型化することを課題の一とする。また、記憶素子を有する半導体装置の駆動回路の面積を縮小することを課題の一とする。
【解決手段】入力端子と出力端子の位置が固定された複数のセルを第１の方向に配置し、各セルの入力端子および出力端子とそれぞれ電気的に接続される配線を複数のセル上に積層させ、且つ、その配線の延在方向をセルが並べられた第１の方向と同方向とすることで、駆動回路の小型化を図った半導体装置を提供する。 （もっと読む）

【課題】 制御端子が浮遊状態になると、予期しないリーク電流などにより電極に電荷が蓄積され、電極の電位が変動し、スイッチが誤動作してしまう可能性がある。
【解決手段】 クーロン力により湾曲させることで第１の信号電極と第２の信号電極とを接触または分離することが可能な架橋部と、前記架橋部を制御するための制御端子とを有するスイッチ素子と、前記制御端子に接続された第１の不揮発性半導体素子と、前記制御端子および前記第１の不揮発性半導体素子に接続された第２の不揮発性半導体素子とを備える。 （もっと読む）

【課題】集積回路の動作を検証するために、波形測定装置のような高価で扱いが難しい測定装置を用いて端子の波形を測定していたので、測定装置の操作に不慣れな検証者には扱い難かった。本発明は、単体で簡単に動作検証ができる集積回路を提供することを目的にする。
【解決手段】マッピング制御回路を用いて既存の内蔵メモリの一部をテストデータ格納領域として確保し、サンプリング制御回路でサンプリングしたテストデータをテストデータ格納領域に格納する。また、テスト終了後にこの領域を開放するようにする。集積回路単体で動作検証でき、またテスト専用メモリが不要なので、チップサイズが増加しない。 （もっと読む）

【課題】内部回路の電源電圧の安定性を確保しつつ、効率を改善したオンチップ電源回路を搭載した半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、電源ノードと電源ライン３８との間に接続される上層負荷３０と、電源ライン４０と接地ノードとの間に接続される下層負荷３２と、電源ライン３８を所定電圧に維持するためのＶＤＣ６６と、電源ライン４０を所定電圧に維持するためのＶＤＣ５２と、電源ライン３８，４０接続状態と、電源ライン３８とＶＤＣ６６との接続状態と、電源ライン４０とＶＤＣ５２との接続状態とを変更可能な接続回路３３とを備える。 （もっと読む）

【課題】本発明は、高周波プローブを要さずにジッタ測定が可能なオンチップジッタデータ取得回路を提供することを目的とする。
【解決手段】本発明に係るオンチップジッタデータ取得回路１は、クロック信号を、遅延量選択信号で選択可能な複数の遅延量のいずれか１つの遅延量で遅延する可変遅延部１０と、クロック信号の位相と、可変遅延部で遅延されたクロック信号の位相とを比較して、位相比較信号を生成する位相比較信号生成部２０と、位相比較信号を所定の期間に亘り取得する位相比較信号取得部３０と、を有することを特徴とする。 （もっと読む）

【課題】保護対象の回路ブロックの上に配置された導電パターンに加えられた改変の検出する精度を向上するための技術を提供することを目的とする。
【解決手段】半導体基板に形成された回路ブロックと、回路ブロックのうち保護対象の部分の上層に配置された導電パターンと、導電パターンに接続され、導電パターンの回路定数により決定される発振周波数で発振する発振回路と、発振回路の発振周波数が事前に設定された範囲に含まれるか否かを判定し、発振周波数が事前に設定された範囲に含まれない場合に、導電パターンに改変が加えられたことを検出する検出回路とを有することを特徴とする半導体集積回路装置が提供される。 （もっと読む）

【課題】既存のテスト回路を用いて簡単な回路や制御を追加することでセキュリティ性を高める。
【解決手段】スキャンレジスタ方式の回路を保持したLSIにおいて、スキャン入力端子181〜183から入力したパスワードを、パスワード入力レジスタ101〜103に保持する。パスワード入力レジスタ101〜103とマスター・パスワード131〜133とをそれぞれ比較器111〜113で比較し、結果をパスワード判定回路100に送る。比較結果が全て一致していたら、スキャンパス・チェーン191〜193と出力バッファ151〜153との間の経路をスルーにする。逆に比較結果に不一致がある場合は、スキャンパス・チェーン191〜193と出力バッファ151〜153との間の経路を遮断する。 （もっと読む）

【課題】ＬＳＩの機能増加に伴い外部端子数が増加傾向にある。更に、回路の微細化が進み、パッケージサイズも小型化が進んでいる。このため、ＬＳＩの外部端子数の削減が求められている。
【解決手段】本発明は、複数の外部記憶デバイスから１つを選択して、実行プログラムをロードする半導体集積回路であって、複数の内蔵ヒューズ回路を備えるヒューズ部と、前記内蔵ヒューズ回路が示す値に応じて選択した外部記憶デバイスからの実行プログラムをロードする処理部と、を有する半導体集積回路である。 （もっと読む）

【課題】パッケージのピン数が変更された場合でも設計変更を必要としない半導体装置を提供する。
【解決手段】半導体装置に設けられた第１の選択部５０は、機能ブロック群２３と複数のパッド３３との間の信号の経路に設けられ、各パッドごとに、標準設定として割当てられた複数の信号うち１つの信号を選択する。レジスタ６１は、少なくとも第１または第２のデータを保持する。第２の選択部５１は、第１の選択部５０と複数のパッド３３との間の信号の経路に設けられる。第２の選択部５１は、レジスタ６１に第１のデータが保持されたときに、第１の選択部５０によって選択された各信号を標準設定のパッドを介して外部との間で入出力可能にし、レジスタ６１に第２のデータが保持されたとき、第１の選択部によって選択された複数の信号のうち少なくとも一部の信号を標準設定と異なるパッドを介して外部との間で入出力可能にする。 （もっと読む）