【課題】半導体装置の最上層の保護膜のクラックを防いで、半導体装置の信頼性の向上を図ることのできる技術を提供する。
【解決手段】ボンディングパッドＢＰ１を長方形状とし、ボンディングパッドＢＰ１のワイヤボンディング領域ＢＰ１ｗでの保護膜５の重なり幅を、ボンディングパッドＢＰ１のプローブ領域ＢＰ１ｐでの保護膜５の重なり幅よりも広くなるように、ボンディングパッドＢＰ１上の保護膜５に開口部６を形成する。 （もっと読む）

【課題】小型化及び低コスト化を図りつつ、導電ワイヤとの干渉を回避しながら、溝の底面に形成されたパッドと溝の外側周辺部の上面に形成されたパッドとをワイヤボンディングにより接続することができる電子装置を提供する。
【解決手段】電子装置１００は、互いに対向する２つの壁面１０７、１０８からなる溝１０２が形成され、溝１０２の外側周辺部の上面側に第１のパッド１０４が設けられ、溝１０２の底面側に第２のパッド１０５が設けられ、ワイヤボンディングにより第１のパッド１０４と第２のパッド１０５とが接続されている。溝の１０２の底面に垂直な方向から見た場合における溝１０２の２つの壁面１０７、１０８のうち第１のパッド１０４により近い一方の壁面１０７の上端から第２のパッド１０５までの距離（ＬＷ）１０９よりも、もう一方の壁面１０８の上端から第２のパッド１０５までの距離（ＬＮ）１１０が短くなるように構成されている。 （もっと読む）

【課題】ボンディングワイヤのループインダクタンスを低減した半導体パッケージを提供する。
【解決手段】所定の方向に交互に配置された信号用パッドおよび補助パッドのそれぞれが複数設けられた半導体装置と、信号用ボンドフィンガー、電源電圧用ボンドフィンガーおよび接地電位用ボンドフィンガーのそれぞれが複数設けられたパッケージ基板と、を有する。複数の信号用パッドのそれぞれが複数の信号用ボンドフィンガーのそれぞれと第１のワイヤを介して接続され、複数の電源電圧用ボンドフィンガーおよび複数の接地電位用ボンドフィンガーのそれぞれが複数の補助パッドのそれぞれと第２のワイヤを介して接続されている。第１のワイヤが、電源電圧用ボンドフィンガーに接続された第２のワイヤと接地電位用ボンドフィンガーに接続された第２のワイヤとの間に配置されている。 （もっと読む）

【課題】半導体チップの小型化を妨げず、集積度を低下させずに、Ａｌワイヤによるボンディングが可能な半導体チップ及び半導体装置を提供する。
【解決手段】プリント基板１０と、プリント基板１０上に搭載され、上面の外周に沿った第１の列Ｌ１をなす複数の第１の接続パッド２１、及び、第１の列Ｌ１と平行かつ第１の列Ｌ１よりも内側に離間した第２の列Ｌ２をなす複数の第２の接続パッド２２が設けられた半導体チップ２０と、プリント基板１０と半導体チップ２０とを接続する第１のボンディングワイヤ３１、第２のボンディングワイヤ３２とを備える半導体装置１である。第１の列Ｌ１をなす第１の接続パッド２１と第２の列Ｌ２をなす第２の接続パッド２２との間には回路素子２３、２４が設けられている。 （もっと読む）

【課題】現実的な実装方法で寄生インダクタンスを低減する手段を提供する。
【解決手段】半導体パッケージ１表層には、ワイヤボンディングの接続点である該半導体パッケージ表層上で突出する複数の櫛歯状グラウンドパッド３１を有するグラウンドパッドを設ける。櫛歯状グラウンドパッドの間には、電源パッド２５を配置する。
１つの櫛歯状グラウンドパッド３１には長短二本のグラウンドワイヤが配される。また、１つの電源パッド２５には長短二本の電源ワイヤが配される。
長いグラウンドワイヤ１２−２と長い電源ワイヤ１１−２、短い電源ワイヤ１１−１と短いグラウンドワイヤ１２−１を平行かつ近接するように配置することで寄生インダクタンスを低減する。 （もっと読む）

【課題】キャピラリーとワイヤーとの干渉・接触を避けながらボンディングパッドとフィンガーが接合される半導体素子及びそのワイヤーボンディング方法を提供すること。
【解決手段】半導体素子１０は、ボンディングパッド１２を備えた矩形の半導体チップ１４とフィンガー１６を備えた矩形のリードフレームよりなる。ワイヤー２０により、それぞれのボンディングパッド１２とそれぞれのフィンガー１６は接合される。ワイヤーは、比較的短い第１のワイヤー群２０と、比較的長い第２のワイヤー群（図示せず）に振り分けられる。第１のワイヤー群２０のボンディングパッド側接合点は、半導体チップ１４の外縁に近い位置に、第２のワイヤー群のボンディングパッド側接合点は、半導体チップ１４の外縁から離れた位置にずれている。これにより、先行形成されたワイヤーとキャピラリーの干渉を避けることができる。 （もっと読む）

【課題】導通信頼性の高い電子装置、およびそれを用いた、画像形成装置並びに画像入力装置を提供する。
【解決手段】電子装置は、基板１０２と、基板１０２の一表面上に形成された電子素子１０３と、電子素子１０３が形成された領域とは異なる領域に、所定間隔をあけて列状に配列され、第一の接続配線１０４を介して電子素子１０３と電気的に接続された、第一のパッド１０６と、電子素子１０３が形成された領域および第一のパッド１０６が形成された領域とは異なる領域に設けられ、第一のパッド１０６間を横切る第二の接続配線１０５を介して電子素子１０３と電気的に接続された、第二のパッド１０７と、を具備しており、第一のパッド１０６間において、第二の接続配線１０５の基板１０２とは反対側の表面が、第一のパッド１０６の基板１０２とは反対側の表面よりも基板１０２側に位置している。 （もっと読む）

【課題】半導体集積回路におけるパッドの配置の自由度を増加させること。
【解決手段】本発明の一態様に係る半導体集積回路は、半導体チップ１００に形成されたＩ／Ｏバッファ１０２と、単層パッド１０３と、多層パッド１０４とを備える。単層パッド１０３は、Ｉ／Ｏバッファ１０２上に形成されている。多層パッド１０４は、Ｉ／Ｏバッファ１０２上に形成され、単層パッド１０３と分離して設けられている。単層パッド１０３はボンディング専用のパッドであり、多層パッド１０４はプロービングとボンディングが行われるパッドである。 （もっと読む）

【課題】プローブ検査においては、パッド上のプローブ痕を確認する工程が必要となる。しかし、ウェハ状態でプローブ検査を実施した後に、ボンディング・パッドにワイヤ・ボンディングするため、パッド上にプローブ痕がある状態でワイヤ・ボンディングする。プローブ痕がある場所にボンディングすることは、プローブ痕がない場所にボンディングした場合に比べてボンディング強度を弱めてしまう。
【解決手段】本願発明は、半導体チップの辺に沿ってボンディング・パッドを配置するに当たり、直線状に配置された実ボンディング・パッド列の各実ボンディング・パッド上の実ボンディング・パッド列の中心線に関して交互に垂直方向にずれて形成されたプローブ痕の内、一方の側へずれたプローブ痕の回帰直線上に、ほぼ、その中心が来るように配置され、実ボンディング・パッドよりも面積が小さいダミー・パッドを配置するものである。 （もっと読む）

【課題】半導体装置のワイヤ流れによる不具合の発生を防止することが可能な技術を提供すること。
【解決手段】本発明の一態様に係る半導体装置１０は、半導体チップ１１に設けられた回路ブロック１２と、回路ブロック１２上に設けられた接続パッド１５（１ｂｒ）と、接続パッド１５（１ｂｒ）と電気的に接続され、ボンディングされるボンディングパッド１７（１）とを備え、回路ブロック１２は、接続パッド１５（１ｂｒ）を介してボンディングパッド１７（１）と接続される。 （もっと読む）

【課題】ユーザの要求に出来る限り対応しつつも、チップサイズを増大させないようにすることが重要となる。
【解決手段】本発明の半導体装置は、基板上の外周に沿って配置される第１乃至第４内部端子と、第１内部端子に接続される回路と、第２内部端子と接続される第１外部端子と、第３内部端子と接続される第２外部端子と、第４内部端子と接続される第３外部端子と、を備え、回路は、第１内部端子と第１外部端子との接続状態に応じた信号を出力し、第１及び第２内部端子は、第１外部端子が対応する基板の１辺に平行な方向における第１及び第２内部端子の中心間の距離がＬ１となるように配置され、第３及び第４内部端子は、第２及び第３外部端子が対応する基板の１辺に平行な方向における第３及び第４内部端子の中心間の距離がＬ２となるように配置され、距離Ｌ１は、距離Ｌ２よりも小さいことを特徴とする。 （もっと読む）

【課題】半導体装置の信頼性を向上させる。
【解決手段】列状に配置された複数の電極パッド２０ｐａと、電極パッド２０ｐａの夫々に電気的に接続され、電極パッド２０ｐａの列より外側に位置する、列状に配置された複数の試験パッド２０ｔａと、を有する半導体素子２０と、半導体素子２０を搭載し、半導体素子２０の搭載領域以外に、複数の電極端子１０ａを列状に配置した配線基板１０と、を備え、全ての試験パッド２０ｔａが、電極端子１０ａと電極パッド２０ｔａとを電気的に接続するボンディングワイヤ４０ａの下に位置している半導体装置が提供される。当該半導体装置１ａによれば、ボンディングワイヤ４０ａ自体の変形によってもたらされる、半導体素子２０の電極パッド２０ｐａ，２０ｐｂ間の短絡を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することができる。 （もっと読む）

【課題】半導体装置を小型化できる技術を提供する。
【解決手段】配線基板２上に搭載された半導体チップ５の電極１５と配線基板２の接続端子２５ａ，２５ｂ，２５ｃとの間をボンディングワイヤ７ａ，７ｂで接続し、樹脂封止して半導体装置が形成されている。配線基板２の上面において、接続端子２５ａ，２５ｂ，２５ｃは半導体チップ５の辺５ｂに沿って３列に配置されている。３列のうち、半導体チップ５の辺５ｂに最も近い１列目の接続端子２５ａには、ループ高さが低いボンディングワイヤ７ａが接続され、半導体チップ５の辺５ｂから最も遠い３列目の接続端子２５ｃには、ループ高さが高いボンディングワイヤ７ｂが接続され、２列目の接続端子２５ｂには、ボンディングワイヤ７ａまたはボンディングワイヤ７ｂが接続されている。 （もっと読む）

【課題】高周波特性を重視する回路に接続される電極パッドの寄生容量の増大を抑える。
【解決手段】半導体チップ１００は、複数の内部回路と、外縁近傍に設けられ、それぞれ複数の内部回路のいずれかに電気的に接続された複数の電極パッドとを含む。複数の電極パッドは、プローブが接するためのプローブ用領域１０４と、プローブ用領域１０４とは異なる位置に設けられ、ワイヤ１０８をボンディングするためのボンディング用領域とを含む長パッド１０２と、ボンディング用領域を含むがプローブ用領域を含まない構成とすることにより長パッド１０２よりもパッド面積が小さく形成された高周波信号を入出力する高周波用の小パッド１１０とを含む。 （もっと読む）

【課題】単位面積あたりに配置可能な電極パッド数を減らすことなく、プローブ検査により生じるクラックの影響を抑制し、信頼性を向上させた半導体装置を提供する。
【解決手段】電極パッド２１内にプローブコンタクト可能なプローブ領域３２と非プローブ領域３１を設ける。２列以上の千鳥状に配置された電極パッド２１において、異なる電極パッド２１と内部回路とを接続する引き出し配線５２を、プローブ領域３２の直下に配置せず、非プローブ領域３１の直下に配置する。 （もっと読む）

【課題】シグナルパッドおよびリングパッドを半導体パッケージの基板面上において偏りのないように配置する設計処理を演算処理装置により効率的に実行するボンディングパッド配置方法を実現する。
【解決手段】半導体パッケージの基板面上におけるシグナルパッドもしくはリングパッドの位置を半導体パッケージの基板面上に相当する仮想平面上において設計する配置処理を、演算処理装置により実行するボンディングパッド配置方法は、仮想平面上の位置を決定すべき位置決定対象シグナルパッドが、設計データにより規定された配置順に従って位置決定対象シグナルパッドよりも１つ先に既に仮想平面上の位置を決定した位置決定済シグナルパッドとは設計データの規定上異なる列に属するか否かを判定する判定ステップＳ１００と、判定ステップＳ１００の判定結果に基づき、位置決定対象シグナルパッドの仮想平面上の位置を決定する決定ステップＳ２００と、を備える。 （もっと読む）

【課題】パッケージ配線の接続直後や熱衝撃試験時などで半導体装置の温度が変化する際において半導体装置を構成する各部材やパッケージ配線に互いにかかる応力を低減することが可能な半導体装置を提供することを目的とする。
【解決手段】複数の半導体素子が形成される半導体基板３４上に設けられる金属配線３５とパッケージ配線３１とが金属パッド３６を介して電気的に接続される半導体装置１において、その金属パッド３６を分割する。 （もっと読む）

【課題】多数回のプロービング検査を行っても問題の生じる懸念を解消した狭パッドの配置を実現する。
【解決手段】半導体チップのパッドがプロービングパッド専用パッド、プロービングとボンディングの兼用パッド、ボンディング専用パッドに区別されている。プロービング用に用いられるパッドはボンディング専用パッドよりも半導体チップの周辺部に配置される。これにより、半導体チップの周辺部に設けられたプロービング専用パッド及び兼用パッドに対してプロービングを行えば足りるようになり、ボンディング専用パッドは入出力バッファ上等に配置しても、多数回のプロービングに対しても不都合が生じる懸念が解消される。 （もっと読む）

【課題】コア領域への電源供給のための接続パッド不足を防止し、ＩＯセルのセル幅を小さくする必要を無くし、全ての接続パッドに同一接続方法が適用できるようにする。
【解決手段】ＩＯ領域３０のＩＯセル３１ａ〜３１ｇ上に接続パッド４１ａ〜４１ｃの列と接続パッド４２ａ〜４２ｄの列をずらせて配置し、コア領域２０の一辺に沿うコア電源配線２１上に接続パッド４３ａ〜４３ｄを配置し、接続パッド４１ａ〜４１ｃ，４２ａ〜４２ｄ，４３ａ〜４３ｄのそれぞれのパッドピッチＰをＩＯセルのセルピッチＳに対してＰ＝２Ｓとし、且つ接続パッド４１ａ〜４１ｃ，４２ａ〜４２ｄ，４３ａ〜４３ｄ全体のパッドピッチをＰ／３（＝２Ｓ／３）として、２個のＩＯセル当り３個の接続パッドを配置する。 （もっと読む）

【課題】 必要な面積を持ったパッドの領域を確保しつつ、チップ面積のオーバヘッドを解消する工夫が施された半導体装置を提供する。
【解決手段】 半導体装置１の中央部に設けられ、内部回路が形成された内部回路領域１１と、長方形状の一方の短辺が内部回路領域１１の各辺と対向して順次並んで設けられた、半導体装置１の外部との間で信号の入出力を担う複数の入出力セル１２と、半導体装置１の外部との間でワイヤにより電気的に接続されるワイヤボンディング部１４と動作確認用のプローブ針が当てられるプローブ部１５とを有し、前記入出力セル１２上に重なり、かつ各入出力セル１２の長辺に対して長辺が垂直に交わるように千鳥配列された複数のパッドとを備える。 （もっと読む）