半導体装置
【課題】半導体装置の信頼性を向上させる。
【解決手段】列状に配置された複数の電極パッド20paと、電極パッド20paの夫々に電気的に接続され、電極パッド20paの列より外側に位置する、列状に配置された複数の試験パッド20taと、を有する半導体素子20と、半導体素子20を搭載し、半導体素子20の搭載領域以外に、複数の電極端子10aを列状に配置した配線基板10と、を備え、全ての試験パッド20taが、電極端子10aと電極パッド20taとを電気的に接続するボンディングワイヤ40aの下に位置している半導体装置が提供される。当該半導体装置1aによれば、ボンディングワイヤ40a自体の変形によってもたらされる、半導体素子20の電極パッド20pa,20pb間の短絡を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することができる。
【解決手段】列状に配置された複数の電極パッド20paと、電極パッド20paの夫々に電気的に接続され、電極パッド20paの列より外側に位置する、列状に配置された複数の試験パッド20taと、を有する半導体素子20と、半導体素子20を搭載し、半導体素子20の搭載領域以外に、複数の電極端子10aを列状に配置した配線基板10と、を備え、全ての試験パッド20taが、電極端子10aと電極パッド20taとを電気的に接続するボンディングワイヤ40aの下に位置している半導体装置が提供される。当該半導体装置1aによれば、ボンディングワイヤ40a自体の変形によってもたらされる、半導体素子20の電極パッド20pa,20pb間の短絡を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置に関し、特に、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置に関する。
【背景技術】
【0002】
半導体素子の多端子化、或いは半導体素子の小型化に対応するため、半導体素子の外周に沿って、複数の電極パッドを千鳥状に2列に配置して、更に、当該複数の電極パッドに導通する試験パッドを、上記電極パッドとは離間させて、電極パッドの列よりも外側に列状に配置する半導体素子が開示されている(例えば、特許文献1参照)。
【0003】
例えば、当該半導体素子の要部平面図を、図12に示す。この図では、上記電極パッド等が配設された半導体素子の端の部分が表示されている。
半導体素子100では、半導体素子100の外周に沿って、複数の電極パッド101,102が千鳥状に2列になって配置されている。更に、当該複数の電極パッド101,102に導通する試験パッド103が、上記電極パッド101,102とは離間させて、電極パッド102の列よりも外側に列状に配置されている。
【0004】
このような半導体素子100の構造によれば、電極パッド101,102が千鳥状の配置となっているために、電極パッド101,102のピッチが微細化した場合に於いても、電極パッド101,102に接合させるボンディングワイヤの配設が容易になる。
【0005】
また、通常、半導体素子の試験を行う際には、半導体チップの切り離し前の半導体ウェハの状態でカンチレバー型のプローブカードを用いて個々の半導体チップの特性試験が行われる。このプローブカードは、プローブの先端が半導体チップの周辺部に配置されている電極パッドと同一の配置となるよう列状に配置されており、特性試験に際しては全ての電極パッドに適切な荷重を印加して同時にプローブに当接させるようにしており、極めて効率的に特性試験を行うことができる。
【0006】
上記のような半導体素子100の構造によれば、試験パッド103に於いては、上記電極パッド101,102とは離間して1列で配列しているために、通常のカンチレバー型のプローブカードを用いて、半導体素子の特性試験を行うことができる。
【0007】
一方、配線基板に半導体素子を搭載した半導体装置の薄型化、または小型化の要求から、半導体素子と配線基板とのボンディングワイヤによる接続を、所謂、逆ボンディング法により行う方法が開示されている(例えば、特許文献2参照)。
【0008】
この方法によれば、ボンディングワイヤのループの高さを低く抑えることが容易となり、半導体装置の薄型化が可能になる。また、配線基板に配設する電極端子を半導体素子の近傍に配置できるために、半導体装置の小型化が可能になる。
【特許文献1】特開平07−122604号公報
【特許文献2】特開平11−097476号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかし、図12に例示する半導体素子100に配設した電極パッド101,102と、配線基板に配設された電極端子とを、逆ボンディング法でワイヤ接続を行う際には、次のような問題が生じる。
【0010】
例えば、図13には逆ボンディングが実施された半導体装置の要部図が示されている。ここで、図13(B)は、平面形状を示す図13(A)に於ける、線A−A’に沿った断面が示されている。
【0011】
ボンディングワイヤ202は、1stボンディングを配線基板200に配設された電極端子201上で行い、2ndボンディングを半導体素子100に配設された電極パッド102a上で行っている。ここで、電極パッド102a上には、電極パッド102aに導通するバンプ102Bが設けられ、ボンディングワイヤ202と電極パッド102aとの電気的接続は、当該バンプ102Bを介してなされている。
【0012】
そして、電極パッド101aに導通する試験パッド103aは、電極パッド102aが配置されている列よりも外側に配置されているために、ボンディングワイヤ202が、電極パッド101aに導通する試験パッド103a上を通過する場合がある(図13(A)参照)。
【0013】
このようなボンディングワイヤ202の配置を行った半導体装置に、樹脂封止体203を形成する際、ボンディングワイヤ202のループが垂れ下がると、ボンディングワイヤ202の一部と試験パッド103aとが接触し、ボンディングワイヤ202と試験パッド103aとが短絡する場合がある。尚、このような現象は、樹脂封止工程の場合の他、ワイヤボンディング自体を行う際にも、ボンディングワイヤ202が垂れ下がってしまい、上記接触が生じる場合がある。この状態を図14に示す。
【0014】
樹脂封止体203が形成されると、樹脂封止工程の圧力により、ボンディングワイヤ202のループが垂れ下がり、ボンディングワイヤ202の一部と試験パッド103aとが接触する現象が生じる。
【0015】
そして、ボンディングワイヤ202と電極パッド102aとは、上述した如く、導通していることから、当該接触が生じると、半導体素子100に配設された電極パッド101aと、電極パッド102aとが短絡してしまう。
【0016】
このような異なる電極パッド間が短絡した半導体装置では、正常動作ができなくなる。また、上記短絡が起きなくても、ボンディングワイヤ202のループが垂れ下がり、半導体素子100に配設された電極パッド101aと、電極パッド102aとが実質的に近接した場合に於いても、当該半導体装置に於いて、充分な電気的特性が得られなくなる場合がある。
【0017】
本発明はこのような点に鑑みてなされたものであり、上記ボンディングワイヤ自体の変形によってもたらされる、半導体素子の電極パッド間の短絡、或いは異なる電極パッド間の実質的な近接を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0018】
上記課題を解決するために、主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、を備え、全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置が提供される。
【発明の効果】
【0019】
上記手段によれば、上記ボンディングワイヤ自体の変形によってもたらされる、半導体素子の電極パッド間の短絡を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【0020】
以下、本実施の形態に係る半導体装置を、図面を参照して詳細に説明する。
<第1の実施の形態>
第1の実施の形態である、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置1aを、図1に示す。図1は、半導体装置1aの平面形状の一部を示しており、半導体装置1aは、配線基板10と、配線基板10上に搭載された半導体素子20の端部と、配線基板10と半導体素子20とを電気的に接続するボンディングワイヤ40a,40bとを含む。
【0021】
当該半導体装置1aにあっては、配線基板10の一方の主面上に、接着部材(図示しない)を介して、半導体素子20が搭載・固着されている。そして、半導体素子20の主面の外周部に於いては、当該半導体素子20の活性領域(電子回路形成領域)20a上に、複数の電極パッド(接続パッド)20pb及び20paが夫々列状に配置され、複数の電極パッド20paの列は、複数の電極パッド20pbの列よりも外側に配置され、電極パッド20pbと電極パッドpaとは千鳥状に配置されている。また、当該半導体素子20の上記活性領域20a以外の領域には、上記電極パッド20pbの夫々に導通する、複数の試験パッド20tb、及び、上記電極パッド20paの夫々に導通する、複数の試験パッド20taが配置されている。そして、これらの試験パッド20ta,20tbは、夫々が交互になって、上記活性領域20a以外の領域に、列状に1列に配置されている。
【0022】
また、半導体装置1aにあっては、半導体素子20の搭載領域外の配線基板10の前記主面上に、複数の電極端子(接続端子)10bが列状に配置されている。また、電極端子10bの列の内側には、上記電極端子10bとは別の複数の電極端子10aが列状に配置されている。これらの電極端子10a,10bの列は、夫々が若干、弧を描くように配置され、電極端子10aと電極端子10bとは千鳥状に配置されている。また、これらの電極端子10a,10bの列の長さは、半導体素子20に配置された電極パッド20pa,20pbの列の長さよりも、長くなるように構成されている。
【0023】
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aとの間は、ボンディングワイヤ40aによって、電気的に接続され、半導体素子20の電極パッド20pbと配線基板10に配設された電極端子10bとの間はボンディングワイヤ40bによって、電気的に接続されている。
【0024】
尚、半導体装置1aにあっては、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている(後述)。
【0025】
そして、当該半導体装置1aにあっては、その特徴的な構成として、半導体素子20に複数個配置された、全ての試験パッド20taが、前記電極端子10aと前記電極パッド20paとを電気的に接続するボンディングワイヤ40aの直下に配置されている。換言すれば、ボンディングワイヤ40aは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0026】
また、以上の構成に於いて、半導体素子20は、シリコン(Si)或いはガリウム砒素(GaAs)等の半導体基材の一方の主面に、所謂ウェハプロセスが適用されて、トランジスタ等の能動素子、容量素子等の受動素子、並びにこれらの機能素子を接続する配線層を含む上記活性領域20aが形成されて構成されている。
【0027】
また、配線基板10は、ガラス−エポキシ樹脂、ガラス−BT(ビスマレイミドトリアジン)、或いはポリイミド等の有機材絶縁性樹脂、或いはセラミック、ガラス等の無機絶縁材料から形成された絶縁性基材とし、その表面及び/或いは裏面、更には必要に応じて内部(内層)に配設された導電層を具備している。
【0028】
当該導電層は、銅(Cu)を主体とし、配線基板の表面及び/或いは裏面に配設された前記電極端子10a,10b及び電極ランドに接続されている。尚、前記電極端子10a,10b及び前記電極ランドは、当該導電層の一部として形成されてもよく、また、前記電極端子10a,10bの表面は下層よりニッケル(Ni)/金(Au)めっきが形成されてもよい。
【0029】
当該配線基板10は、支持基板、回路基板或いはインターポーザとも称される。
また、前記接着部材は、ポリイミド系の熱可塑性樹脂、或いはエポキシ系の熱硬化性樹脂を主体として構成される。
【0030】
また、前記ボンディングワイヤ40a,40bは、金(Au)、銅(Cu)、アルミニウム(Al)或いはこれらの何れかを含む合金からなる金属細線をもって形成される。
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された封止用樹脂(図示しない)により被覆・封止されている。
【0031】
次に、図1に示す半導体装置1aの何れかのボンディングワイヤ40aのラインに沿った半導体装置1aの要部断面模式図を、図2に示す。尚、図2では、上記ボンディングワイヤ40aと上記ボンディングワイヤ40bとの配置を明確に説明するために、ボンディングワイヤ40aに隣接するボンディングワイヤ40b、ボンディングワイヤ40bに接合されてなる電極パッド20pb、並びに上記電極端子10bを実線にて表示している。
【0032】
上述した如く、半導体装置1aにあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
当該半導体素子20の活性領域20a上には、電極パッド20pa,20pbが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。尚、電極パッド20pbに導通する上記試験パッド20tbは、図2では、表示されていない。
【0033】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10a,10bが配置されている。
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aとの間は、ボンディングワイヤ40aによって、電気的に接続され、半導体素子20の電極パッド20pbと配線基板10に配設された電極端子10bとの間は、ボンディングワイヤ40bによって、電気的に接続されている。
【0034】
ここで、ボンディングワイヤ40aに於いては、ボンディングワイヤ40aの一方の端と、電極端子10aとの間に、1stボンディングが施され、当該端と電極端子10aとが接合している。そして、ボンディングワイヤ40aは、上記1stボンディング後、電極端子10aから電極パッド20paに向かい、ループを描くように繰出され、ボンディングワイヤ40aの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施された形態をなしている。
【0035】
即ち、電極端子10aと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aを通じて、導通している。
また、ボンディングワイヤ40bに於いては、ボンディングワイヤ40bの一方の端と、電極パッド20pbとの間に、1stボンディングが施され、当該端と電極パッド20pbとが接合している。そして、ボンディングワイヤ40bは、上記1stボンディング後、電極パッド20pbから電極端子10bに向かい繰出され、ボンディングワイヤ40bの他方の端と、電極端子10bとの間に、2ndボンディングが施された形態をなしている。即ち、電極端子10bと電極パッド20pbとは、所謂、順ボンディング法により接合されたボンディングワイヤ40bを通じて、導通している。
【0036】
従って、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている。
【0037】
そして、半導体装置1aにあっては、上述した如く、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aの下に位置・配置されている。
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
【0038】
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。当該樹脂封止体50としては、シリカ(SiO2)またはアルミナ(Al2O3)等からなる無機フィラーを含有するエポキシ系樹脂が適用され、封止方法としては所謂トランスファーモールド法が適用される。
【0039】
次に、半導体素子20に配置された、電極パッド20pa,20pb並びに試験パッド20ta,20tbの配置関係をより明確に説明するために、ボンディングワイヤ40a,40b、バンプ20B、並びに樹脂封止体50を取り除いた半導体素子20の形態を、図3に示す。ここで、図3(a)は、半導体素子20の上面形状を、図3(b)は、半導体素子20の端部を拡大した上面形状を示す。尚、図3(b)は、電極パッド20pa,20pbの列の中央20cから端20eまでの領域a内に位置する、複数の電極パッド20pa,20pb、並びに当該領域a内に位置する、複数の試験パッド20ta,20tbを表示している。
【0040】
当該半導体素子20の活性領域20a上には、複数の電極パッド20pbが列状に配置されている。また、複数の電極パッド20pbの列よりも外側には、複数の電極パッド20paが列状に配置され、電極パッド20pbと電極パッドpaとは千鳥状に配置されている。
【0041】
尚、図3(a)並びに図3(b)に例示する半導体素子20では、これらの電極パッド20pa,20pbの全面が、上記活性領域20a内に配置された形態を有しているが、当該電極パッド20pa,20pbにあっては、電極パッド20pa,20pbの一部を活性領域20a内に配置させた形態であってもよい。
【0042】
また、当該半導体素子20の活性領域20a以外の領域に、上記電極パッド20pbの夫々に導通する、複数の試験パッド20tbと、上記電極パッド20paの夫々に導通する、複数の試験パッド20taとが、列状に交互に配置されている。
【0043】
また、電極パッド20pbと試験パッド20tbとは、電極パッド20pb並びに試験パッド20tbと同一層に形成された接続配線20lbを通じて電気的に接続されている。また、電極パッド20paと試験パッド20taとは、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続されている。
【0044】
また、接続配線20laの少なくとも一つは、その配線の方向を半導体素子20の端部に対し、斜めになるように配設されている。また、接続配線20lbの少なくとも一つは、その配線形状を屈曲させている。
【0045】
また、半導体素子20にあっては、試験パッド20taの配列のピッチが電極パッド20paの配列のピッチよりも大きくなるように構成されている。また、試験パッド20tbの配列に於いても、そのピッチが電極パッド20pbの配列のピッチよりも大きくなるように構成されている。
【0046】
そして、電極パッド20pa,20pb、並びに試験パッド20ta,20tbの平面の形態は、例えば、8角形になるように構成されている。尚、電極パッド20pa,20pb、並びに試験パッド20ta,20tbの平面の形態に於いては、上記8角形に限らず、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態であってもよい。
【0047】
このような平面形態であれば、上記接続配線20lbを、電極パッド20paと試験パッド20taとの間に引き回す際の自由度が向上する。また、上記接続配線20laを、接続配線20lbと試験パッド20tbとの間に引き回す際の自由度が向上する。
【0048】
次に、半導体素子20に配置された、電極パッド20pa,20pb並びに試験パッド20ta,20tbと、配線基板10に配置された電極端子10a,10bの配置関係をより明確に説明するために、半導体装置1aからボンディングワイヤ40a,40b、バンプ20B、並びに樹脂封止体50を取り除いた形態を、図4に示す。
【0049】
上述した如く、配線基板10の前記主面上に、複数の電極端子10bが列状に配置されている。また、電極端子10bの列の内側には、複数の電極端子10aが列状に配置されている。これらの電極端子10a,10bの列は、夫々が弧を描くように配置され、電極端子10aと電極端子10bとは千鳥状に配置されている。また、配線基板10に配置された、これらの電極端子10a,10bの列の長さは、半導体素子20に配置された電極パッド20pa,20pbの列の長さよりも、長くなるように構成されている。
【0050】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aとの間を仮想直線bで繋ぐと、全ての仮想直線bが全ての試験パッド20taを通過するように試験パッド20taが配置されている。
【0051】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aとを、電気的に接続するボンディングワイヤ40aは、上述した仮想直線b上に位置することから、半導体素子20に配置された、全ての試験パッド20taは、ボンディングワイヤ40aの下に位置することになる。かかる状態を、図5に示す。
【0052】
次に、ボンディングワイヤ40aの形態を変形させた、第1の実施の形態に係る半導体装置1aの変形例について説明する。
<第1の実施の形態の変形例1>
図6に、半導体装置1aの形態を変形させた半導体装置1bの要部断面を示す。
【0053】
半導体装置1bにあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
当該半導体素子20の活性領域20a上には、電極パッド20pa,20pbが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。尚、電極パッド20pbに導通する上記試験パッド20tbは、図6では、表示されていない。
【0054】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10a,10bが配置されている。
そして、ボンディングワイヤ40aの一方の端と、電極端子10aとの間に、1stボンディングが施され、ボンディングワイヤ40aの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施されている。即ち、電極端子10aと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aを通じて、導通している。
【0055】
但し、第1の実施の形態の変形例に係る半導体装置1bにあっては、ボンディングワイヤ40aの一部に、屈曲部40cが設けられている。そして、当該屈曲部40cは、半導体素子20の電極パッド20pa、並びに試験パッド20taよりも、配線基板10に近接する位置に設けられている。
【0056】
また、ボンディングワイヤ40bの一方の端と、電極パッド20pbとの間に、1stボンディングが施され、ボンディングワイヤ40bの他方の端と、電極端子10bとの間に、2ndボンディングが施された形態をなしている。即ち、電極端子10bと電極パッド20pbとは、所謂、順ボンディング法により接合されたボンディングワイヤ40bを通じて、導通している。
【0057】
従って、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている。
【0058】
特に、半導体装置1bにあっては、ボンディングワイヤ40aのループを変形させ、ボンディングワイヤ40aの一部に、上記屈曲部40cが設けられていることから、上記半導体装置1aの構成よりも、ボンディングワイヤ40aとボンディングワイヤ40bとの相対距離がより離れた構成となっている。
【0059】
従って、半導体装置1bは、半導体装置1aに比べ、ボンディングワイヤ40aとボンディングワイヤ40bとがより接触しない構成となっている。
そして、半導体装置1bに於いても、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aの下に配置されている。換言すれば、ボンディングワイヤ40aは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0060】
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。
【0061】
<第1の実施の形態の変形例2>
図7に、半導体装置1aの形態を変形させた、別の半導体装置1cの要部断面を示す。
半導体装置1cにあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
【0062】
当該半導体素子20の活性領域20a上には、電極パッド20pa,20pbが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。尚、電極パッド20pbに導通する上記試験パッド20tbは、図7では、表示されていない。
【0063】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10a,10bが配置されている。
そして、ボンディングワイヤ40aの一方の端と、電極端子10aとの間に、1stボンディングが施され、ボンディングワイヤ40aの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施されている。即ち、電極端子10aと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aを通じて、導通している。
【0064】
但し、第1の実施の形態の変形例に係る、別の半導体装置1cにあっては、ボンディングワイヤ40aの一部に、傾斜した直線部40lが設けられている。そして、当該直線部40lの一部は、半導体素子20の電極パッド20pa、並びに試験パッド20taよりも、配線基板10に近接する位置に設けられている。
【0065】
また、ボンディングワイヤ40bの一方の端と、電極パッド20pbとの間に、1stボンディングが施され、ボンディングワイヤ40bの他方の端と、電極端子10bとの間に、2ndボンディングが施された形態をなしている。即ち、電極端子10bと電極パッド20pbとは、所謂、順ボンディング法により接合されたボンディングワイヤ40bを通じて、導通している。
【0066】
従って、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている。
【0067】
特に、半導体装置1cにあっては、ボンディングワイヤ40aのループを変形させ、ボンディングワイヤ40aの一部に、上記傾斜した直線部40lが設けられていることから、上記半導体装置1aの構成よりも、ボンディングワイヤ40aとボンディングワイヤ40bとの相対距離がより離れた構成となっている。
【0068】
従って、半導体装置1cは、半導体装置1aに比べ、ボンディングワイヤ40aとボンディングワイヤ40bとがより接触しない構成となっている。
そして、半導体装置1cに於いても、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aの下に配置されている。換言すれば、ボンディングワイヤ40aは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0069】
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。
【0070】
次に、上記ボンディングワイヤ40a、上記電極パッド20pa、並びに上記試験パッド20ta等を備えた半導体装置1a,1b,1cにもたらされる、具体的な効果について説明する。
【0071】
上記半導体装置1a,1b,1cにあっては、全てのボンディングワイヤ40aの下に、夫々のボンディングワイヤ40aに導通する試験パッド20taが位置している。即ち、当該試験パッド20taは、ボンディングワイヤ40aが接合している電極パッド20paに導通しているために、夫々のボンディングワイヤ40aの下には、当該ボンディングワイヤ40aに導通する試験パッド20taが位置することになる。
【0072】
従って、樹脂封止体50を形成する際、或いはボンディングワイヤ40aを半導体素子20と配線基板10との間に配設する際に、上述した如く、ボンディングワイヤ40aのループが垂れ下がり、ボンディングワイヤ40aの一部と試験パッド20taとが接触しても、ボンディングワイヤ40aは、ボンディングワイヤ40a自体が導通している試験パッド20taとの接触に止まる。これにより、上記接触が生じても、電極パッド20paと電極パッド20paに隣接する他の電極パッドとの間に、電気的な短絡が発生せず、半導体装置1a,1b,1cの電気的特性に支障が生じない。
【0073】
更に、ボンディングワイヤ40aは、電極パッド20paと導通する試験パッド20taの直上に位置しているために、ボンディングワイヤ40aには、他の電極パッドと導通する試験パッドから発せられるノイズ等が重畳され難くなる。
【0074】
また、上記半導体装置1a,1b,1cにあっては、ボンディングワイヤ40a自体を逆ボンディング法で形成しているために、半導体装置1a,1b,1cの小型化または薄型化が可能になる。
【0075】
また、上記半導体装置1a,1b,1cにあっては、配線基板10に配設した電極端子10a,10bのピッチが、半導体素子20に配設した電極パッド20pa,20pbのピッチより大きく構成されている。従って、電極パッドのピッチの微細化に対応した配線基板の製造が容易になる。
【0076】
更に、半導体素子20の切り離し前の半導体ウェハの状態で個々の半導体素子20の特性試験を行う際には、試験パッド20ta,20tbのピッチが電極パッド20pa,20pbのピッチよりも大きいため、電極パッド20pa,20pbのピッチを微細化しても、試験パッド20ta,20tbを利用して、カンチレバー型のプローブカードを用いたプローブ試験が容易に実施できる。
【0077】
また、上記半導体装置1a,1b,1cにあっては、半導体素子20に電極パッド20pa,20pbを千鳥状に配置している。これにより、電極パッド20paと電極パッド20pbとを交互に横一列に配置する場合に比べ、電極パッド20pa並びに電極パッド20pbのピッチを微細化することができる。これにより、半導体素子20の外形サイズを縮小させ、半導体装置の小型化が可能になる。
【0078】
更に、半導体素子20に電極パッド20pa,20pbを千鳥状に配置しているために、電極パッド20paと電極パッド20pbとを交互に横一列に配置する場合に比べ、電極パッド20pa,20pbの列方向に於ける電極パッド幅を、より拡大することができる。
【0079】
これにより、電極パッド20pa,20pbが微細化しても、電極パッド20pa,20pbの平面は、所定の面積を有し、電極パッド20pa,20pb上のワイヤボンディングを容易に実施することができる。また、電極パッド20pa,20pbを千鳥状に配置し、電極パッド20pa,20pbの少なくとも一部を、活性領域20a内に配置することにより、半導体素子20の外形サイズを縮小させ、半導体装置の小型化が可能になる。
【0080】
また、上記半導体装置1a,1b,1cにあっては、ボンディングワイヤ40bを、ボンディングワイヤ40aより高い位置に配置し、ボンディングワイヤ40a,40b同士を、クロスさせた配置としているため、ボンディングワイヤ40a,40b同士の接触を抑制することができる。
【0081】
また、当該クロス配置により、ボンディングワイヤ40a,40bに接合される、配線基板10の電極端子10a,10bの列を分け、更に電極端子10a,10bのピッチをずらした構成としていることから、配線基板10の電極端子10a,10bの配置の自由度を向上させることができる。
【0082】
また、上記半導体装置1a,1b,1cにあっては、電極パッド20paに接合するボンディングワイヤ40aを2ndボンディングで接合しているために、電極パッド20pa付近に位置するボンディングワイヤ40aを、半導体素子20の主面に対し、略平行に配置することができる。これに対し、電極パッド20pbに接合するボンディングワイヤ40bを1stボンディングで接合しているために、電極パッド20pb付近に位置するボンディングワイヤ40bを、半導体素子20の主面に対し、略垂直に配置することができる。
【0083】
従って、半導体素子20の上方に於いては、ボンディングワイヤ40a,40b同士の間隔が拡がり、ボンディングワイヤ40a,40b同士の接触を抑制することができる。
また、ボンディングワイヤ40aの一部に、屈曲部40cまたは傾斜した直線部40lを設けることにより、配線基板10の電極端子10a,10bの上方に於いて、ボンディングワイヤ40a,40b同士の間隔が拡がり、ボンディングワイヤ40a,40b同士の接触を抑制することができる。
【0084】
また、上記半導体装置1a,1b,1cにあっては、電極パッド20pa,20pb、並びに試験パッド20ta,20tbの平面の形態を、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態としている。
【0085】
このような形態であれば、上記接続配線20lbを、電極パッド20paと試験パッド20ta間に引き回す際の自由度が向上する。また、上記接続配線20laを、接続配線20lbと試験パッド20tb間に引き回す際の自由度が向上する。
【0086】
また、上記半導体装置1a,1b,1cにあっては、電極パッド20pbと試験パッド20tbとを、電極パッド20pb並びに試験パッド20tbと同一層に形成された接続配線20lbを通じて電気的に接続し、電極パッド20paと試験パッド20taとを、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続している。これにより、半導体素子20の小型化を図ることができ、半導体装置の小型化を図ることができる。
【0087】
更に、半導体素子20の主面に於いては、接続配線20laの少なくとも一部を、上記の如く、斜めに配線し、ピッチの異なる電極パッド20paと試験パッド20taとを導通させている。これにより、電極パッド20paの列と、試験パッド20taの列との間隔を、近接して配置することが可能になる。従って、電極パッド20pa並びに試験パッド20taの配設領域を小さくすることができ、半導体素子20の小型化を図ることができる。
【0088】
<第2の実施の形態>
第2の実施の形態である、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置2を、図8に示す。尚、図8に於いて、図1に示す部材と同じ部材には同じ符号を付し、その説明を省略する。
【0089】
図8は、半導体装置2の平面形状の一部を示しており、半導体装置2は、配線基板10と、配線基板10上に搭載された半導体素子20の端部と、配線基板10と半導体素子20とを電気的に接続するボンディングワイヤ40aa,40abとを含む。
【0090】
当該半導体装置2にあっては、配線基板10の一方の主面上に、接着部材(図示しない)を介して、半導体素子20が搭載・固着されている。そして、半導体素子20の主面の外周部に於いては、当該半導体素子20の活性領域20a上に、複数の電極パッド20paが列状に配置されている。また、当該半導体素子20の上記活性領域20a以外の領域には、上記電極パッド20paの夫々に導通する、複数の試験パッド20taが列状に配置されている。
【0091】
また、半導体装置2にあっては、半導体素子20の搭載領域外の配線基板10の前記主面上に、複数の電極端子10abが列状に配置されている。また、電極端子10abの列の内側には、上記電極端子10abとは別の複数の電極端子10aaが列状に配置されている。これらの電極端子10aa,10abの列は、夫々が若干、弧を描くように配置され、電極端子10aaと電極端子10abとは千鳥状に配置されている。また、これらの電極端子10aa,10abの列の長さは、半導体素子20に配置された電極パッド20paの列の長さよりも、長くなるように構成されている。
【0092】
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aaとの間は、ボンディングワイヤ40aaによって、電気的に接続され、別の電極パッド20paと配線基板10に配設された電極端子10abとの間は、ボンディングワイヤ40abによって、電気的に接続されている。
【0093】
そして、当該半導体装置2にあっては、その特徴的な構成として、半導体素子20に複数個配置された、全ての試験パッド20taが、ボンディングワイヤ40aa,40abの直下に配置されている。換言すれば、夫々のボンディングワイヤ40aa,40abは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0094】
尚、半導体素子20、並びにボンディングワイヤ40aa,40ab等は、当該配線基板10の一方の主面を覆って配設された封止用樹脂(図示しない)により被覆・封止されている。
【0095】
次に、図8に示す半導体装置2の何れかのボンディングワイヤ40aaのラインに沿った半導体装置2の要部断面模式図を、図9に示す。尚、図9では、上記ボンディングワイヤ40aaと上記ボンディングワイヤ40abとの配置を明確に説明するために、ボンディングワイヤ40aaに隣接するボンディングワイヤ40ab、並びに上記電極端子10abを実線にて表示している。
【0096】
上述した如く、半導体装置2にあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
当該半導体素子20の活性領域20a上には、電極パッド20paが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。
【0097】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10aa,10abが配置されている。
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aaとの間は、ボンディングワイヤ40aaによって、電気的に接続され、半導体素子20の別の電極パッド20paと配線基板10に配設された電極端子10abとの間は、ボンディングワイヤ40abによって、電気的に接続されている。
【0098】
ここで、ボンディングワイヤ40aaに於いては、ボンディングワイヤ40aaの一方の端と、電極端子10aaとの間に、1stボンディングが施され、当該端と電極端子10aaとが接合している。そして、ボンディングワイヤ40aaは、上記1stボンディング後、電極端子10aaから電極パッド20paに向かい、ループを描くように繰出され、ボンディングワイヤ40aaの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施された形態をなしている。
【0099】
即ち、電極端子10aaと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aaを通じて、導通している。
また、ボンディングワイヤ40abに於いては、ボンディングワイヤ40abの一方の端と、電極端子10abとの間に、1stボンディングが施され、当該端と当該電極端子10abとが接合している。そして、ボンディングワイヤ40abは、上記1stボンディング後、上記電極端子10abから別の電極パッド20paに向かい繰出され、ボンディングワイヤ40abの他方の端と、別の電極パッド20pa上に設けられたバンプ(図示せず)との間に、2ndボンディングが施された形態をなしている。即ち、電極端子10abと上記別の電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40abを通じて、導通している。
【0100】
そして、半導体装置2にあっては、上述した如く、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aaの直下に位置・配置されている。
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
【0101】
尚、半導体素子20、並びにボンディングワイヤ40aa,40ab等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。
次に、半導体素子20に配置された、電極パッド20pa並びに試験パッド20taの配置関係をより明確に説明するために、ボンディングワイヤ40aa,40ab、バンプ20B、並びに樹脂封止体50を取り除いた半導体素子20の形態を、図10に示す。ここで、図10(a)は、半導体素子20の上面形状を、図10(b)は、半導体素子20の端部を拡大した上面形状を示す。尚、図10(b)は、電極パッド20paの列の中央20cから端20eまでの領域a内に位置する、複数の電極パッド20pa、並びに当該領域a内に位置する、複数の試験パッド20taを表示している。
【0102】
尚、図10(a)並びに図10(b)に例示する半導体素子20では、電極パッド20paの全面が、上記活性領域20a内に配置された形態を有しているが、当該電極パッド20paにあっては、電極パッド20paの一部を活性領域20a内に配置させた形態であってもよい。
【0103】
また、電極パッド20paと試験パッド20taとは、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続されている。また、接続配線20laの少なくとも一つは、その配線形状を屈曲させている。
【0104】
また、半導体素子20にあっては、試験パッド20taの配列のピッチが電極パッド20paの配列のピッチよりも大きくなるように構成されている。
また、第2の実施の形態に係る半導体装置2にあっては、当該試験パッド20taの配列のピッチが上記中央20cから端20eに向かい、徐々に大きくなっている。
【0105】
そして、試験パッド20taの平面の形態は、例えば、8角形になるように構成されている。尚、試験パッド20taの平面の形態に於いては、上記8角形に限らず、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態であってもよい。
【0106】
このような平面形態であれば、上記接続配線20laを、電極パッド20paと試験パッド20taとの間に引き回す際の自由度が向上する。
次に、半導体素子20に配置された、電極パッド20pa、並びに試験パッド20taと、配線基板10に配置された電極端子10aa,10abの配置関係をより明確に説明するために、半導体装置2からボンディングワイヤ40aa,40ab、バンプ20B、並びに樹脂封止体50を取り除いた形態を、図11に示す。
【0107】
上述した如く、配線基板10の前記主面上に、複数の電極端子10abが列状に配置されている。また、電極端子10abの列の内側には、複数の電極端子10aaが列状に配置されている。これらの電極端子10aa,10abの列は、夫々が弧を描くように配置され、電極端子10aaと電極端子10abとは千鳥状に配置されている。また、配線基板10に配置された、これらの電極端子10aa,10abの列の長さは、半導体素子20に配置された電極パッド20paの列の長さよりも、長くなるように構成されている。
【0108】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aa,10abとの間を仮想直線bで繋ぐと、全ての仮想直線bが全ての試験パッド20taを通過するように試験パッド20taが配置されている。
【0109】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aa,10abとを、電気的に接続する上記ボンディングワイヤ40aaは、上述した仮想直線b上に位置することから、半導体素子20に配置された、全ての試験パッド20taは、ボンディングワイヤ40aaの直下に位置することになる。
【0110】
次に、上記ボンディングワイヤ40aa,40ab、上記電極パッド20pa、並びに上記試験パッド20ta等を備えた半導体装置2にもたらされる、具体的な効果について説明する。
【0111】
上記半導体装置2にあっては、全てのボンディングワイヤ40aa,40abの下に、夫々のボンディングワイヤ40aa,40abに導通する試験パッド20taが位置している。そして、夫々の試験パッド20taは、夫々のボンディングワイヤ40aa,40abが接合している電極パッド20paに導通しているために、全てのボンディングワイヤ40aa,40abの下には、夫々のボンディングワイヤ40aa,40abに導通する試験パッド20taが位置することになる。
【0112】
従って、樹脂封止体50を形成する際、或いはボンディングワイヤ40aa,40abを半導体素子20と配線基板10との間に配設する際に、上述した如く、ボンディングワイヤ40aa,40abのループが垂れ下がり、ボンディングワイヤ40aa,40abの一部と、その下に位置する試験パッド20taとが接触しても、ボンディングワイヤ40aa,40abは、ボンディングワイヤ40aa,40ab自体が導通している試験パッド20taとの接触に止まる。これにより、上記接触が生じても、隣接する電極パッド20pa間に、電気的な短絡が発生せず、半導体装置2の電気的特性に支障が生じない。
【0113】
更に、ボンディングワイヤ40aaは、電極パッド20paと導通する試験パッド20taの直上に位置しているために、ボンディングワイヤ40aaには、他の電極パッドと導通する試験パッドから発せられるノイズ等が重畳され難くなる。尚、ボンディングワイヤ40abについても、同様の効果を得る。
【0114】
また、上記半導体装置2にあっては、ボンディングワイヤ40aa,40ab自体を逆ボンディング法で形成しているために、半導体装置2の小型化または薄型化が可能になる。
【0115】
また、上記半導体装置2にあっては、配線基板10に配設した電極端子10aa,10abのピッチが、半導体素子20に配設した電極パッド20paのピッチより大きく構成されている。従って、電極パッドのピッチの微細化に対応した配線基板の製造が容易になる。
【0116】
更に、半導体素子20の切り離し前の半導体ウェハの状態で個々の半導体素子20の特性試験を行う際には、試験パッド20taのピッチを、試験パッド20taの列の中央から端に向かい、徐々に大きくさせているため、電極パッド20paのピッチを微細化しても、試験パッド20taを利用して、カンチレバー型のプローブカードを用いたプローブ試験が容易に実施できる。
【0117】
また、電極パッド20paの少なくとも一部を、活性領域20a内に配置することにより、半導体素子20の外形サイズを縮小させ、半導体装置の小型化が可能になる。
また、配線基板10の電極端子10aa,10abの列を分け、更に電極端子10aa,10abのピッチをずらした構成としていることから、配線基板10の電極端子10aa,10abの配置の自由度を向上させることができる。
【0118】
また、上記半導体装置2にあっては、試験パッド20taの平面の形態を、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態としている。
このような形態であれば、上記接続配線20laを、電極パッド20paと試験パッド20ta間に引き回す際の自由度が向上する。
【0119】
また、上記半導体装置2にあっては、電極パッド20paと試験パッド20taとを、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続している。これにより、半導体素子20の小型化を図ることができ、半導体装置の小型化を図ることができる。
【0120】
更に、半導体素子20の主面に於いては、接続配線20laの少なくとも一部を、上記の如く、屈曲させ、ピッチの異なる電極パッド20paと試験パッド20taとを導通させている。これにより、電極パッド20paの列と、試験パッド20taの列との間隔を、近接して配置することが可能になる。従って、電極パッド20pa並びに試験パッド20taの配設領域を小さくすることができ、半導体素子20の小型化を図ることができる。
【0121】
尚、上述した第1の実施の形態、当該第1の実施の形態の変形例、並びに第2の実施の形態は、夫々が独立の実施の形態ではなく、これらのうち、2つ以上の実施の形態を複合させてもよい。
【0122】
(付記1) 主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、
前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、
を備え、
全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置。
【0123】
(付記2) 前記複数の試験パッドのピッチが、前記複数の電極パッドのピッチよりも大きいことを特徴とする付記1記載の半導体装置。
(付記3) 前記複数の試験パッドのピッチが、前記試験パッドの列の中央から端に向かい、徐々に大きくなることを特徴とする付記1または2記載の半導体装置。
【0124】
(付記4) 前記半導体素子に、前記電極パッドの列より内側に位置し、前記半導体素子の主面に列状に配置された複数の別の電極パッドと、前記別の電極パッドに電気的に接続され、前記試験パッドと交互に配置された、複数の別の試験パッドと、が設けられ、
前記配線基板に、前記半導体素子の搭載領域以外及び前記電極端子の配置領域以外に、複数の別の電極端子が設けられ、
前記別の電極パッドと前記別の電極端子とが、別のボンディングワイヤにより接続されていることを特徴とする付記1乃至3のいずれか一項に記載の半導体装置。
【0125】
(付記5) 前記ボンディングワイヤは,前記電極端子から前記電極パッドに向かう方向で結線されてなり、前記別のボンディングワイヤは、前記別の電極パッドから前記別の電極端子に向かう方向で結線されてなることを特徴とする付記4記載の半導体装置。
【0126】
(付記6) 前記別のボンディングワイヤのループの高さが前記ボンディングワイヤのループの高さより高いことを特徴とする付記4または5記載の半導体装置。
(付記7) 前記ボンディングワイヤに、屈曲部または直線部が設けられていることを特徴とする付記1、5、6のいずれか一項に記載の半導体装置。
【0127】
(付記8) 前記電極パッドの少なくとも一部、または前記別の電極パッドの少なくとも一部が前記半導体素子の活性領域内に配置されていることを特徴とする付記1、2、4、5のいずれか一項に記載の半導体装置。
【0128】
(付記9) 前記試験パッドまたは前記別の試験パッドの平面形状が5角形以上の多角形、円形、または楕円形のいずれかの形状であることを特徴とする付記1乃至4のいずれか一項に記載の半導体装置。
【0129】
(付記10) 前記電極パッドの平面形状が5角形以上の多角形、円形、または楕円形のいずれかの形状であることを特徴とする付記1、2、4、5、8のいずれか一項に記載の半導体装置。
【図面の簡単な説明】
【0130】
【図1】第1の実施の形態に係る半導体装置の要部平面図である(その1)。
【図2】第1の実施の形態に係る半導体装置の要部断面模式図である。
【図3】第1の実施の形態に係る半導体素子の要部平面図である。
【図4】第1の実施の形態に係る半導体装置の要部平面図である(その2)。
【図5】第1の実施の形態に係る半導体装置の要部平面図である(その3)。
【図6】第1の実施の形態の変形例に係る半導体装置の要部断面模式図である(その1)。
【図7】第1の実施の形態の変形例に係る半導体装置の要部断面模式図である(その2)。
【図8】第2の実施の形態に係る半導体装置の要部平面図である(その1)。
【図9】第2の実施の形態に係る半導体装置の要部断面模式図である。
【図10】第2の実施の形態に係る半導体素子の要部平面図である。
【図11】第2の実施の形態に係る半導体装置の要部平面図である(その2)。
【図12】半導体素子の要部平面図である。
【図13】半導体装置の要部図である。
【図14】半導体装置の要部断面模式図である。
【符号の説明】
【0131】
1a,1b,1c,2 半導体装置
10 配線基板
10a,10b,10aa,10ab 電極端子
10c 電極ランド
11 半田ボール
20 半導体素子
20a 活性領域
20B バンプ
20c 中央
20e 端
20la,20lb 接続配線
20pa,20pb 電極パッド
20ta,20tb 試験パッド
30 接着部材
40a,40b,40aa,40ab ボンディングワイヤ
40c 屈曲部
40l 直線部
50 樹脂封止体
【技術分野】
【0001】
本発明は半導体装置に関し、特に、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置に関する。
【背景技術】
【0002】
半導体素子の多端子化、或いは半導体素子の小型化に対応するため、半導体素子の外周に沿って、複数の電極パッドを千鳥状に2列に配置して、更に、当該複数の電極パッドに導通する試験パッドを、上記電極パッドとは離間させて、電極パッドの列よりも外側に列状に配置する半導体素子が開示されている(例えば、特許文献1参照)。
【0003】
例えば、当該半導体素子の要部平面図を、図12に示す。この図では、上記電極パッド等が配設された半導体素子の端の部分が表示されている。
半導体素子100では、半導体素子100の外周に沿って、複数の電極パッド101,102が千鳥状に2列になって配置されている。更に、当該複数の電極パッド101,102に導通する試験パッド103が、上記電極パッド101,102とは離間させて、電極パッド102の列よりも外側に列状に配置されている。
【0004】
このような半導体素子100の構造によれば、電極パッド101,102が千鳥状の配置となっているために、電極パッド101,102のピッチが微細化した場合に於いても、電極パッド101,102に接合させるボンディングワイヤの配設が容易になる。
【0005】
また、通常、半導体素子の試験を行う際には、半導体チップの切り離し前の半導体ウェハの状態でカンチレバー型のプローブカードを用いて個々の半導体チップの特性試験が行われる。このプローブカードは、プローブの先端が半導体チップの周辺部に配置されている電極パッドと同一の配置となるよう列状に配置されており、特性試験に際しては全ての電極パッドに適切な荷重を印加して同時にプローブに当接させるようにしており、極めて効率的に特性試験を行うことができる。
【0006】
上記のような半導体素子100の構造によれば、試験パッド103に於いては、上記電極パッド101,102とは離間して1列で配列しているために、通常のカンチレバー型のプローブカードを用いて、半導体素子の特性試験を行うことができる。
【0007】
一方、配線基板に半導体素子を搭載した半導体装置の薄型化、または小型化の要求から、半導体素子と配線基板とのボンディングワイヤによる接続を、所謂、逆ボンディング法により行う方法が開示されている(例えば、特許文献2参照)。
【0008】
この方法によれば、ボンディングワイヤのループの高さを低く抑えることが容易となり、半導体装置の薄型化が可能になる。また、配線基板に配設する電極端子を半導体素子の近傍に配置できるために、半導体装置の小型化が可能になる。
【特許文献1】特開平07−122604号公報
【特許文献2】特開平11−097476号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかし、図12に例示する半導体素子100に配設した電極パッド101,102と、配線基板に配設された電極端子とを、逆ボンディング法でワイヤ接続を行う際には、次のような問題が生じる。
【0010】
例えば、図13には逆ボンディングが実施された半導体装置の要部図が示されている。ここで、図13(B)は、平面形状を示す図13(A)に於ける、線A−A’に沿った断面が示されている。
【0011】
ボンディングワイヤ202は、1stボンディングを配線基板200に配設された電極端子201上で行い、2ndボンディングを半導体素子100に配設された電極パッド102a上で行っている。ここで、電極パッド102a上には、電極パッド102aに導通するバンプ102Bが設けられ、ボンディングワイヤ202と電極パッド102aとの電気的接続は、当該バンプ102Bを介してなされている。
【0012】
そして、電極パッド101aに導通する試験パッド103aは、電極パッド102aが配置されている列よりも外側に配置されているために、ボンディングワイヤ202が、電極パッド101aに導通する試験パッド103a上を通過する場合がある(図13(A)参照)。
【0013】
このようなボンディングワイヤ202の配置を行った半導体装置に、樹脂封止体203を形成する際、ボンディングワイヤ202のループが垂れ下がると、ボンディングワイヤ202の一部と試験パッド103aとが接触し、ボンディングワイヤ202と試験パッド103aとが短絡する場合がある。尚、このような現象は、樹脂封止工程の場合の他、ワイヤボンディング自体を行う際にも、ボンディングワイヤ202が垂れ下がってしまい、上記接触が生じる場合がある。この状態を図14に示す。
【0014】
樹脂封止体203が形成されると、樹脂封止工程の圧力により、ボンディングワイヤ202のループが垂れ下がり、ボンディングワイヤ202の一部と試験パッド103aとが接触する現象が生じる。
【0015】
そして、ボンディングワイヤ202と電極パッド102aとは、上述した如く、導通していることから、当該接触が生じると、半導体素子100に配設された電極パッド101aと、電極パッド102aとが短絡してしまう。
【0016】
このような異なる電極パッド間が短絡した半導体装置では、正常動作ができなくなる。また、上記短絡が起きなくても、ボンディングワイヤ202のループが垂れ下がり、半導体素子100に配設された電極パッド101aと、電極パッド102aとが実質的に近接した場合に於いても、当該半導体装置に於いて、充分な電気的特性が得られなくなる場合がある。
【0017】
本発明はこのような点に鑑みてなされたものであり、上記ボンディングワイヤ自体の変形によってもたらされる、半導体素子の電極パッド間の短絡、或いは異なる電極パッド間の実質的な近接を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0018】
上記課題を解決するために、主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、を備え、全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置が提供される。
【発明の効果】
【0019】
上記手段によれば、上記ボンディングワイヤ自体の変形によってもたらされる、半導体素子の電極パッド間の短絡を解除し、半導体装置の製造歩留りを高め、より高い信頼性を有する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【0020】
以下、本実施の形態に係る半導体装置を、図面を参照して詳細に説明する。
<第1の実施の形態>
第1の実施の形態である、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置1aを、図1に示す。図1は、半導体装置1aの平面形状の一部を示しており、半導体装置1aは、配線基板10と、配線基板10上に搭載された半導体素子20の端部と、配線基板10と半導体素子20とを電気的に接続するボンディングワイヤ40a,40bとを含む。
【0021】
当該半導体装置1aにあっては、配線基板10の一方の主面上に、接着部材(図示しない)を介して、半導体素子20が搭載・固着されている。そして、半導体素子20の主面の外周部に於いては、当該半導体素子20の活性領域(電子回路形成領域)20a上に、複数の電極パッド(接続パッド)20pb及び20paが夫々列状に配置され、複数の電極パッド20paの列は、複数の電極パッド20pbの列よりも外側に配置され、電極パッド20pbと電極パッドpaとは千鳥状に配置されている。また、当該半導体素子20の上記活性領域20a以外の領域には、上記電極パッド20pbの夫々に導通する、複数の試験パッド20tb、及び、上記電極パッド20paの夫々に導通する、複数の試験パッド20taが配置されている。そして、これらの試験パッド20ta,20tbは、夫々が交互になって、上記活性領域20a以外の領域に、列状に1列に配置されている。
【0022】
また、半導体装置1aにあっては、半導体素子20の搭載領域外の配線基板10の前記主面上に、複数の電極端子(接続端子)10bが列状に配置されている。また、電極端子10bの列の内側には、上記電極端子10bとは別の複数の電極端子10aが列状に配置されている。これらの電極端子10a,10bの列は、夫々が若干、弧を描くように配置され、電極端子10aと電極端子10bとは千鳥状に配置されている。また、これらの電極端子10a,10bの列の長さは、半導体素子20に配置された電極パッド20pa,20pbの列の長さよりも、長くなるように構成されている。
【0023】
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aとの間は、ボンディングワイヤ40aによって、電気的に接続され、半導体素子20の電極パッド20pbと配線基板10に配設された電極端子10bとの間はボンディングワイヤ40bによって、電気的に接続されている。
【0024】
尚、半導体装置1aにあっては、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている(後述)。
【0025】
そして、当該半導体装置1aにあっては、その特徴的な構成として、半導体素子20に複数個配置された、全ての試験パッド20taが、前記電極端子10aと前記電極パッド20paとを電気的に接続するボンディングワイヤ40aの直下に配置されている。換言すれば、ボンディングワイヤ40aは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0026】
また、以上の構成に於いて、半導体素子20は、シリコン(Si)或いはガリウム砒素(GaAs)等の半導体基材の一方の主面に、所謂ウェハプロセスが適用されて、トランジスタ等の能動素子、容量素子等の受動素子、並びにこれらの機能素子を接続する配線層を含む上記活性領域20aが形成されて構成されている。
【0027】
また、配線基板10は、ガラス−エポキシ樹脂、ガラス−BT(ビスマレイミドトリアジン)、或いはポリイミド等の有機材絶縁性樹脂、或いはセラミック、ガラス等の無機絶縁材料から形成された絶縁性基材とし、その表面及び/或いは裏面、更には必要に応じて内部(内層)に配設された導電層を具備している。
【0028】
当該導電層は、銅(Cu)を主体とし、配線基板の表面及び/或いは裏面に配設された前記電極端子10a,10b及び電極ランドに接続されている。尚、前記電極端子10a,10b及び前記電極ランドは、当該導電層の一部として形成されてもよく、また、前記電極端子10a,10bの表面は下層よりニッケル(Ni)/金(Au)めっきが形成されてもよい。
【0029】
当該配線基板10は、支持基板、回路基板或いはインターポーザとも称される。
また、前記接着部材は、ポリイミド系の熱可塑性樹脂、或いはエポキシ系の熱硬化性樹脂を主体として構成される。
【0030】
また、前記ボンディングワイヤ40a,40bは、金(Au)、銅(Cu)、アルミニウム(Al)或いはこれらの何れかを含む合金からなる金属細線をもって形成される。
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された封止用樹脂(図示しない)により被覆・封止されている。
【0031】
次に、図1に示す半導体装置1aの何れかのボンディングワイヤ40aのラインに沿った半導体装置1aの要部断面模式図を、図2に示す。尚、図2では、上記ボンディングワイヤ40aと上記ボンディングワイヤ40bとの配置を明確に説明するために、ボンディングワイヤ40aに隣接するボンディングワイヤ40b、ボンディングワイヤ40bに接合されてなる電極パッド20pb、並びに上記電極端子10bを実線にて表示している。
【0032】
上述した如く、半導体装置1aにあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
当該半導体素子20の活性領域20a上には、電極パッド20pa,20pbが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。尚、電極パッド20pbに導通する上記試験パッド20tbは、図2では、表示されていない。
【0033】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10a,10bが配置されている。
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aとの間は、ボンディングワイヤ40aによって、電気的に接続され、半導体素子20の電極パッド20pbと配線基板10に配設された電極端子10bとの間は、ボンディングワイヤ40bによって、電気的に接続されている。
【0034】
ここで、ボンディングワイヤ40aに於いては、ボンディングワイヤ40aの一方の端と、電極端子10aとの間に、1stボンディングが施され、当該端と電極端子10aとが接合している。そして、ボンディングワイヤ40aは、上記1stボンディング後、電極端子10aから電極パッド20paに向かい、ループを描くように繰出され、ボンディングワイヤ40aの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施された形態をなしている。
【0035】
即ち、電極端子10aと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aを通じて、導通している。
また、ボンディングワイヤ40bに於いては、ボンディングワイヤ40bの一方の端と、電極パッド20pbとの間に、1stボンディングが施され、当該端と電極パッド20pbとが接合している。そして、ボンディングワイヤ40bは、上記1stボンディング後、電極パッド20pbから電極端子10bに向かい繰出され、ボンディングワイヤ40bの他方の端と、電極端子10bとの間に、2ndボンディングが施された形態をなしている。即ち、電極端子10bと電極パッド20pbとは、所謂、順ボンディング法により接合されたボンディングワイヤ40bを通じて、導通している。
【0036】
従って、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている。
【0037】
そして、半導体装置1aにあっては、上述した如く、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aの下に位置・配置されている。
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
【0038】
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。当該樹脂封止体50としては、シリカ(SiO2)またはアルミナ(Al2O3)等からなる無機フィラーを含有するエポキシ系樹脂が適用され、封止方法としては所謂トランスファーモールド法が適用される。
【0039】
次に、半導体素子20に配置された、電極パッド20pa,20pb並びに試験パッド20ta,20tbの配置関係をより明確に説明するために、ボンディングワイヤ40a,40b、バンプ20B、並びに樹脂封止体50を取り除いた半導体素子20の形態を、図3に示す。ここで、図3(a)は、半導体素子20の上面形状を、図3(b)は、半導体素子20の端部を拡大した上面形状を示す。尚、図3(b)は、電極パッド20pa,20pbの列の中央20cから端20eまでの領域a内に位置する、複数の電極パッド20pa,20pb、並びに当該領域a内に位置する、複数の試験パッド20ta,20tbを表示している。
【0040】
当該半導体素子20の活性領域20a上には、複数の電極パッド20pbが列状に配置されている。また、複数の電極パッド20pbの列よりも外側には、複数の電極パッド20paが列状に配置され、電極パッド20pbと電極パッドpaとは千鳥状に配置されている。
【0041】
尚、図3(a)並びに図3(b)に例示する半導体素子20では、これらの電極パッド20pa,20pbの全面が、上記活性領域20a内に配置された形態を有しているが、当該電極パッド20pa,20pbにあっては、電極パッド20pa,20pbの一部を活性領域20a内に配置させた形態であってもよい。
【0042】
また、当該半導体素子20の活性領域20a以外の領域に、上記電極パッド20pbの夫々に導通する、複数の試験パッド20tbと、上記電極パッド20paの夫々に導通する、複数の試験パッド20taとが、列状に交互に配置されている。
【0043】
また、電極パッド20pbと試験パッド20tbとは、電極パッド20pb並びに試験パッド20tbと同一層に形成された接続配線20lbを通じて電気的に接続されている。また、電極パッド20paと試験パッド20taとは、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続されている。
【0044】
また、接続配線20laの少なくとも一つは、その配線の方向を半導体素子20の端部に対し、斜めになるように配設されている。また、接続配線20lbの少なくとも一つは、その配線形状を屈曲させている。
【0045】
また、半導体素子20にあっては、試験パッド20taの配列のピッチが電極パッド20paの配列のピッチよりも大きくなるように構成されている。また、試験パッド20tbの配列に於いても、そのピッチが電極パッド20pbの配列のピッチよりも大きくなるように構成されている。
【0046】
そして、電極パッド20pa,20pb、並びに試験パッド20ta,20tbの平面の形態は、例えば、8角形になるように構成されている。尚、電極パッド20pa,20pb、並びに試験パッド20ta,20tbの平面の形態に於いては、上記8角形に限らず、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態であってもよい。
【0047】
このような平面形態であれば、上記接続配線20lbを、電極パッド20paと試験パッド20taとの間に引き回す際の自由度が向上する。また、上記接続配線20laを、接続配線20lbと試験パッド20tbとの間に引き回す際の自由度が向上する。
【0048】
次に、半導体素子20に配置された、電極パッド20pa,20pb並びに試験パッド20ta,20tbと、配線基板10に配置された電極端子10a,10bの配置関係をより明確に説明するために、半導体装置1aからボンディングワイヤ40a,40b、バンプ20B、並びに樹脂封止体50を取り除いた形態を、図4に示す。
【0049】
上述した如く、配線基板10の前記主面上に、複数の電極端子10bが列状に配置されている。また、電極端子10bの列の内側には、複数の電極端子10aが列状に配置されている。これらの電極端子10a,10bの列は、夫々が弧を描くように配置され、電極端子10aと電極端子10bとは千鳥状に配置されている。また、配線基板10に配置された、これらの電極端子10a,10bの列の長さは、半導体素子20に配置された電極パッド20pa,20pbの列の長さよりも、長くなるように構成されている。
【0050】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aとの間を仮想直線bで繋ぐと、全ての仮想直線bが全ての試験パッド20taを通過するように試験パッド20taが配置されている。
【0051】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aとを、電気的に接続するボンディングワイヤ40aは、上述した仮想直線b上に位置することから、半導体素子20に配置された、全ての試験パッド20taは、ボンディングワイヤ40aの下に位置することになる。かかる状態を、図5に示す。
【0052】
次に、ボンディングワイヤ40aの形態を変形させた、第1の実施の形態に係る半導体装置1aの変形例について説明する。
<第1の実施の形態の変形例1>
図6に、半導体装置1aの形態を変形させた半導体装置1bの要部断面を示す。
【0053】
半導体装置1bにあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
当該半導体素子20の活性領域20a上には、電極パッド20pa,20pbが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。尚、電極パッド20pbに導通する上記試験パッド20tbは、図6では、表示されていない。
【0054】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10a,10bが配置されている。
そして、ボンディングワイヤ40aの一方の端と、電極端子10aとの間に、1stボンディングが施され、ボンディングワイヤ40aの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施されている。即ち、電極端子10aと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aを通じて、導通している。
【0055】
但し、第1の実施の形態の変形例に係る半導体装置1bにあっては、ボンディングワイヤ40aの一部に、屈曲部40cが設けられている。そして、当該屈曲部40cは、半導体素子20の電極パッド20pa、並びに試験パッド20taよりも、配線基板10に近接する位置に設けられている。
【0056】
また、ボンディングワイヤ40bの一方の端と、電極パッド20pbとの間に、1stボンディングが施され、ボンディングワイヤ40bの他方の端と、電極端子10bとの間に、2ndボンディングが施された形態をなしている。即ち、電極端子10bと電極パッド20pbとは、所謂、順ボンディング法により接合されたボンディングワイヤ40bを通じて、導通している。
【0057】
従って、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている。
【0058】
特に、半導体装置1bにあっては、ボンディングワイヤ40aのループを変形させ、ボンディングワイヤ40aの一部に、上記屈曲部40cが設けられていることから、上記半導体装置1aの構成よりも、ボンディングワイヤ40aとボンディングワイヤ40bとの相対距離がより離れた構成となっている。
【0059】
従って、半導体装置1bは、半導体装置1aに比べ、ボンディングワイヤ40aとボンディングワイヤ40bとがより接触しない構成となっている。
そして、半導体装置1bに於いても、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aの下に配置されている。換言すれば、ボンディングワイヤ40aは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0060】
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。
【0061】
<第1の実施の形態の変形例2>
図7に、半導体装置1aの形態を変形させた、別の半導体装置1cの要部断面を示す。
半導体装置1cにあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
【0062】
当該半導体素子20の活性領域20a上には、電極パッド20pa,20pbが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。尚、電極パッド20pbに導通する上記試験パッド20tbは、図7では、表示されていない。
【0063】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10a,10bが配置されている。
そして、ボンディングワイヤ40aの一方の端と、電極端子10aとの間に、1stボンディングが施され、ボンディングワイヤ40aの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施されている。即ち、電極端子10aと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aを通じて、導通している。
【0064】
但し、第1の実施の形態の変形例に係る、別の半導体装置1cにあっては、ボンディングワイヤ40aの一部に、傾斜した直線部40lが設けられている。そして、当該直線部40lの一部は、半導体素子20の電極パッド20pa、並びに試験パッド20taよりも、配線基板10に近接する位置に設けられている。
【0065】
また、ボンディングワイヤ40bの一方の端と、電極パッド20pbとの間に、1stボンディングが施され、ボンディングワイヤ40bの他方の端と、電極端子10bとの間に、2ndボンディングが施された形態をなしている。即ち、電極端子10bと電極パッド20pbとは、所謂、順ボンディング法により接合されたボンディングワイヤ40bを通じて、導通している。
【0066】
従って、ボンディングワイヤ40bのループの高さは、ボンディングワイヤ40aのループの高さよりも高く構成され、ボンディングワイヤ40aとボンディングワイヤ40bとが接触しない状態が維持されている。
【0067】
特に、半導体装置1cにあっては、ボンディングワイヤ40aのループを変形させ、ボンディングワイヤ40aの一部に、上記傾斜した直線部40lが設けられていることから、上記半導体装置1aの構成よりも、ボンディングワイヤ40aとボンディングワイヤ40bとの相対距離がより離れた構成となっている。
【0068】
従って、半導体装置1cは、半導体装置1aに比べ、ボンディングワイヤ40aとボンディングワイヤ40bとがより接触しない構成となっている。
そして、半導体装置1cに於いても、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aの下に配置されている。換言すれば、ボンディングワイヤ40aは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0069】
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
尚、半導体素子20、並びにボンディングワイヤ40a,40b等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。
【0070】
次に、上記ボンディングワイヤ40a、上記電極パッド20pa、並びに上記試験パッド20ta等を備えた半導体装置1a,1b,1cにもたらされる、具体的な効果について説明する。
【0071】
上記半導体装置1a,1b,1cにあっては、全てのボンディングワイヤ40aの下に、夫々のボンディングワイヤ40aに導通する試験パッド20taが位置している。即ち、当該試験パッド20taは、ボンディングワイヤ40aが接合している電極パッド20paに導通しているために、夫々のボンディングワイヤ40aの下には、当該ボンディングワイヤ40aに導通する試験パッド20taが位置することになる。
【0072】
従って、樹脂封止体50を形成する際、或いはボンディングワイヤ40aを半導体素子20と配線基板10との間に配設する際に、上述した如く、ボンディングワイヤ40aのループが垂れ下がり、ボンディングワイヤ40aの一部と試験パッド20taとが接触しても、ボンディングワイヤ40aは、ボンディングワイヤ40a自体が導通している試験パッド20taとの接触に止まる。これにより、上記接触が生じても、電極パッド20paと電極パッド20paに隣接する他の電極パッドとの間に、電気的な短絡が発生せず、半導体装置1a,1b,1cの電気的特性に支障が生じない。
【0073】
更に、ボンディングワイヤ40aは、電極パッド20paと導通する試験パッド20taの直上に位置しているために、ボンディングワイヤ40aには、他の電極パッドと導通する試験パッドから発せられるノイズ等が重畳され難くなる。
【0074】
また、上記半導体装置1a,1b,1cにあっては、ボンディングワイヤ40a自体を逆ボンディング法で形成しているために、半導体装置1a,1b,1cの小型化または薄型化が可能になる。
【0075】
また、上記半導体装置1a,1b,1cにあっては、配線基板10に配設した電極端子10a,10bのピッチが、半導体素子20に配設した電極パッド20pa,20pbのピッチより大きく構成されている。従って、電極パッドのピッチの微細化に対応した配線基板の製造が容易になる。
【0076】
更に、半導体素子20の切り離し前の半導体ウェハの状態で個々の半導体素子20の特性試験を行う際には、試験パッド20ta,20tbのピッチが電極パッド20pa,20pbのピッチよりも大きいため、電極パッド20pa,20pbのピッチを微細化しても、試験パッド20ta,20tbを利用して、カンチレバー型のプローブカードを用いたプローブ試験が容易に実施できる。
【0077】
また、上記半導体装置1a,1b,1cにあっては、半導体素子20に電極パッド20pa,20pbを千鳥状に配置している。これにより、電極パッド20paと電極パッド20pbとを交互に横一列に配置する場合に比べ、電極パッド20pa並びに電極パッド20pbのピッチを微細化することができる。これにより、半導体素子20の外形サイズを縮小させ、半導体装置の小型化が可能になる。
【0078】
更に、半導体素子20に電極パッド20pa,20pbを千鳥状に配置しているために、電極パッド20paと電極パッド20pbとを交互に横一列に配置する場合に比べ、電極パッド20pa,20pbの列方向に於ける電極パッド幅を、より拡大することができる。
【0079】
これにより、電極パッド20pa,20pbが微細化しても、電極パッド20pa,20pbの平面は、所定の面積を有し、電極パッド20pa,20pb上のワイヤボンディングを容易に実施することができる。また、電極パッド20pa,20pbを千鳥状に配置し、電極パッド20pa,20pbの少なくとも一部を、活性領域20a内に配置することにより、半導体素子20の外形サイズを縮小させ、半導体装置の小型化が可能になる。
【0080】
また、上記半導体装置1a,1b,1cにあっては、ボンディングワイヤ40bを、ボンディングワイヤ40aより高い位置に配置し、ボンディングワイヤ40a,40b同士を、クロスさせた配置としているため、ボンディングワイヤ40a,40b同士の接触を抑制することができる。
【0081】
また、当該クロス配置により、ボンディングワイヤ40a,40bに接合される、配線基板10の電極端子10a,10bの列を分け、更に電極端子10a,10bのピッチをずらした構成としていることから、配線基板10の電極端子10a,10bの配置の自由度を向上させることができる。
【0082】
また、上記半導体装置1a,1b,1cにあっては、電極パッド20paに接合するボンディングワイヤ40aを2ndボンディングで接合しているために、電極パッド20pa付近に位置するボンディングワイヤ40aを、半導体素子20の主面に対し、略平行に配置することができる。これに対し、電極パッド20pbに接合するボンディングワイヤ40bを1stボンディングで接合しているために、電極パッド20pb付近に位置するボンディングワイヤ40bを、半導体素子20の主面に対し、略垂直に配置することができる。
【0083】
従って、半導体素子20の上方に於いては、ボンディングワイヤ40a,40b同士の間隔が拡がり、ボンディングワイヤ40a,40b同士の接触を抑制することができる。
また、ボンディングワイヤ40aの一部に、屈曲部40cまたは傾斜した直線部40lを設けることにより、配線基板10の電極端子10a,10bの上方に於いて、ボンディングワイヤ40a,40b同士の間隔が拡がり、ボンディングワイヤ40a,40b同士の接触を抑制することができる。
【0084】
また、上記半導体装置1a,1b,1cにあっては、電極パッド20pa,20pb、並びに試験パッド20ta,20tbの平面の形態を、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態としている。
【0085】
このような形態であれば、上記接続配線20lbを、電極パッド20paと試験パッド20ta間に引き回す際の自由度が向上する。また、上記接続配線20laを、接続配線20lbと試験パッド20tb間に引き回す際の自由度が向上する。
【0086】
また、上記半導体装置1a,1b,1cにあっては、電極パッド20pbと試験パッド20tbとを、電極パッド20pb並びに試験パッド20tbと同一層に形成された接続配線20lbを通じて電気的に接続し、電極パッド20paと試験パッド20taとを、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続している。これにより、半導体素子20の小型化を図ることができ、半導体装置の小型化を図ることができる。
【0087】
更に、半導体素子20の主面に於いては、接続配線20laの少なくとも一部を、上記の如く、斜めに配線し、ピッチの異なる電極パッド20paと試験パッド20taとを導通させている。これにより、電極パッド20paの列と、試験パッド20taの列との間隔を、近接して配置することが可能になる。従って、電極パッド20pa並びに試験パッド20taの配設領域を小さくすることができ、半導体素子20の小型化を図ることができる。
【0088】
<第2の実施の形態>
第2の実施の形態である、ワイヤボンディングにより半導体素子と配線基板との電気的接続が構成されている半導体装置2を、図8に示す。尚、図8に於いて、図1に示す部材と同じ部材には同じ符号を付し、その説明を省略する。
【0089】
図8は、半導体装置2の平面形状の一部を示しており、半導体装置2は、配線基板10と、配線基板10上に搭載された半導体素子20の端部と、配線基板10と半導体素子20とを電気的に接続するボンディングワイヤ40aa,40abとを含む。
【0090】
当該半導体装置2にあっては、配線基板10の一方の主面上に、接着部材(図示しない)を介して、半導体素子20が搭載・固着されている。そして、半導体素子20の主面の外周部に於いては、当該半導体素子20の活性領域20a上に、複数の電極パッド20paが列状に配置されている。また、当該半導体素子20の上記活性領域20a以外の領域には、上記電極パッド20paの夫々に導通する、複数の試験パッド20taが列状に配置されている。
【0091】
また、半導体装置2にあっては、半導体素子20の搭載領域外の配線基板10の前記主面上に、複数の電極端子10abが列状に配置されている。また、電極端子10abの列の内側には、上記電極端子10abとは別の複数の電極端子10aaが列状に配置されている。これらの電極端子10aa,10abの列は、夫々が若干、弧を描くように配置され、電極端子10aaと電極端子10abとは千鳥状に配置されている。また、これらの電極端子10aa,10abの列の長さは、半導体素子20に配置された電極パッド20paの列の長さよりも、長くなるように構成されている。
【0092】
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aaとの間は、ボンディングワイヤ40aaによって、電気的に接続され、別の電極パッド20paと配線基板10に配設された電極端子10abとの間は、ボンディングワイヤ40abによって、電気的に接続されている。
【0093】
そして、当該半導体装置2にあっては、その特徴的な構成として、半導体素子20に複数個配置された、全ての試験パッド20taが、ボンディングワイヤ40aa,40abの直下に配置されている。換言すれば、夫々のボンディングワイヤ40aa,40abは、電極パッド20paに電気的に接続された試験パッド20taの直上に位置している。
【0094】
尚、半導体素子20、並びにボンディングワイヤ40aa,40ab等は、当該配線基板10の一方の主面を覆って配設された封止用樹脂(図示しない)により被覆・封止されている。
【0095】
次に、図8に示す半導体装置2の何れかのボンディングワイヤ40aaのラインに沿った半導体装置2の要部断面模式図を、図9に示す。尚、図9では、上記ボンディングワイヤ40aaと上記ボンディングワイヤ40abとの配置を明確に説明するために、ボンディングワイヤ40aaに隣接するボンディングワイヤ40ab、並びに上記電極端子10abを実線にて表示している。
【0096】
上述した如く、半導体装置2にあっては、配線基板10の一方の主面上に、接着部材30を介して、半導体素子20が搭載・固着されている。
当該半導体素子20の活性領域20a上には、電極パッド20paが配置されている。また、当該半導体素子20の活性領域20a以外の領域には、上記電極パッド20paに導通する試験パッド20taが配置されている。
【0097】
また、配線基板10に於いては、半導体素子20の搭載領域外の配線基板10の前記主面上に、電極端子10aa,10abが配置されている。
そして、半導体素子20の電極パッド20paと配線基板10に配設された電極端子10aaとの間は、ボンディングワイヤ40aaによって、電気的に接続され、半導体素子20の別の電極パッド20paと配線基板10に配設された電極端子10abとの間は、ボンディングワイヤ40abによって、電気的に接続されている。
【0098】
ここで、ボンディングワイヤ40aaに於いては、ボンディングワイヤ40aaの一方の端と、電極端子10aaとの間に、1stボンディングが施され、当該端と電極端子10aaとが接合している。そして、ボンディングワイヤ40aaは、上記1stボンディング後、電極端子10aaから電極パッド20paに向かい、ループを描くように繰出され、ボンディングワイヤ40aaの他方の端と、電極パッド20pa上に設けられたバンプ20Bとの間に、2ndボンディングが施された形態をなしている。
【0099】
即ち、電極端子10aaと電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40aaを通じて、導通している。
また、ボンディングワイヤ40abに於いては、ボンディングワイヤ40abの一方の端と、電極端子10abとの間に、1stボンディングが施され、当該端と当該電極端子10abとが接合している。そして、ボンディングワイヤ40abは、上記1stボンディング後、上記電極端子10abから別の電極パッド20paに向かい繰出され、ボンディングワイヤ40abの他方の端と、別の電極パッド20pa上に設けられたバンプ(図示せず)との間に、2ndボンディングが施された形態をなしている。即ち、電極端子10abと上記別の電極パッド20paとは、所謂、逆ボンディング法により接合されたボンディングワイヤ40abを通じて、導通している。
【0100】
そして、半導体装置2にあっては、上述した如く、電極パッド20paに導通する試験パッド20taが、ボンディングワイヤ40aaの直下に位置・配置されている。
一方、配線基板10の他方の主面には、複数の電極ランド10cが配設され、電極ランド10c上に外部接続端子となる半田ボール11が配設されている。
【0101】
尚、半導体素子20、並びにボンディングワイヤ40aa,40ab等は、当該配線基板10の一方の主面を覆って配設された樹脂封止体50により被覆・封止されている。
次に、半導体素子20に配置された、電極パッド20pa並びに試験パッド20taの配置関係をより明確に説明するために、ボンディングワイヤ40aa,40ab、バンプ20B、並びに樹脂封止体50を取り除いた半導体素子20の形態を、図10に示す。ここで、図10(a)は、半導体素子20の上面形状を、図10(b)は、半導体素子20の端部を拡大した上面形状を示す。尚、図10(b)は、電極パッド20paの列の中央20cから端20eまでの領域a内に位置する、複数の電極パッド20pa、並びに当該領域a内に位置する、複数の試験パッド20taを表示している。
【0102】
尚、図10(a)並びに図10(b)に例示する半導体素子20では、電極パッド20paの全面が、上記活性領域20a内に配置された形態を有しているが、当該電極パッド20paにあっては、電極パッド20paの一部を活性領域20a内に配置させた形態であってもよい。
【0103】
また、電極パッド20paと試験パッド20taとは、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続されている。また、接続配線20laの少なくとも一つは、その配線形状を屈曲させている。
【0104】
また、半導体素子20にあっては、試験パッド20taの配列のピッチが電極パッド20paの配列のピッチよりも大きくなるように構成されている。
また、第2の実施の形態に係る半導体装置2にあっては、当該試験パッド20taの配列のピッチが上記中央20cから端20eに向かい、徐々に大きくなっている。
【0105】
そして、試験パッド20taの平面の形態は、例えば、8角形になるように構成されている。尚、試験パッド20taの平面の形態に於いては、上記8角形に限らず、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態であってもよい。
【0106】
このような平面形態であれば、上記接続配線20laを、電極パッド20paと試験パッド20taとの間に引き回す際の自由度が向上する。
次に、半導体素子20に配置された、電極パッド20pa、並びに試験パッド20taと、配線基板10に配置された電極端子10aa,10abの配置関係をより明確に説明するために、半導体装置2からボンディングワイヤ40aa,40ab、バンプ20B、並びに樹脂封止体50を取り除いた形態を、図11に示す。
【0107】
上述した如く、配線基板10の前記主面上に、複数の電極端子10abが列状に配置されている。また、電極端子10abの列の内側には、複数の電極端子10aaが列状に配置されている。これらの電極端子10aa,10abの列は、夫々が弧を描くように配置され、電極端子10aaと電極端子10abとは千鳥状に配置されている。また、配線基板10に配置された、これらの電極端子10aa,10abの列の長さは、半導体素子20に配置された電極パッド20paの列の長さよりも、長くなるように構成されている。
【0108】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aa,10abとの間を仮想直線bで繋ぐと、全ての仮想直線bが全ての試験パッド20taを通過するように試験パッド20taが配置されている。
【0109】
そして、半導体素子20の電極パッド20paと、配線基板10に配設された電極端子10aa,10abとを、電気的に接続する上記ボンディングワイヤ40aaは、上述した仮想直線b上に位置することから、半導体素子20に配置された、全ての試験パッド20taは、ボンディングワイヤ40aaの直下に位置することになる。
【0110】
次に、上記ボンディングワイヤ40aa,40ab、上記電極パッド20pa、並びに上記試験パッド20ta等を備えた半導体装置2にもたらされる、具体的な効果について説明する。
【0111】
上記半導体装置2にあっては、全てのボンディングワイヤ40aa,40abの下に、夫々のボンディングワイヤ40aa,40abに導通する試験パッド20taが位置している。そして、夫々の試験パッド20taは、夫々のボンディングワイヤ40aa,40abが接合している電極パッド20paに導通しているために、全てのボンディングワイヤ40aa,40abの下には、夫々のボンディングワイヤ40aa,40abに導通する試験パッド20taが位置することになる。
【0112】
従って、樹脂封止体50を形成する際、或いはボンディングワイヤ40aa,40abを半導体素子20と配線基板10との間に配設する際に、上述した如く、ボンディングワイヤ40aa,40abのループが垂れ下がり、ボンディングワイヤ40aa,40abの一部と、その下に位置する試験パッド20taとが接触しても、ボンディングワイヤ40aa,40abは、ボンディングワイヤ40aa,40ab自体が導通している試験パッド20taとの接触に止まる。これにより、上記接触が生じても、隣接する電極パッド20pa間に、電気的な短絡が発生せず、半導体装置2の電気的特性に支障が生じない。
【0113】
更に、ボンディングワイヤ40aaは、電極パッド20paと導通する試験パッド20taの直上に位置しているために、ボンディングワイヤ40aaには、他の電極パッドと導通する試験パッドから発せられるノイズ等が重畳され難くなる。尚、ボンディングワイヤ40abについても、同様の効果を得る。
【0114】
また、上記半導体装置2にあっては、ボンディングワイヤ40aa,40ab自体を逆ボンディング法で形成しているために、半導体装置2の小型化または薄型化が可能になる。
【0115】
また、上記半導体装置2にあっては、配線基板10に配設した電極端子10aa,10abのピッチが、半導体素子20に配設した電極パッド20paのピッチより大きく構成されている。従って、電極パッドのピッチの微細化に対応した配線基板の製造が容易になる。
【0116】
更に、半導体素子20の切り離し前の半導体ウェハの状態で個々の半導体素子20の特性試験を行う際には、試験パッド20taのピッチを、試験パッド20taの列の中央から端に向かい、徐々に大きくさせているため、電極パッド20paのピッチを微細化しても、試験パッド20taを利用して、カンチレバー型のプローブカードを用いたプローブ試験が容易に実施できる。
【0117】
また、電極パッド20paの少なくとも一部を、活性領域20a内に配置することにより、半導体素子20の外形サイズを縮小させ、半導体装置の小型化が可能になる。
また、配線基板10の電極端子10aa,10abの列を分け、更に電極端子10aa,10abのピッチをずらした構成としていることから、配線基板10の電極端子10aa,10abの配置の自由度を向上させることができる。
【0118】
また、上記半導体装置2にあっては、試験パッド20taの平面の形態を、5角形以上の多角形、或いは円形、或いは楕円形のいずれかの形態としている。
このような形態であれば、上記接続配線20laを、電極パッド20paと試験パッド20ta間に引き回す際の自由度が向上する。
【0119】
また、上記半導体装置2にあっては、電極パッド20paと試験パッド20taとを、電極パッド20pa並びに試験パッド20taと同一層に形成された接続配線20laを通じて電気的に接続している。これにより、半導体素子20の小型化を図ることができ、半導体装置の小型化を図ることができる。
【0120】
更に、半導体素子20の主面に於いては、接続配線20laの少なくとも一部を、上記の如く、屈曲させ、ピッチの異なる電極パッド20paと試験パッド20taとを導通させている。これにより、電極パッド20paの列と、試験パッド20taの列との間隔を、近接して配置することが可能になる。従って、電極パッド20pa並びに試験パッド20taの配設領域を小さくすることができ、半導体素子20の小型化を図ることができる。
【0121】
尚、上述した第1の実施の形態、当該第1の実施の形態の変形例、並びに第2の実施の形態は、夫々が独立の実施の形態ではなく、これらのうち、2つ以上の実施の形態を複合させてもよい。
【0122】
(付記1) 主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、
前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、
を備え、
全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置。
【0123】
(付記2) 前記複数の試験パッドのピッチが、前記複数の電極パッドのピッチよりも大きいことを特徴とする付記1記載の半導体装置。
(付記3) 前記複数の試験パッドのピッチが、前記試験パッドの列の中央から端に向かい、徐々に大きくなることを特徴とする付記1または2記載の半導体装置。
【0124】
(付記4) 前記半導体素子に、前記電極パッドの列より内側に位置し、前記半導体素子の主面に列状に配置された複数の別の電極パッドと、前記別の電極パッドに電気的に接続され、前記試験パッドと交互に配置された、複数の別の試験パッドと、が設けられ、
前記配線基板に、前記半導体素子の搭載領域以外及び前記電極端子の配置領域以外に、複数の別の電極端子が設けられ、
前記別の電極パッドと前記別の電極端子とが、別のボンディングワイヤにより接続されていることを特徴とする付記1乃至3のいずれか一項に記載の半導体装置。
【0125】
(付記5) 前記ボンディングワイヤは,前記電極端子から前記電極パッドに向かう方向で結線されてなり、前記別のボンディングワイヤは、前記別の電極パッドから前記別の電極端子に向かう方向で結線されてなることを特徴とする付記4記載の半導体装置。
【0126】
(付記6) 前記別のボンディングワイヤのループの高さが前記ボンディングワイヤのループの高さより高いことを特徴とする付記4または5記載の半導体装置。
(付記7) 前記ボンディングワイヤに、屈曲部または直線部が設けられていることを特徴とする付記1、5、6のいずれか一項に記載の半導体装置。
【0127】
(付記8) 前記電極パッドの少なくとも一部、または前記別の電極パッドの少なくとも一部が前記半導体素子の活性領域内に配置されていることを特徴とする付記1、2、4、5のいずれか一項に記載の半導体装置。
【0128】
(付記9) 前記試験パッドまたは前記別の試験パッドの平面形状が5角形以上の多角形、円形、または楕円形のいずれかの形状であることを特徴とする付記1乃至4のいずれか一項に記載の半導体装置。
【0129】
(付記10) 前記電極パッドの平面形状が5角形以上の多角形、円形、または楕円形のいずれかの形状であることを特徴とする付記1、2、4、5、8のいずれか一項に記載の半導体装置。
【図面の簡単な説明】
【0130】
【図1】第1の実施の形態に係る半導体装置の要部平面図である(その1)。
【図2】第1の実施の形態に係る半導体装置の要部断面模式図である。
【図3】第1の実施の形態に係る半導体素子の要部平面図である。
【図4】第1の実施の形態に係る半導体装置の要部平面図である(その2)。
【図5】第1の実施の形態に係る半導体装置の要部平面図である(その3)。
【図6】第1の実施の形態の変形例に係る半導体装置の要部断面模式図である(その1)。
【図7】第1の実施の形態の変形例に係る半導体装置の要部断面模式図である(その2)。
【図8】第2の実施の形態に係る半導体装置の要部平面図である(その1)。
【図9】第2の実施の形態に係る半導体装置の要部断面模式図である。
【図10】第2の実施の形態に係る半導体素子の要部平面図である。
【図11】第2の実施の形態に係る半導体装置の要部平面図である(その2)。
【図12】半導体素子の要部平面図である。
【図13】半導体装置の要部図である。
【図14】半導体装置の要部断面模式図である。
【符号の説明】
【0131】
1a,1b,1c,2 半導体装置
10 配線基板
10a,10b,10aa,10ab 電極端子
10c 電極ランド
11 半田ボール
20 半導体素子
20a 活性領域
20B バンプ
20c 中央
20e 端
20la,20lb 接続配線
20pa,20pb 電極パッド
20ta,20tb 試験パッド
30 接着部材
40a,40b,40aa,40ab ボンディングワイヤ
40c 屈曲部
40l 直線部
50 樹脂封止体
【特許請求の範囲】
【請求項1】
主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、
前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、
を備え、
全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置。
【請求項2】
前記複数の試験パッドのピッチが、前記複数の電極パッドのピッチよりも大きいことを特徴とする請求項1記載の半導体装置。
【請求項3】
前記複数の試験パッドのピッチが、前記試験パッドの列の中央から端に向かい、徐々に大きくなることを特徴とする請求項1または2記載の半導体装置。
【請求項4】
前記半導体素子に、前記電極パッドの列より内側に位置し、前記半導体素子の主面に列状に配置された複数の別の電極パッドと、前記別の電極パッドに電気的に接続され、前記試験パッドと交互に配置された、複数の別の試験パッドと、が設けられ、
前記配線基板に、前記半導体素子の搭載領域以外及び前記電極端子の配置領域以外に、複数の別の電極端子が設けられ、
前記別の電極パッドと前記別の電極端子とが、別のボンディングワイヤにより接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
【請求項5】
前記ボンディングワイヤは,前記電極端子から前記電極パッドに向かう方向で結線されてなり、前記別のボンディングワイヤは、前記別の電極パッドから前記別の電極端子に向かう方向で結線されてなることを特徴とする請求項4記載の半導体装置。
【請求項6】
前記別のボンディングワイヤのループの高さが前記ボンディングワイヤのループの高さより高いことを特徴とする請求項4または5記載の半導体装置。
【請求項1】
主面の外周部に、列状に配置された複数の電極パッドと、前記電極パッドの夫々に電気的に接続され、前記主面に於ける前記電極パッドの列より外側に位置する、列状に配置された複数の試験パッドと、を有する半導体素子と、
前記半導体素子を搭載し、前記半導体素子の搭載領域以外に、複数の電極端子を列状に配置した配線基板と、
を備え、
全ての前記ボンディングワイヤは、当該ボンディングワイヤにより接続される前記電極パッドに接続された前記試験パッドの直上に位置していることを特徴とする半導体装置。
【請求項2】
前記複数の試験パッドのピッチが、前記複数の電極パッドのピッチよりも大きいことを特徴とする請求項1記載の半導体装置。
【請求項3】
前記複数の試験パッドのピッチが、前記試験パッドの列の中央から端に向かい、徐々に大きくなることを特徴とする請求項1または2記載の半導体装置。
【請求項4】
前記半導体素子に、前記電極パッドの列より内側に位置し、前記半導体素子の主面に列状に配置された複数の別の電極パッドと、前記別の電極パッドに電気的に接続され、前記試験パッドと交互に配置された、複数の別の試験パッドと、が設けられ、
前記配線基板に、前記半導体素子の搭載領域以外及び前記電極端子の配置領域以外に、複数の別の電極端子が設けられ、
前記別の電極パッドと前記別の電極端子とが、別のボンディングワイヤにより接続されていることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
【請求項5】
前記ボンディングワイヤは,前記電極端子から前記電極パッドに向かう方向で結線されてなり、前記別のボンディングワイヤは、前記別の電極パッドから前記別の電極端子に向かう方向で結線されてなることを特徴とする請求項4記載の半導体装置。
【請求項6】
前記別のボンディングワイヤのループの高さが前記ボンディングワイヤのループの高さより高いことを特徴とする請求項4または5記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−224350(P2009−224350A)
【公開日】平成21年10月1日(2009.10.1)
【国際特許分類】
【出願番号】特願2008−63843(P2008−63843)
【出願日】平成20年3月13日(2008.3.13)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
【公開日】平成21年10月1日(2009.10.1)
【国際特許分類】
【出願日】平成20年3月13日(2008.3.13)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]