【課題】 半導体装置において、高融点金属シリサイドを形成しない第１の領域における高融点金属拡散防止膜の信頼性を向上し、高融点金属拡散を確実に防止して信頼性の向上を図る。
【解決手段】 高融点金属シリサイドを形成しない領域上に、複数層構造の高融点金属拡散防止膜２００が形成され、この上に高融点金属膜２０６が形成される。 （もっと読む）

【課題】コアトランジスタと、電源電圧の異なる２種類のＩ／Ｏトランジスタとを有する半導体装置において、製造工程を簡略化する。
【解決手段】本発明の半導体装置では、コアトランジスタＴｒ１の電源電圧Ｖｄｄ１、Ｉ/ＯトランジスタＴｒ２の電源電圧Ｖｄｄ２、Ｉ/ＯトランジスタＴｒ３の電源電圧Ｖｄｄ３は、Ｖｄｄ１＜Ｖｄｄ２＜Ｖｄｄ３の関係にある。この半導体装置の製造方法では、Ｉ／ＯトランジスタＴｒ２、Ｔｒ３のゲート絶縁膜３ａを同工程で同一膜厚で形成する。そして、コアトランジスタＴｒ１のＳＤエクステンション領域１６とＩ／ＯトランジスタＴｒ２のＳＤエクステンション領域１７とを同じドーズ量で形成する。 （もっと読む）

【課題】 ＳＯＩ基板を用いることなく、絶縁体上の半導体層にトランジスタを安定して形成する。
【解決手段】 第１半導体層２および第２半導体層３を半導体基板１上に形成し、第２半導体層３および第１半導体層２を深さ方向に突き抜けて半導体基板１に達するように構成された素子分離酸化膜６を素子分離領域Ｒ２に選択的に形成し、第１半導体層５の一部を露出させる開口部７を酸化防止膜５および第２半導体層３に形成し、開口部７を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、半導体基板１と第２半導体層３との間に空洞部９を形成し、半導体基板１および第２半導体層３の熱酸化を行うことにより、空洞部９に酸化膜１０を形成し、開口部７が配置されるように構成されたソース／ドレイン層２５ａ、２５ｂを第２半導体層３に形成する。 （もっと読む）

【課題】 シリコン基板の主面上に形成された非常に軽微なダメージのプラズマダメージ層であっても検出することのできる技術を提供する。
【解決手段】 シリコン基板上に例えば酸化シリコン膜からなる層間絶縁膜を形成し（ステップＳ１、Ｓ２）、この層間絶縁膜にコンタクトホールを形成するためプラズマエッチングする（ステップＳ３）。このプラズマエッチングはシリコン基板が露出するまで行われるため、シリコン基板の主面上にはプラズマダメージ層が形成される。このシリコン基板を酸化し（ステップＳ４）、シリコン基板上に形成された酸化膜の膜厚を測定（ステップＳ５）することで、プラズマダメージ層の検出、評価を行う。 （もっと読む）

【課題】 トランジスタを形成する際に、そのトランジスタの下方に形成されている膜が受ける熱的ダメージを低減することができる半導体装置とその製造方法を提供すること。
【解決手段】 第１絶縁膜３７の上に遮蔽膜３８を形成する工程と、遮蔽膜３８の上に第２絶縁膜３９と非晶質半導体膜４０とを順に形成する工程と、非晶質半導体膜４０にエネルギービームを照射し、少なくとも薄膜トランジスタのチャネルとなる部分の非晶質半導体膜４０を溶融して多結晶半導体膜４１にする工程と、上記チャネルの上の多結晶半導体膜４１上にゲート絶縁膜４３ａとゲート電極４４ａとを順に形成する工程と、ゲート電極４４ａの横の多結晶半導体膜４１にソース／ドレイン領域４１ａを形成し、該ソース／ドレイン領域４１ａ、ゲート絶縁膜４３ａ、及びゲート電極４４ａでTFT６０を構成する工程と、を有する半導体装置の製造方法による。 （もっと読む）

【課題】 １つの半導体装置を複数種の電源電圧に対応させる。
【解決手段】 ソース領域４に隣接する領域に、ソース領域４とドレイン領域５の間に形成されるチャネル領域６と同導電型のポケット領域７を形成してチャネル濃度を下げるために、ソース領域４とドレイン領域５の間の領域を、不純物濃度がソース領域４側で高くドレイン領域５側で低い非対称の濃度プロファイルにする。これにより、ドレインバイアスを印加した時のインパクトイオン化によって生じる電流を低減し、ホットキャリアに起因する特性劣化を抑えてホットキャリア耐性を向上させ、複数種の電源電圧に対応させる。 （もっと読む）

【課題】 半導体層の膜厚分布を低減しつつ、ＳＯＩトランジスタを安価に形成できるようにする。
【解決手段】 半導体基板１上に形成された溝６の側壁に支持体７を設けた後、第２半導体層３を露出させる溝８を形成し、溝８を介してエッチングガスまたはエッチング液を第１半導体層２に接触させることにより、半導体基板１と第２半導体層３との間に空洞部９を形成し、半導体基板１、第２半導体層３および支持体７の熱酸化を行うことにより、半導体基板１と第２半導体層３との間の空洞部９に酸化膜１０を形成するとともに、溝８内の半導体基板１の側壁に酸化膜１１を形成し、溝６と直交する方向に沿って配置されたゲート電極２２を第２半導体層３上に形成する。 （もっと読む）

【課題】 隣接するゲート電極を狭ピッチで配置できる上、埋め込みによりシリコン基板面上での微細化を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】 シリコン半導体基板１上に形成された隣り合うトランジスタのゲート電極と、トランジスタ間に金属層を埋め込んでなり、各ゲート電極９，１０の端部がゲート絶縁膜８を介して金属層の端面に重なるように配置された埋め込み金属層７と、各ゲート電極の他端部側に形成されたＬＤＤ領域１６，１７とを備える。 （もっと読む）

本発明は、従来の半導体処理技術を使用して、フォトリソグラフィー技術によって得ることができるより小さいピッチおよび幅を有する極小の再現可能なフィンを具える、デュアルゲートＦＥＴを製造する方法を提供する。第１層(3)および第２層(4)を基板(1)上の突起(2)に形成し、その後、突起(2)の上面を露出させる。第１層(3)の一部を、突起(2)および第２層(4)に対して選択的に除去することによって、フィン(6)およびトレンチ(5)を形成する。また、複数のフィン(6)およびトレンチ(5)を形成する方法も提供する。デュアルゲートＦＥＴは、トレンチ（5）内にゲート電極(7)を形成するとともに、ソース領域とドレイン領域を形成することによって形成される。さらに、別々にバイアスをかけられる２つのゲート電極を有する、極小かつ非対称のデュアルゲートＦＥＴを製造する方法を提供する。
（もっと読む）

【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ１００とＭＯＳ型トランジスタ２００とを同一基板１０に搭載した半導体集積回路装置１であって、バイポーラトランジスタ１００は、エミッタ層１２０、ベース層１１０、コレクタ層１３０が基板１０主面に対して垂直方向に配列されたものからなり、ベース層１１０に接続されるベース取り出し電極１１１が基板１０の主面側に設けられ、エミッタ層１２０に接続されるエミッタ取り出し電極１２１が基板１０の主面側に設けられ、コレクタ層１３０に接続されるコレクタ取り出し電極１３１が基板１０の主面とは反対の裏面側に設けられたものである。 （もっと読む）

【課題】 ＮチャネルＭＩＳＦＥＴのゲート電極およびＰチャネルＭＩＳＦＥＴのゲート
電極が共に適切な仕事関数を持ち、しきい値電圧の制御が容易な絶縁ゲート型電界効果ト
ランジスタを含む半導体装置を実現する。
【解決手段】 本発明の絶縁ゲート型電界効果トランジスタを含む半導体装置は、第１の
素子領域に形成されると共に、ゲート電極膜におけるゲート絶縁膜に接する領域が、タン
グステンシリサイドで構成されたＮチャネルＭＩＳＦＥＴと、第２の素子領域に形成され
ると共に、ゲート電極膜が、白金シリサイド及びタングステンシリサイドと同じ構成材料
でかつＮチャネルＭＩＳＦＥＴのゲート電極膜よりもシリコン含有量が少ないタングステ
ンシリサイドで構成されたＰチャネルＭＩＳＦＥＴを有し、ＮチャネルＭＩＳＦＥＴのゲ
ート電極膜の仕事関数が、ＰチャネルＭＩＳＦＥＴのゲート電極膜の仕事関数よりも小さ
い。 （もっと読む）

【課題】ソース・ドレイン間リーク電流を低減し、スタンバイ時の消費電力を削減することで、回路の高速性を損なわず、消費電力を低減できるＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。
【解決手段】半導体基板１上にゲート絶縁膜を介してゲート電極４を形成する工程と、前記ゲート電極４の側壁にゲート電極サイドウォール６を形成する工程と、前記ゲート電極サイドウォール６の両側にソース・ドレイン２、３を形成する工程とを有するＭＯＳ型電界効果トランジスタの製造方法であって、前記ソース・ドレイン２、３のｐｎ接合領域に重なる絶縁体７を形成する工程を有することを特徴とする。 （もっと読む）

【課題】局部接続を含む半導体集積回路及びその製造方法を提供する。
【解決手段】半導体基板の上に対向する側壁を有する導電ライン２２，２４，２６を形成する。絶縁層３４を堆積し、該絶縁層を、ラインの少なくとも一つの側壁の少なくとも一部分に沿ってエッチングする。絶縁スペーサ４７，４８，４９，５０，５２を形成する。局所接続層５６を導電ラインの少なくとも一部分上に横たわるように形成し、基板材料位置４２，４３，４４を電気的に接続する。局所接続層内に導電性増強不純物の浅い注入と深い注入を行う。導電性増強不純物を局所接続層からその下の半導体基板材料内に拡散する。 （もっと読む）

【課題】高速動作が可能なＬＤＤ型ＭＩＳＦＥＴと、かつ高電圧駆動が可能なＬＤＤ型ＭＩＳＦＥＴとを内蔵する半導体集積回路装置を低コストで実現する。
【解決手段】高速動作が可能なＭＩＳＦＥＴは、ゲートサイドウオール層に自己整合された高濃度領域に金属シリサイド層を有し、高電圧駆動が可能なＭＩＳＦＥＴは、上記ゲートサイドウオール層の幅よりも大きい幅を有するＬＤＤ部を有し、そのＬＤＤ部に接して高濃度領域を有し、そしてその高濃度領域に金属シリサイド層を有する。 （もっと読む）

【課題】 ｎＦＥＴデバイス及びｐＦＥＴデバイスの両方に接触するための低減された抵抗率を有する半導体コンタクト構造体、及び、その形成方法を提供すること。
【解決手段】 半導体構造体及びその形成方法は、ｐ型デバイス領域（２０）及びｎ型デバイス領域（１０）を有する基板と、ｎ型デバイス領域（１０）への第１型シリサイド・コンタクト（３０）と、ｐ型デバイス領域（２０）への第２型シリサイド・コンタクト（３５）と、を含み、第1シリサイドはｎ型デバイス領域の伝導帯と実質的に合わせられた仕事関数を有し、第２シリサイドはｐ型デバイス領域の価電子帯と実質的に合わせられた仕事関数を有する。本発明はまた、シリサイド・コンタクト材料及びシリサイド・コンタクト加工条件がｐＦＥＴデバイス及びｎＦＥＴデバイに歪みに基づくデバイスの改善を与えるように選択された、半導体構造体及びその形成方法を提供する。 （もっと読む）

【課題】半導体基板上でトランジスタ等と混載される抵抗素子としての抵抗値を、半導体装置としての微細化を妨げることなく、しかも高い自由度をもって制御性よく設定することのできる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、素子分離膜３を介してトランジスタＴＲ１が形成されるトランジスタ形成領域と抵抗素子Ｒ１が形成される抵抗素子形成領域とが区画形成されており、抵抗素子形成領域には、抵抗素子Ｒ１として基板１中の低濃度拡散層１２ａを利用した拡散抵抗が形成される。トランジスタ形成領域にあってトランジスタＴＲ１のＬＤＤ層を形成する低濃度拡散層１２ｂと、抵抗素子形成領域にあって抵抗素子Ｒ１を形成する低濃度拡散層１２ａとを備え、低濃度拡散層１２ｂの不純物濃度をＡ、低濃度拡散層１２ａの不純物濃度をＢとするとき、それら不純物濃度が「Ａ≠Ｂ」なる関係に設定される。 （もっと読む）

【課題】しきい値制御可能なＴＦＴを有する半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、基板上に設けられた第１の導電層と、前記第１の導電層上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられ、ソース領域、ドレイン領域、低濃度不純物領域及びチャネル形成領域を有する結晶性珪素膜と、前記結晶性珪素膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた第２の導電層と、を有し、前記低濃度不純物領域は、前記第１の導電層と一部重なって、かつ、前記第１の導電層の端部の外側に延在して設けられ、第２の導電層には重なっていないことを特徴とする。 （もっと読む）

半導体装置（１００）を形成する方法は、第一領域（１０４）を備える半導体基板と、第一領域上にゲート誘電体（１０８）を形成するステップと、ゲート誘電体上に導電性金属酸化物（１１０）を形成するステップと、導電性金属酸化物上に耐酸化バリア層（１１１）を形成するステップと、耐酸化バリア層上にキャッピング層（１１６）を形成するステップとを含む。一実施形態において、導電性金属酸化物はＩｒＯ_２，ＭｏＯ_２及びＲｕＯ_２であり、耐酸化バリア層はＴｉＮを含む。
（もっと読む）

【課題】緩和ＳｉＧｅ層のＧｅ組成を増大させることなく、歪みＳｉチャネルに、横方向に、従来構造よりも大きな引張り歪みを与えることにより、ｎＭＯＳ、ｐＭＯＳの電子、正孔の移動度を大きく向上させることができ、高速化及び低消費電力化を実現するＭＯＳ型電界効果トランジスタの製造方法を提供することを課題とする。
【解決手段】シリコンとは異なる格子定数を有する化合物層２とシリコン層１と有する基板表面に、絶縁膜を介してゲート電極３を形成する工程と、前記ゲート電極３の側壁にサイドウォール１６を形成する工程と、前記化合物層２の側壁を露出する工程と、前記化合物の側壁にシリコン膜１を格子整合して形成する工程とを有することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。 （もっと読む）

【課題】局部接続を含む半導体集積回路及び局部接続を含む半導体集積回路の製造方法を提供する。
【解決手段】フィールド絶縁領域６４及び活性エリア領域６２が、半導体基板１２上に形成される。トレンチが、フィールド絶縁材料６６内に所望のライン形状となるようにエッチングされる。導電性材料は、トレンチを少なくとも一部分充填し、その中に導電ラインを形成するように堆積される。フィールド絶縁材料６６はＬＯＣＯＳ酸化膜を有するように形成される。 （もっと読む）