【課題】微細化が進んだ半導体装置の短チャネル効果を防ぎ、特性を向上させることができる半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上に形成された酸化膜と、酸化膜上に形成された単結晶シリコン層と、単結晶シリコン層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極を有する半導体装置であって、単結晶シリコン層はチャネル形成領域、ソース領域、ドレイン領域を有し、チャネル形成領域には、ソース領域、ドレイン領域とは逆の導電型の不純物元素が添加され、チャネル形成領域の不純物元素が添加された領域は、上面から見て主軸がソース領域からドレイン領域にかけて伸びるフィッシュボーン形状を有し、フィッシュボーン形状は単結晶シリコン層の表面から底部にかけて形成され、チャネル形成領域の不純物元素が添加された領域は、空乏層を抑止する機能を有することを特徴としている半導体装置を提供する。 （もっと読む）

【課題】本発明の課題は、部品がウエハ上に移動されることができる新規な方法を見出すことである。
【解決手段】本発明は、少なくとも２つの回路のステージの積層体を形成する方法であって、各々のステージが、基板と、この基板内または基板上に形成された少なくとも１つの部品（１０、２０）及び金属接続とを含み、前記ステージの組立体が前のステージ上に移動される方法であって、（ａ）弱体化領域（３０）を形成するように、前記部品（１０、２０）の少なくとも一部を介した、移動される前記ステージの基板（２、２５）内におけるイオン注入（２９）と、（ｂ）前記部品の金属接続の形成と、（ｃ）前記前のステージへの、この基板の部分の移動及び組立と、（ｄ）前記弱体化領域（３０）に沿った破砕による、前記基板の移動される部分を薄くする段階と、を含む方法に関連する。 （もっと読む）

【課題】基板上に積層され自己整合された部品の製造方法を提供する。
【解決手段】基板の一表面に層の積層体を形成する段階であって、積層体が第１犠牲層、第２犠牲層及び表面層を備える段階と、第１犠牲層の一領域をエッチングする段階と、第１犠牲層のエッチングされた領域内及び表面層上に樹脂を堆積する段階と、犠牲層上の樹脂の少なくとも１つの領域に位置合わせされる樹脂の少なくとも１つの領域を第１犠牲層のエッチングされた領域に残すために樹脂をリソグラフィする段階と、第１犠牲層のエッチングされた領域内及び犠牲層上の除去された樹脂を残っている樹脂を制限するための材料で置換する段階と、第１犠牲層のエッチングされた領域内及び表面層上の残っている樹脂の領域を除去して部品の製造に対する専用の領域を提供する段階と、専用の領域内に部品の要素を形成する段階と、第２犠牲層の一領域を選択的にエッチングする段階と、を備える。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子及び第１の電極上に絶縁膜を形成し、絶縁膜中に第１の加速電圧で第１のイオンを添加して、絶縁膜中の第１の深さに第１の欠陥の多い領域を形成し、第１の加速電圧とは異なる第２の加速電圧で、第２のイオンを添加して、絶縁膜中の第１の深さとは異なる第２の深さに第２の欠陥の多い領域を形成し、第１及び第２の欠陥の多い領域上に、金属元素を含む導電材料を形成し、第１及び第２の欠陥の多い領域のうちの上方の領域から下方の領域に、金属元素を拡散させることにより、絶縁膜中に、第１の電極と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【解決手段】静電気放電（ＥＳＤ）保護デバイスが、積層型半導体ダイのアクティブレイヤ間の縦型の空間に形成され、これにより、そうでなければ通信目的のためにしか使用されないであろう空間を利用する。シリコン貫通ビア（ＴＳＶ：through silicon via）の縦型の表面領域は、ＥＳＤイベントに起因する大電圧を緩和するために使用される。一実施形態では、ＥＳＤダイオードは、積層型デバイスの半導体ダイのアクティブレイヤ間の縦型ＴＳＶ内に形成される。このＥＳＤダイオードは、積層の半導体ダイの両方の上の回路によって共有され、これによって空間を節約し、そしてＥＳＤ保護回路によって必要とされるダイ面積を低減し得る。 （もっと読む）

【課題】低減された集積度および低消費電力の基準を満たすと同時に、電気的性能の改良をもたらす、多重構造トランジスタを有する新規なデバイスを提供する。
【解決手段】積層の所定レベルに位置する第１トランジスタＴ１１と、所定レベルの上方の積層の第２レベルに位置する第２トランジスタＴ２１とを備え、第１トランジスタは第２トランジスタのチャネル区域１１６に対向するゲート電極１０８を備え、第１トランジスタと第２トランジスタとは絶縁区域１２０により分離され、この絶縁区域は第１トランジスタのゲートと第２トランジスタのチャネルとの間の第１領域Ｒ１にて第１トランジスタのゲートと第２トランジスタのチャネルとの間の結合を可能にするように規定された組成および厚さを有し、この絶縁区域は、第１トランジスタおよび第２トランジスタのアクセス区域の間の第１領域の周囲に、第１領域とは異なる組成および厚さを有する第２領域Ｒ２を備える。 （もっと読む）

【課題】三次元半導体装置における特性を向上させることができる製造方法および装置構成を提供する。
【解決手段】第１半導体膜（９）上にカーボンナノチューブを備えるプラグ電極（１５）を形成する工程、形成されたプラグ電極（１５）の周囲に層間絶縁膜（１６，１８）を形成する工程、層間絶縁膜の表面を平滑化してプラグ電極（１５）の頂部を露出させる工程、層間絶縁膜およびプラグ電極の頂部上に非晶質の第２半導体膜を形成する工程、非晶質の第２半導体膜にエネルギーを供給して露出したプラグ電極（１５）を触媒として機能させて非晶質の第２半導体膜を結晶化させ結晶化した第２半導体膜（２３）とする工程を備える。 （もっと読む）

【課題】支持基板上に、単結晶半導体層を多層構造とした、多層集積回路を形成する場合の、工程数の簡略化を図る。また同歩留まりの向上を図る。
【解決手段】基板面内の半導体素子の半導体接合界面領域は、支持基板側から、すなわち基板の素子が形成されていない面からレーザを直接照射し加熱することができるよう配置される。１層目の半導体素子層、２層目の半導体素子層が形成された後、支持基板側からレーザを照射することで、１層目の半導体素子層及び２層目の半導体素子層の、半導体接合界面領域の活性化を同時に行う。支持基板と前記半導体素子層との間の層は光透過性とし、レーザを減衰しない構造とする。 （もっと読む）

【課題】被測定体の表面形状を取得する半導体装置において、表面形状の高解像度化を図る。
【解決手段】被測定体６０と各電極２８、３７との間の静電容量を検出するための各素子２９、３８が設けられた第１容量検出回路層２０および第２容量検出回路層３０を積層にし、各素子２９、３８の各電極２８、３７を各トレンチ２６、３５によって保護膜５０まで引き伸ばす。これにより、容量検出回路層が一層の場合よりも一定面積当たりに配置できる素子２９、３８を増加させ、被測定体６０の表面形状を高解像度で検出する。 （もっと読む）

【課題】高密度に搭載可能な構造を有する電界効果トランジスタを備えた半導体装置を提供する。
【解決手段】基板と、この基板上に設けられた第１の絶縁層と、第１の絶縁層に埋め込まれた導電層と、この導電層に電気的に接続し直上に配置された下部拡散層、この下部拡散層上の半導体層、及びこの半導体層上の上部拡散層を有する柱状半導体部と、前記半導体層の周囲側面に設けられたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極と、このゲート電極および前記柱状半導体部を埋め込むように設けられた第２の絶縁層を有する半導体装置。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に複数の電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。複数の電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。複数の電界効果トランジスタはそれぞれ前記半導体層に歪みを与える絶縁膜で覆われている。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上にｎチャネル型及びｐチャネル型電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。ｎチャネル型及びｐチャネル型電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。応力を有する絶縁膜によって半導体層へ与えられる歪み、半導体層の面方位、又はチャネル長方向の結晶軸を制御することによって、ｎチャネル型とｐチャネル型電界効果トランジスタとの移動度の差を軽減し、電流駆動能力及び応答速度を同等とする。 （もっと読む）

【課題】表示装置の画素を構成する電界効果トランジスタの高性能化を実現し、且つ電界効果トランジスタの微細加工技術に依拠することなく、画素内の電界効果トランジスタ数を増やしても電界効果トランジスタ数の増加に伴い低下した画素の開口率を向上及び画素に占める電界効果トランジスタの面積の削減を図ることのできる表示装置を提供することを目的の一とする。
【解決手段】半導体基板より分離され、絶縁表面を有する支持基板に接合された半導体層を有する電界効果トランジスタが、平坦化層を層間に設けて複数積層された画素を複数具備する表示装置とする。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に複数の電界効果トランジスタがそれぞれ平坦化層を介して積層しており、複数の電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は平坦化層上にそれぞれ設けられた絶縁層に接して接合されている半導体装置とする。 （もっと読む）

【課題】半導体装置の高集積化及び微細化に関する問題点を解決することを課題とする。また、上記の問題点を、低コストにて解決することを課題とする。
【解決手段】絶縁表面を有する基板上に第１の単結晶半導体層を形成し、第１の単結晶半導体層上に第２の絶縁層を形成し、第２の絶縁層上の第１の単結晶半導体層の一部と重なる領域に導電層を形成し、第２の絶縁層及び導電層を覆うように第３の絶縁層を形成し、第３の絶縁層の上面を平坦化し、第３の絶縁層上に第４の絶縁層を形成し、第２の損傷領域を有する第２の単結晶半導体基板の表面と、第４の絶縁層とを貼り合わせ、第２の単結晶半導体基板を、第２の損傷領域において分離して、絶縁表面を有する基板上に第２の単結晶半導体層を形成する。 （もっと読む）

【課題】所要電流の異なる複数の負荷の駆動に対しても、スイッチング速度の劣化やスイッチング損失の増大を伴わず、最適に対応することのできる半導体装置を提供する。
【解決手段】スイッチング電源を構成するスイッチング素子が、許容電流の異なる複数個のパワー素子Ｐ１〜Ｐ３に分割されてなり、パワー素子Ｐ１〜Ｐ３の第１電流端子が、共通する電源端子Ｄに接続され、パワー素子Ｐ１〜Ｐ３の第２電流端子が、共通する出力端子Ｔに接続され、パワー素子Ｐ１〜Ｐ３の各ゲート端子が、トランジスタからなるスイッチＳ１〜Ｓ３を介して、共通するゲート信号端子Ｇに接続されてなり、パワー素子Ｐ１〜Ｐ３とスイッチＳ１〜Ｓ３とで構成される出力回路部Ｋ１が、一つの第１半導体チップ１０に形成されてなり、パワー素子Ｐ１〜Ｐ３が、スイッチＳ１〜Ｓ３により切り替えられて用いられる半導体装置１００とする。 （もっと読む）

【課題】基板上にＣＭＩＳＦＥＴを備えた半導体装置において、Ｇｌｏｂａｌ Ｓｔｒａｉｎによる応力印加を有効に活用しつつ、回路のスイッチ動作速度の低下を生じさせない半導体装置を提供する。
【解決手段】基板の一方の面に形成される第１の素子領域と、基板の他方の面に形成される第２の素子領域と、第１の素子領域と第２の素子領域との間の、比誘電率が３．９よりも低い絶縁層とを備え、第１の素子領域にｎ型ＭＩＳＦＥＴが形成され、第２の素子領域にｐ型ＭＩＳＦＥＴが形成され、絶縁層中を貫通する配線によって、第１の素子領域と第２の素子領域とが電気的に接続され、第１の素子領域が形成される面が凸形状、第２の素子領域が形成される面が凹形状となるように基板が湾曲していることを特徴とする半導体装置。 （もっと読む）

【課題】チップ面積の増大を防ぎ、チップの動作周波数を高くすることが可能な三次元構造の半導体装置を提供すること。
【解決手段】第１の半導体層に形成された複数の領域と該第１の半導体層の上に形成された第１の配線層とを含んで構成された第１の集積回路と、前記第１の配線層に積層された第１の絶縁層と、前記第１の絶縁層に積層された第２の半導体層に形成された複数の領域と該第２の半導体層の上に形成された第２の配線層とを含んで構成された第２の集積回路とを含む３次元構造半導体装置をなす。前記第１の集積回路及び前記第２の集積回路は積層方向に貫通した配線により電気的に接続され、前記第１の集積回路及び前記第２の集積回路間のデータ双方向通信、制御信号供給、およびクロック信号供給の少なくとも一つが前記貫通した配線を介して行われる。 （もっと読む）

【課題】シリコン基板よりバンドギャップが大きい基板に、動作電圧が互いに大きく異なる２種類のトランジスタを混載することができる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ＳｉＣ基板１に形成された第１のトランジスタと、第１のトランジスタ及びＳｉＣ基板１の上方に形成された第１の層間絶縁膜１１と、第１の層間絶縁膜１１上に形成された結晶化シリコン膜２０と、結晶化シリコン膜２０に形成された第２のトランジスタとを具備する。第１のトランジスタの動作電圧は、例えば１００Ｖ〜１０００Ｖであり、第２のトランジスタの動作電圧は、例えば３Ｖ〜５Ｖである。 （もっと読む）

【課題】小型の半導体装置を提供する。
【解決手段】半導体装置１において、単結晶シリコンからなる基板２を設け、基板２の表面の素子領域Ａに素子３を形成する。素子３は、半導体装置１の本来の機能を果たす機能素子である。また、基板２上に層間絶縁膜４を形成し、層間絶縁膜４上における保護領域Ｂに多結晶シリコン層５を形成し、多結晶シリコン層５内に素子６を形成する。素子６は素子３を静電気から保護する静電耐圧用保護素子である。更に、層間絶縁膜４上に層間絶縁膜７を形成し、層間絶縁膜７上におけるパッド領域Ｃにパッド８を設ける。そして、保護領域Ｂは素子領域Ａの直上域近傍に設け、パッド領域Ｃは素子領域Ａ及び保護領域Ｂの直上域近傍に設ける。 （もっと読む）