基板上に積層され自己整合された部品の製造方法
【課題】基板上に積層され自己整合された部品の製造方法を提供する。
【解決手段】基板の一表面に層の積層体を形成する段階であって、積層体が第１犠牲層、第２犠牲層及び表面層を備える段階と、第１犠牲層の一領域をエッチングする段階と、第１犠牲層のエッチングされた領域内及び表面層上に樹脂を堆積する段階と、犠牲層上の樹脂の少なくとも１つの領域に位置合わせされる樹脂の少なくとも１つの領域を第１犠牲層のエッチングされた領域に残すために樹脂をリソグラフィする段階と、第１犠牲層のエッチングされた領域内及び犠牲層上の除去された樹脂を残っている樹脂を制限するための材料で置換する段階と、第１犠牲層のエッチングされた領域内及び表面層上の残っている樹脂の領域を除去して部品の製造に対する専用の領域を提供する段階と、専用の領域内に部品の要素を形成する段階と、第２犠牲層の一領域を選択的にエッチングする段階と、を備える。
【解決手段】基板の一表面に層の積層体を形成する段階であって、積層体が第１犠牲層、第２犠牲層及び表面層を備える段階と、第１犠牲層の一領域をエッチングする段階と、第１犠牲層のエッチングされた領域内及び表面層上に樹脂を堆積する段階と、犠牲層上の樹脂の少なくとも１つの領域に位置合わせされる樹脂の少なくとも１つの領域を第１犠牲層のエッチングされた領域に残すために樹脂をリソグラフィする段階と、第１犠牲層のエッチングされた領域内及び犠牲層上の除去された樹脂を残っている樹脂を制限するための材料で置換する段階と、第１犠牲層のエッチングされた領域内及び表面層上の残っている樹脂の領域を除去して部品の製造に対する専用の領域を提供する段階と、専用の領域内に部品の要素を形成する段階と、第２犠牲層の一領域を選択的にエッチングする段階と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に積層され自己整合された部品の製造方法に関連する。
【０００２】
本発明は、それに限らないが、電子部品、電子部品の部分、ＭＥＭＳの要素などを構成する自己整合され積層された機能の形成に当てはまる。
【背景技術】
【０００３】
他方の上に一方が位置する積層された部品の形成は、マイクロ電子技術または他の分野（ＭＥＭＳなど）における特定の成功で知られている。トランジスタ及びＭＥＭＳなどの部品を積層することさえも可能である。しかしながら、このコンセプトは、しばしば複雑で、熱負荷が大きく、及び／又は、コストが嵩む（シリコンの再結晶化、分子成長、接点を用いた再成長、多くのリソグラフィなど）方法を利用する。
【０００４】
積み重ねられた機能を構成するための周知の技術の中には、以下の技術が引用され得る。
【０００５】
第１の技術は、コンタクトホールを用いた繰り返しのエピタキシャル成長を行う。エピタキシャル成長は、レーザーを利用したものである。この技術は、３ＤＳＲＡＭを形成する範囲において提案されている。この点に関して以下の文献（“High Speed and Highly Cost effective 72M bit density S3SRAM Technology with Doubly Stacked Si Layers， Peripheral only CoSix layers and Tungsten Shunt W/L Scheme for Standalone and Embedded Memory” of S．-M． JUNG et al．， VLSI Technology， 2007 IEEE Symposium on， 12-14 June 2007， pages 82-83）が参照され得る。
【０００６】
さらに、共に部品を位置合わせすることを可能にする技術が知られる。それは、以下の段階を含む：
−第１に、薄膜から構成される橋（ブリッジ）が基板上に形成される。
−基板上に樹脂層が堆積される。この橋が樹脂内に浸される。
−この樹脂は、薄膜を通過し、橋の上下で電子線にさらされる位置合わせ樹脂領域を得るために十分に強力な電子線に局所的にさらされる。
−この樹脂は、橋の上下に位置合わせされる樹脂領域を単に保つように現像される。
【０００７】
この技術は、文献ＵＳ２００５／００３７６０３に対応する文献ＦＲ−Ａ−２８５８８７６において特に利用されている。
【０００８】
さらに、シリコンと比較してＨＣｌ気体を用いたＳｉＧｅの選択的なエッチングの方法が知られている。選択的にシリコンと比較される、ＨＣｌ気体を用いたＳｉＧｅのエッチングの速度は、特に、エッチング温度及びＳｉＧｅのゲルマニウムの百分率の関数である。これに関して文献ＵＳ２００７／０１９０７８７が参照される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２００５／００３７６０３号明細書
【特許文献２】仏国特許出願公開第２８５８８７６号明細書
【特許文献３】米国特許出願公開第２００７／０１９０７８７号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
以前に記載されたように、自己整合され積層された機能の形成は、高い熱負荷の方法（コンタクトホールを用いたシリコンの再結晶化）、複雑な方法（レーザー支援エピタキシャル成長）または高価な方法（数セットのリソグラフィマスクの使用）の使用を必要とする。
【００１１】
本発明は、いくつか（少なくとも２つ）のレベルに、自己整合され、絶縁層によって互い（半導体、微小共振器）に電気的に絶縁された部品を積層する方法を記載するシリコンの再結晶化、コンタクトを用いた再成長の方法は必要なく、それによって熱負荷制限を限定する。この積層体は、エピタキシャル成長による第１動作によって定義される。次いで、選択的なエッチング及び自己整合リソグラフィの使用は、膜を介して動作することを可能にする。
【課題を解決するための手段】
【００１２】
本発明の対象は、
−部品の製造を可能にする一の表面を有する、単結晶シリコンで作られる基板を提供する段階と、
−前記基板の前記表面に層の積層体を形成する段階であって、前記積層体が、前記基板の前記表面に形成され、単結晶ＳｉＧｅで作られる第１の犠牲層と、前記第１の犠牲層に形成され、単結晶ＳｉＧｅで作られる第２の犠牲層と、部品の製造を可能にし、前記第２の犠牲層に形成され、単結晶シリコンで作られる表面層と、を備え、前記第１の犠牲層のゲルマニウム濃度が３０％から１００％であり、前記第２の犠牲層のゲルマニウム濃度が１０％から３０％であり、前記第１の犠牲層のゲルマニウム濃度が前記第２の犠牲層のゲルマニウム濃度より少なくとも１５％高く、前記積層体の前記層が、前記第１の犠牲層の少なくとも１つの領域及び前記第２の犠牲層の少なくとも１つの領域に対する接続を可能にするように形成され、これらの領域が積層される段階と、
キャリアガスによって運ばれる気体のＨＣｌを含む気体混合物によって、４５０℃から９００℃の温度で、前記第１の犠牲層の前記領域を選択的にエッチングする段階であって、前記第２の犠牲層及び前記表面層が、前記第１の犠牲層のエッチングされる領域上に橋を形成する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に樹脂を堆積する段階であって、前記樹脂が、焼鈍し後に誘電体材料に変態する樹脂である段階と、
前記犠牲層上の樹脂の少なくとも１つの領域に位置合わせされる樹脂の少なくとも１つの領域を前記第１の犠牲層のエッチングされた領域に残すために前記前の段階で堆積された樹脂をリソグラフィする段階と、
前記第１の犠牲層のエッチングされた領域内及び犠牲層上の、前記リソグラフィ段階中に除去された前記樹脂を、前記残っている樹脂を制限するための材料で置換する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に残っている前記樹脂の領域を除去して前記部品の製造に対する専用の領域を提供する段階と、
前記専用の領域内に部品の要素を形成する段階と、
前記第２の犠牲層の前記領域を選択的にエッチングする段階であって、前記表面層が、前記第２の犠牲層の前記エッチングされた領域上に橋を形成する段階と、
を備える、基板上に積層され自己整合される部品の製造方法である。
【００１３】
前記基板を提供する段階は、シリコン固体基板、ＳＯＩ基板、ｓＳＯＩ基板、ＸｓＳＯＩ基板及びＳｉＧｅ仮想基板から選択される基板を提供することからなり得る。前記基板の表面は、少なくとも１つの部品または少なくとも１つの部品の部分を含み得る。
【００１４】
好ましくは、前記第１の犠牲層のエッチングされた領域内に堆積された樹脂及び前記表面層上に堆積された樹脂は、露光及び／又は焼鈍し後に誘電体材料に変態する樹脂であり、例えばＨＳＱ（水素シルセスキオキサン）樹脂である。
【００１５】
前記制限材料（８、９）は、シリコン窒化物であり得る。
【００１６】
一実施形態によれば、前記部品の要素を形成する段階は、少なくとも１つのトランジスタゲート要素の形成を含む。
【００１７】
代替の実施形態によれば、前記第２の犠牲層の前記領域を選択的にエッチングする段階に続いて、前記第２の犠牲層のエッチングされた領域を電気絶縁材料で満たす段階が行われる。この材料は、シリコン酸化物であり得る。
【００１８】
前記制限材料を除去する段階が提供され得る。
【００１９】
前記リソグラフィ段階は、前記第２の犠牲層を通過する電子線によって行われ得る。
【００２０】
それは、０．１ｎｍから４１ｎｍの波長の電磁放射線によって行われ、前記表面層に堆積された樹脂に適用される前記電磁放射線の少なくとも５０％が、前記第１の犠牲層のエッチングされた領域に堆積された樹脂に伝達されるように、前記表面層の厚さと同様に前記表面層に堆積された樹脂の厚さ及び性質が選択され得る。特定の実施形態によれば、前記電磁放射線の波長は、１２．５ｎｍから１５ｎｍである。
【図面の簡単な説明】
【００２１】
【図１Ａ】図１Ａは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｂ】図１Ｂは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｃ】図１Ｃは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｄ】図１Ｄは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｅ】図１Ｅは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｆ】図１Ｆは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｇ】図１Ｇは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｈ】図１Ｈは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｉ】図１Ｉは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｊ】図１Ｊは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図２】図２は、ＣＭＯＳ技術で形成されるインバータの電気回路図である。
【図３Ａ】図３Ａは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの断面図である。
【図３Ｂ】図３Ｂは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの上面図である。
【発明を実施するための形態】
【００２２】
限定されない例として与えられる以下の詳細な説明を読み、添付の図面を参照することによって、本発明はより理解され、他の利点及び特徴がより明らかになるだろう。
図１Ａから１Ｊは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
図２は、ＣＭＯＳ技術で形成されるインバータの電気回路図である。
図３Ａ及び図３Ｂは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの断面図及び上面図をそれぞれ示す。
【００２３】
図１Ａから図１Ｊは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。簡略化のために、単一の部品の製造が表されている。
【００２４】
図１Ａは、部品の製造を可能にする、一表面２を有する基板１を示す。層の積層体が基板１の表面２に形成される。この積層体は、基板１の表面２に形成される第１の犠牲層３、第１の犠牲層３に形成される第２の犠牲層４、及び、部品の製造を可能にし、第２の犠牲層４に形成される表面層５を備える。
【００２５】
積層体の様々な層は、第１の犠牲層３の少なくとも１つの領域及び第２の犠牲層４の少なくとも１つの領域に接続（アクセス）することができるように形成される。この実施例において、表面層５は、図１Ａに表されていない少なくとも１つの領域を有し、それを、犠牲層３及び４の外側の基板１と一体となるようにする。
【００２６】
選択的にエッチングされる領域への接続は、フォトリソグラフィ段階及びそれに続くエッチング段階によって達成され得る。それは、ＳＯＮ（Silicon On Nothing）またはＬＳＯＩ（Localized Silicon On Insulator）構造の形成をもたらす技術的な段階によっても達成され得る。ＳＯＮ構造において、文献（“Silicon-on-Nothing (SON)-an innovative process for advanced CMOS” of M．JURCZAK et al．， IEEE Transactions on Electron Devices， vol．47， n°11， pages 2179 to 2187， November 2000）が参照され得る。ＬＳＯＩ構造において、文献（“Localized SOI Technology: an innovative Low Cost self-aligned process for Ultra Thin Si-Film on thin BOX integration for Low Power applications” of S．MONFRAY et al．， Electron Devices Meeting， 2007， IEDM 2007， IEEE International， pages 693 to 696， 10-12 December 2007， and document US 2007/0190754）が参照され得る。
【００２７】
図１Ａから図１Ｊを対象とするこの実施例において、基板１は、単結晶シリコン固体の基板であり、犠牲層３及び４は、異なるＧｅ濃度を有して単結晶ＳｉＧｅで作られ、犠牲層５は、単結晶シリコンで作られる。犠牲層３は、犠牲層４のＧｅ濃度より高いＧｅ濃度を有する。犠牲層３が高いＧｅ濃度として知られている一方で、犠牲層４は、低いＧｅ濃度として知られている。
【００２８】
犠牲層３及び４のＧｅ濃度の差は、犠牲層４と比べて犠牲層３の選択的エッチングを可能にし、単結晶シリコンの存在下でこれを可能にする。
【００２９】
犠牲層３、４及び表面層５は、当業者に周知の技術に従ってエピタキシャル成長によって基板１の表面２に形成され得る。
【００３０】
次いで、選択的なエッチングの段階が行われ、それは、図１Ｂに示されるように犠牲層３を除去することを可能にする。
【００３１】
このエッチングは、７００℃以下のエッチング温度で、キャリアガスと混合された塩酸ＨＣｌを用いた化学気相エッチング（ＣＶＥ）によって行われる。
【００３２】
この選択的なエッチングは、何れの場合にも、形成された自己整合機能の品質を落とすことがない。それは実施することが簡単である。従来の技術によれば、ＣＦ４／Ａｒプラズマ法または湿式法によるエッチング方法によって形成することが可能であると思われる。エッチングは、例えば水素または窒素であるキャリアガスの存在下で行われるだろう。
【００３３】
高いＧｅ濃度の犠牲層（層３）のゲルマニウム濃度は、３０％以上である一方で、低いＧｅ濃度の犠牲層（層４）のゲルマニウム濃度は、１０％以上で３０％未満である。２つの犠牲層の間のゲルマニウム濃度の差は、少なくとも１５％である。
【００３４】
犠牲層３の厚さは、５ｎｍから３０ｎｍである。犠牲層４の厚さは、５ｎｍから１００ｎｍである。
【００３５】
ＳｉＧｅで作られる犠牲層の厚さは、積層体に欠陥が生じず、高いゲルマニウム濃度の層と低いゲルマニウム濃度の層との間の良好なエッチング選択比を維持するように選択される。“低いＧｅ濃度ＳｉＧｅ層／高いＧｅ濃度ＳｉＧｅ層”の厚さの比は、１／６から２０であり得る。有利には、この比は、１以上である。これは、ＳｉＧｅの層間の良好なエッチング選択比を保つことを可能にする。
【００３６】
当業者は、形成される部品の正しい動作に有害であろう、積層体内に結晶欠陥を生じさせないために、これらの層内における可塑性緩和を引き起こさないようにこの犠牲層の厚さとそれらのゲルマニウム濃度の適合の仕方を知っているだろう。
【００３７】
エッチング温度は、４５０℃から９００℃である。有利には、エッチング温度は、７００℃以下に選択されるだろう。この温度で、エッチングは、異なるゲルマニウム濃度を有する２つのＳｉＧｅ層間において選択的であることに加えて、周囲のシリコン（基板及び犠牲層）に対して非常に選択的であり、シリコンのエッチング速度は無視することができる（０．１ｎｍ／ｍｉｎ未満）。
【００３８】
エッチング中における気体の混合物の総圧力は、例えば２００から１０１３００Ｐａである。水素の分圧は、２０から２４０００Ｐａにまで及ぶ範囲に位置し得る。気体のエッチング混合物の流量は、標準的な毎分数リットルから標準的な毎分数十リットルであろう。塩酸の流量は、毎分数百立方センチメートルから毎分数十立方センチメートルであろう。エッチング時間は、数秒から数百秒に位置するだろう。
【００３９】
低圧、有利には、総圧で数千Ｐａ及びＨＣｌの分圧で数十Ｐａの圧力は、犠牲層間のエッチング選択比を改善するために選択され得る。その正反対で、高いエッチング圧力は、良好なエッチング速度を得るために選択され得る（有利には、総圧及び分圧で数万Ｐａ）。当業者は、ＳｉＧｅ層における大きな選択比、及び、大きなエッチング速度、すなわち、０．１ｎｍ／ｍｉｎを超えるエッチング速度を保つために、エッチング温度及び圧力を適合させ、エッチング速度及び選択比の良好な妥協点を見出す方法を知っている。
【００４０】
２つのＳｉＧｅ層間の濃度の差が大きくなればなるほど、エッチング選択比が良好になる。高いＧｅ濃度のＳｉＧｅ層におけるゲルマニウムの割合が高くなればなるほど、選択比を良好に制御するためのエッチング温度及び圧力を低減させることがより可能になる。最終的に、総圧の増加、特にＨＣｌの分圧の増加は、エッチング速度を増加させるが、所定の濃度差においてＳｉＧｅ層間の選択比を悪化させる。例えば“ストレインドＳＯＩ”、“バッファＳｉＧｅ”などである、固体シリコン以外の元の出発基板は、堆積される層の厚さ及びゲルマニウム濃度における自由度の悪化を増加し、良好なエッチング選択比を得ることを可能にするだろう。前記方法の使用者は、必須のエッチング速度及び選択比を得るために、条件（温度及び圧力）、特にＳｉＧｅ層の組成を見出す方法を知るだろう。
【００４１】
この選択的なエッチング段階の最後に、第２の犠牲層４及び表面層５は、第１の犠牲層のエッチングされた領域上に橋を形成する。
【００４２】
次の段階は、第１の犠牲層のエッチングされた領域内の樹脂の堆積及びその犠牲層を被覆するための犠牲層上における樹脂の堆積を含む。図１Ｃは、得られた構造体を示し、それは、基板１と第２の犠牲層４との間の樹脂層６、及び、犠牲層５を覆う樹脂層７を含む。
【００４３】
層６及び７を形成する樹脂は、焼鈍し後に誘電体材料に変態する樹脂である。誘電体層を得ることについての事実は、この構造体がこの方法の熱負荷に耐えることを可能にする。好ましくは、ＨＳＱ（水素シルセスキオキサン）樹脂が選択され、それは、この方法の以下の段階によって生じる熱負荷に耐えることを可能にするだろう。この樹脂は、２０００回／分の速度で堆積され得る。
【００４４】
次いで、例えば、表面層５及び第２の犠牲層４を通過した後に、樹脂層７及び樹脂層６を同時に感光性にする電子ビームによって前の段階において堆積された樹脂のリソグラフィの段階が行われる。電子ビームは、１０ｋｅＶを超えるエネルギー、例えば７００μＣ／Ｃｍ２あたり１００ｅＶのエネルギーを有する。この実施例において、樹脂の現像において、犠牲層５上の樹脂領域１７と一直線になって第１の犠牲層のエッチングされた領域に、誘電体に変態される樹脂領域１６が得られた（図１Ｄ参照）。
【００４５】
リソグラフィ段階は、０．１ｎｍから４１ｎｍの波長、好ましくは１２．５ｎｍから１５ｎｍの波長の電磁放射線によって行われ得る。表面層に堆積された樹脂に適用される電磁放射線の少なくとも５０％が、第１の犠牲層のエッチングされた領域に堆積された樹脂に伝達されるように、犠牲層の厚さに加えて犠牲層上に堆積された樹脂層の性質及び厚さが選択される。
【００４６】
第１の犠牲層のエッチングされた領域内及び表面層５上における、リソグラフィ段階中に除去される樹脂は、樹脂領域１６及び１７を制限する材料によって置換される。この制限材料は、例えばシリコン窒化物である。この材料は、ＬＰＣＶＤによって堆積され得る。図１Ｅは、得られた構造体を示し、層８は、基板１と第２の犠牲層４との間において樹脂領域１６を制限し、層９は、犠牲層５上において樹脂領域１７を制限する。化学機械的研磨（ＣＭＰ）動作は、誘電体材料に変態される樹脂の領域１７をさらすことを可能にする。
【００４７】
次いで、残っている樹脂領域１６及び１７のエッチングが行われる。使用された樹脂がＨＳＱである場合、湿式ＨＦエッチングが使用され得る。図１Ｆに示されるように、エッチングされ位置合わせされる領域２６、２７が得られる。
【００４８】
この構造体は、エッチングされ位置合わせされた領域に部品要素を受容するために用意される。これらの部品要素は、図１Ｇにおいて符号３６及び３７で参照されるが、例えば、ＨｆＯ２、ＴｉＮ、多結晶シリコン積層体であるゲート積層体を形成するために堆積された層から構成される。樹脂領域１６（図１Ｅ参照）のエッチングに関して、要素３６の構成は、犠牲層及び表面層の積層体の様々な層の形成中に提供される接続から可能である。
【００４９】
次いで、第２の犠牲層の除去が、例えばＣＦ４等方性プラズマを使って、図１Ｈに表される構造体を得るために行われる。次いで、表面層５は、第２の犠牲層のエッチングされた領域上に橋を形成する。
【００５０】
第２の犠牲層の位置において、互いに将来の部品と電気的に分離するのに役立つ誘電体材料は、表面シリコン層５を制限する層８を分離する空間を満たすために導入される。それは、例えば、ＬＰＣＶＤによって形成されるシリコン酸化物１０（高温酸化物用にはＨＴＯ）である。図１Ｉは、得られた構造体を示す。誘電層１０の厚さを定義する犠牲層４の厚さは、積層された装置間における結合を最小限に減らすことができるように可能な限り厚く選択されるだろう。
【００５１】
次いで、自己整合されたゲート積層体３６及び３７を有し、図１Ｊに表される構造体を提供するために、制限層は、例えばＨ３ＰＯ４の溶液を用いて等方性エッチングによって除去される。
【００５２】
次いで、この方法は、当業者に周知の段階（スペーサを形成する等）が続けられ得る。
【００５３】
前記の実施例は、単結晶シリコンから作られた固体基板を用いて開始した。シリコンの場合、他の基板が使用され得る。Ｓｉ（００１）基板は別として、ｓＳＯＩ、ＸｓＳＯＩ基板またはＳｉＧｅの仮想基板は、厚さにおける自由度及び中間層のゲルマニウム濃度を増加し、最良のエッチング選択比を得るために使用され得る。（００１）以外の配向の基板、例えばＳｉ（１１０）、Ｓｉ（１１１）などを用いることも考えられ得る。
【００５４】
本発明の適用の例は、図２、図３Ａ及び図３Ｂを参照して以下に与えられるだろう。
【００５５】
インバータは、ＣＭＯＳ技術における基本的な論理ゲートである。それは、図２の略図に示されるような接続されたＮＭＯＳトランジスタ及びＰＭＯＳトランジスタで構成される。インバータの入力は、ＩＮとして知られ、その出力は、ＯＵＴとして知られる。
【００５６】
図３Ａ及び図３Ｂは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの断面図及び上面図をそれぞれ示す。
【００５７】
図３Ａにおいて、図１Ｊに表された構造体の様々な要素は、同一の符号で表される。この構造体は、ＳＴＩ（シャロートレンチ分離）として知られる絶縁トレンチ２０によって、基板１に形成される他の部品から分離される。
【００５８】
符号２１、２２及び２３は、トランジスタに対する電気的接続を示す。接続２１は、トランジスタの１つのドレインを他のトランジスタのソースに接続し、インバータのＯＵＴ出力を保証する。トランジスタのゲートは、同一のポテンシャルにある。
【００５９】
被覆材料は、図３Ａにおいて符号３０で示されるが、例えばＳｉＯ２である低密度材料であり得る。
【００６０】
図３Ｂに表される上面図において、接続２１、２２及び２３、及びゲート積層体３７が示される。符号２４は、２つのゲートに対する共通接点を表す。符号３１及び３２は、例えばＰＭＯＳである基板の活性領域、及び、例えばＮＭＯＳである犠牲層をそれぞれ示す。
【００６１】
特定の構造体が以下の条件で形成された：
−Ｓｉ基板、
−２３ｎｍの厚さの、４０％のＧｅを有するＳｉＧｅで作られた第１の犠牲層、
−３８ｎｍの厚さの、２０％のＧｅを有するＳｉＧｅで作られた第２の犠牲層、
−３３ｎｍの厚さの、Ｓｉの表面層、
−４０ｎｍの厚さの、シリコン窒化物による封止。
【００６２】
適用されたエッチング温度は、５５０から６００℃に位置する。使用されたキャリアガスは、水素であり、エッチングガスは、ＨＣｌであった。ＨＣｌ及びＨ２の分圧は、それぞれ約２４０００Ｐａ及び１６０００Ｐａであった。
【符号の説明】
【００６３】
１ 基板
２ 表面
３ 第１の犠牲層
４ 第２の犠牲層
５ 表面層
６ 樹脂領域
７ 樹脂領域
８ 制限材料
９ 制限材料
１０ 制限材料
１６ 樹脂領域
１７ 樹脂領域
２０ 絶縁トレンチ
２１ 接続
２２ 接続
２３ 接続
２４ 共通接点
２６ 専用の領域
２７ 専用の領域
３０ 被覆材料
３１ 活性領域
３２ 犠牲層
３６ 部品
３７ 部品
【技術分野】
【０００１】
本発明は、基板上に積層され自己整合された部品の製造方法に関連する。
【０００２】
本発明は、それに限らないが、電子部品、電子部品の部分、ＭＥＭＳの要素などを構成する自己整合され積層された機能の形成に当てはまる。
【背景技術】
【０００３】
他方の上に一方が位置する積層された部品の形成は、マイクロ電子技術または他の分野（ＭＥＭＳなど）における特定の成功で知られている。トランジスタ及びＭＥＭＳなどの部品を積層することさえも可能である。しかしながら、このコンセプトは、しばしば複雑で、熱負荷が大きく、及び／又は、コストが嵩む（シリコンの再結晶化、分子成長、接点を用いた再成長、多くのリソグラフィなど）方法を利用する。
【０００４】
積み重ねられた機能を構成するための周知の技術の中には、以下の技術が引用され得る。
【０００５】
第１の技術は、コンタクトホールを用いた繰り返しのエピタキシャル成長を行う。エピタキシャル成長は、レーザーを利用したものである。この技術は、３ＤＳＲＡＭを形成する範囲において提案されている。この点に関して以下の文献（“High Speed and Highly Cost effective 72M bit density S3SRAM Technology with Doubly Stacked Si Layers， Peripheral only CoSix layers and Tungsten Shunt W/L Scheme for Standalone and Embedded Memory” of S．-M． JUNG et al．， VLSI Technology， 2007 IEEE Symposium on， 12-14 June 2007， pages 82-83）が参照され得る。
【０００６】
さらに、共に部品を位置合わせすることを可能にする技術が知られる。それは、以下の段階を含む：
−第１に、薄膜から構成される橋（ブリッジ）が基板上に形成される。
−基板上に樹脂層が堆積される。この橋が樹脂内に浸される。
−この樹脂は、薄膜を通過し、橋の上下で電子線にさらされる位置合わせ樹脂領域を得るために十分に強力な電子線に局所的にさらされる。
−この樹脂は、橋の上下に位置合わせされる樹脂領域を単に保つように現像される。
【０００７】
この技術は、文献ＵＳ２００５／００３７６０３に対応する文献ＦＲ−Ａ−２８５８８７６において特に利用されている。
【０００８】
さらに、シリコンと比較してＨＣｌ気体を用いたＳｉＧｅの選択的なエッチングの方法が知られている。選択的にシリコンと比較される、ＨＣｌ気体を用いたＳｉＧｅのエッチングの速度は、特に、エッチング温度及びＳｉＧｅのゲルマニウムの百分率の関数である。これに関して文献ＵＳ２００７／０１９０７８７が参照される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願公開第２００５／００３７６０３号明細書
【特許文献２】仏国特許出願公開第２８５８８７６号明細書
【特許文献３】米国特許出願公開第２００７／０１９０７８７号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
以前に記載されたように、自己整合され積層された機能の形成は、高い熱負荷の方法（コンタクトホールを用いたシリコンの再結晶化）、複雑な方法（レーザー支援エピタキシャル成長）または高価な方法（数セットのリソグラフィマスクの使用）の使用を必要とする。
【００１１】
本発明は、いくつか（少なくとも２つ）のレベルに、自己整合され、絶縁層によって互い（半導体、微小共振器）に電気的に絶縁された部品を積層する方法を記載するシリコンの再結晶化、コンタクトを用いた再成長の方法は必要なく、それによって熱負荷制限を限定する。この積層体は、エピタキシャル成長による第１動作によって定義される。次いで、選択的なエッチング及び自己整合リソグラフィの使用は、膜を介して動作することを可能にする。
【課題を解決するための手段】
【００１２】
本発明の対象は、
−部品の製造を可能にする一の表面を有する、単結晶シリコンで作られる基板を提供する段階と、
−前記基板の前記表面に層の積層体を形成する段階であって、前記積層体が、前記基板の前記表面に形成され、単結晶ＳｉＧｅで作られる第１の犠牲層と、前記第１の犠牲層に形成され、単結晶ＳｉＧｅで作られる第２の犠牲層と、部品の製造を可能にし、前記第２の犠牲層に形成され、単結晶シリコンで作られる表面層と、を備え、前記第１の犠牲層のゲルマニウム濃度が３０％から１００％であり、前記第２の犠牲層のゲルマニウム濃度が１０％から３０％であり、前記第１の犠牲層のゲルマニウム濃度が前記第２の犠牲層のゲルマニウム濃度より少なくとも１５％高く、前記積層体の前記層が、前記第１の犠牲層の少なくとも１つの領域及び前記第２の犠牲層の少なくとも１つの領域に対する接続を可能にするように形成され、これらの領域が積層される段階と、
キャリアガスによって運ばれる気体のＨＣｌを含む気体混合物によって、４５０℃から９００℃の温度で、前記第１の犠牲層の前記領域を選択的にエッチングする段階であって、前記第２の犠牲層及び前記表面層が、前記第１の犠牲層のエッチングされる領域上に橋を形成する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に樹脂を堆積する段階であって、前記樹脂が、焼鈍し後に誘電体材料に変態する樹脂である段階と、
前記犠牲層上の樹脂の少なくとも１つの領域に位置合わせされる樹脂の少なくとも１つの領域を前記第１の犠牲層のエッチングされた領域に残すために前記前の段階で堆積された樹脂をリソグラフィする段階と、
前記第１の犠牲層のエッチングされた領域内及び犠牲層上の、前記リソグラフィ段階中に除去された前記樹脂を、前記残っている樹脂を制限するための材料で置換する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に残っている前記樹脂の領域を除去して前記部品の製造に対する専用の領域を提供する段階と、
前記専用の領域内に部品の要素を形成する段階と、
前記第２の犠牲層の前記領域を選択的にエッチングする段階であって、前記表面層が、前記第２の犠牲層の前記エッチングされた領域上に橋を形成する段階と、
を備える、基板上に積層され自己整合される部品の製造方法である。
【００１３】
前記基板を提供する段階は、シリコン固体基板、ＳＯＩ基板、ｓＳＯＩ基板、ＸｓＳＯＩ基板及びＳｉＧｅ仮想基板から選択される基板を提供することからなり得る。前記基板の表面は、少なくとも１つの部品または少なくとも１つの部品の部分を含み得る。
【００１４】
好ましくは、前記第１の犠牲層のエッチングされた領域内に堆積された樹脂及び前記表面層上に堆積された樹脂は、露光及び／又は焼鈍し後に誘電体材料に変態する樹脂であり、例えばＨＳＱ（水素シルセスキオキサン）樹脂である。
【００１５】
前記制限材料（８、９）は、シリコン窒化物であり得る。
【００１６】
一実施形態によれば、前記部品の要素を形成する段階は、少なくとも１つのトランジスタゲート要素の形成を含む。
【００１７】
代替の実施形態によれば、前記第２の犠牲層の前記領域を選択的にエッチングする段階に続いて、前記第２の犠牲層のエッチングされた領域を電気絶縁材料で満たす段階が行われる。この材料は、シリコン酸化物であり得る。
【００１８】
前記制限材料を除去する段階が提供され得る。
【００１９】
前記リソグラフィ段階は、前記第２の犠牲層を通過する電子線によって行われ得る。
【００２０】
それは、０．１ｎｍから４１ｎｍの波長の電磁放射線によって行われ、前記表面層に堆積された樹脂に適用される前記電磁放射線の少なくとも５０％が、前記第１の犠牲層のエッチングされた領域に堆積された樹脂に伝達されるように、前記表面層の厚さと同様に前記表面層に堆積された樹脂の厚さ及び性質が選択され得る。特定の実施形態によれば、前記電磁放射線の波長は、１２．５ｎｍから１５ｎｍである。
【図面の簡単な説明】
【００２１】
【図１Ａ】図１Ａは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｂ】図１Ｂは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｃ】図１Ｃは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｄ】図１Ｄは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｅ】図１Ｅは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｆ】図１Ｆは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｇ】図１Ｇは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｈ】図１Ｈは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｉ】図１Ｉは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図１Ｊ】図１Ｊは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
【図２】図２は、ＣＭＯＳ技術で形成されるインバータの電気回路図である。
【図３Ａ】図３Ａは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの断面図である。
【図３Ｂ】図３Ｂは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの上面図である。
【発明を実施するための形態】
【００２２】
限定されない例として与えられる以下の詳細な説明を読み、添付の図面を参照することによって、本発明はより理解され、他の利点及び特徴がより明らかになるだろう。
図１Ａから１Ｊは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。
図２は、ＣＭＯＳ技術で形成されるインバータの電気回路図である。
図３Ａ及び図３Ｂは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの断面図及び上面図をそれぞれ示す。
【００２３】
図１Ａから図１Ｊは、本発明による、基板上に積層され自己整合された部品の製造方法の実施形態の様々な段階を示す断面図である。簡略化のために、単一の部品の製造が表されている。
【００２４】
図１Ａは、部品の製造を可能にする、一表面２を有する基板１を示す。層の積層体が基板１の表面２に形成される。この積層体は、基板１の表面２に形成される第１の犠牲層３、第１の犠牲層３に形成される第２の犠牲層４、及び、部品の製造を可能にし、第２の犠牲層４に形成される表面層５を備える。
【００２５】
積層体の様々な層は、第１の犠牲層３の少なくとも１つの領域及び第２の犠牲層４の少なくとも１つの領域に接続（アクセス）することができるように形成される。この実施例において、表面層５は、図１Ａに表されていない少なくとも１つの領域を有し、それを、犠牲層３及び４の外側の基板１と一体となるようにする。
【００２６】
選択的にエッチングされる領域への接続は、フォトリソグラフィ段階及びそれに続くエッチング段階によって達成され得る。それは、ＳＯＮ（Silicon On Nothing）またはＬＳＯＩ（Localized Silicon On Insulator）構造の形成をもたらす技術的な段階によっても達成され得る。ＳＯＮ構造において、文献（“Silicon-on-Nothing (SON)-an innovative process for advanced CMOS” of M．JURCZAK et al．， IEEE Transactions on Electron Devices， vol．47， n°11， pages 2179 to 2187， November 2000）が参照され得る。ＬＳＯＩ構造において、文献（“Localized SOI Technology: an innovative Low Cost self-aligned process for Ultra Thin Si-Film on thin BOX integration for Low Power applications” of S．MONFRAY et al．， Electron Devices Meeting， 2007， IEDM 2007， IEEE International， pages 693 to 696， 10-12 December 2007， and document US 2007/0190754）が参照され得る。
【００２７】
図１Ａから図１Ｊを対象とするこの実施例において、基板１は、単結晶シリコン固体の基板であり、犠牲層３及び４は、異なるＧｅ濃度を有して単結晶ＳｉＧｅで作られ、犠牲層５は、単結晶シリコンで作られる。犠牲層３は、犠牲層４のＧｅ濃度より高いＧｅ濃度を有する。犠牲層３が高いＧｅ濃度として知られている一方で、犠牲層４は、低いＧｅ濃度として知られている。
【００２８】
犠牲層３及び４のＧｅ濃度の差は、犠牲層４と比べて犠牲層３の選択的エッチングを可能にし、単結晶シリコンの存在下でこれを可能にする。
【００２９】
犠牲層３、４及び表面層５は、当業者に周知の技術に従ってエピタキシャル成長によって基板１の表面２に形成され得る。
【００３０】
次いで、選択的なエッチングの段階が行われ、それは、図１Ｂに示されるように犠牲層３を除去することを可能にする。
【００３１】
このエッチングは、７００℃以下のエッチング温度で、キャリアガスと混合された塩酸ＨＣｌを用いた化学気相エッチング（ＣＶＥ）によって行われる。
【００３２】
この選択的なエッチングは、何れの場合にも、形成された自己整合機能の品質を落とすことがない。それは実施することが簡単である。従来の技術によれば、ＣＦ４／Ａｒプラズマ法または湿式法によるエッチング方法によって形成することが可能であると思われる。エッチングは、例えば水素または窒素であるキャリアガスの存在下で行われるだろう。
【００３３】
高いＧｅ濃度の犠牲層（層３）のゲルマニウム濃度は、３０％以上である一方で、低いＧｅ濃度の犠牲層（層４）のゲルマニウム濃度は、１０％以上で３０％未満である。２つの犠牲層の間のゲルマニウム濃度の差は、少なくとも１５％である。
【００３４】
犠牲層３の厚さは、５ｎｍから３０ｎｍである。犠牲層４の厚さは、５ｎｍから１００ｎｍである。
【００３５】
ＳｉＧｅで作られる犠牲層の厚さは、積層体に欠陥が生じず、高いゲルマニウム濃度の層と低いゲルマニウム濃度の層との間の良好なエッチング選択比を維持するように選択される。“低いＧｅ濃度ＳｉＧｅ層／高いＧｅ濃度ＳｉＧｅ層”の厚さの比は、１／６から２０であり得る。有利には、この比は、１以上である。これは、ＳｉＧｅの層間の良好なエッチング選択比を保つことを可能にする。
【００３６】
当業者は、形成される部品の正しい動作に有害であろう、積層体内に結晶欠陥を生じさせないために、これらの層内における可塑性緩和を引き起こさないようにこの犠牲層の厚さとそれらのゲルマニウム濃度の適合の仕方を知っているだろう。
【００３７】
エッチング温度は、４５０℃から９００℃である。有利には、エッチング温度は、７００℃以下に選択されるだろう。この温度で、エッチングは、異なるゲルマニウム濃度を有する２つのＳｉＧｅ層間において選択的であることに加えて、周囲のシリコン（基板及び犠牲層）に対して非常に選択的であり、シリコンのエッチング速度は無視することができる（０．１ｎｍ／ｍｉｎ未満）。
【００３８】
エッチング中における気体の混合物の総圧力は、例えば２００から１０１３００Ｐａである。水素の分圧は、２０から２４０００Ｐａにまで及ぶ範囲に位置し得る。気体のエッチング混合物の流量は、標準的な毎分数リットルから標準的な毎分数十リットルであろう。塩酸の流量は、毎分数百立方センチメートルから毎分数十立方センチメートルであろう。エッチング時間は、数秒から数百秒に位置するだろう。
【００３９】
低圧、有利には、総圧で数千Ｐａ及びＨＣｌの分圧で数十Ｐａの圧力は、犠牲層間のエッチング選択比を改善するために選択され得る。その正反対で、高いエッチング圧力は、良好なエッチング速度を得るために選択され得る（有利には、総圧及び分圧で数万Ｐａ）。当業者は、ＳｉＧｅ層における大きな選択比、及び、大きなエッチング速度、すなわち、０．１ｎｍ／ｍｉｎを超えるエッチング速度を保つために、エッチング温度及び圧力を適合させ、エッチング速度及び選択比の良好な妥協点を見出す方法を知っている。
【００４０】
２つのＳｉＧｅ層間の濃度の差が大きくなればなるほど、エッチング選択比が良好になる。高いＧｅ濃度のＳｉＧｅ層におけるゲルマニウムの割合が高くなればなるほど、選択比を良好に制御するためのエッチング温度及び圧力を低減させることがより可能になる。最終的に、総圧の増加、特にＨＣｌの分圧の増加は、エッチング速度を増加させるが、所定の濃度差においてＳｉＧｅ層間の選択比を悪化させる。例えば“ストレインドＳＯＩ”、“バッファＳｉＧｅ”などである、固体シリコン以外の元の出発基板は、堆積される層の厚さ及びゲルマニウム濃度における自由度の悪化を増加し、良好なエッチング選択比を得ることを可能にするだろう。前記方法の使用者は、必須のエッチング速度及び選択比を得るために、条件（温度及び圧力）、特にＳｉＧｅ層の組成を見出す方法を知るだろう。
【００４１】
この選択的なエッチング段階の最後に、第２の犠牲層４及び表面層５は、第１の犠牲層のエッチングされた領域上に橋を形成する。
【００４２】
次の段階は、第１の犠牲層のエッチングされた領域内の樹脂の堆積及びその犠牲層を被覆するための犠牲層上における樹脂の堆積を含む。図１Ｃは、得られた構造体を示し、それは、基板１と第２の犠牲層４との間の樹脂層６、及び、犠牲層５を覆う樹脂層７を含む。
【００４３】
層６及び７を形成する樹脂は、焼鈍し後に誘電体材料に変態する樹脂である。誘電体層を得ることについての事実は、この構造体がこの方法の熱負荷に耐えることを可能にする。好ましくは、ＨＳＱ（水素シルセスキオキサン）樹脂が選択され、それは、この方法の以下の段階によって生じる熱負荷に耐えることを可能にするだろう。この樹脂は、２０００回／分の速度で堆積され得る。
【００４４】
次いで、例えば、表面層５及び第２の犠牲層４を通過した後に、樹脂層７及び樹脂層６を同時に感光性にする電子ビームによって前の段階において堆積された樹脂のリソグラフィの段階が行われる。電子ビームは、１０ｋｅＶを超えるエネルギー、例えば７００μＣ／Ｃｍ２あたり１００ｅＶのエネルギーを有する。この実施例において、樹脂の現像において、犠牲層５上の樹脂領域１７と一直線になって第１の犠牲層のエッチングされた領域に、誘電体に変態される樹脂領域１６が得られた（図１Ｄ参照）。
【００４５】
リソグラフィ段階は、０．１ｎｍから４１ｎｍの波長、好ましくは１２．５ｎｍから１５ｎｍの波長の電磁放射線によって行われ得る。表面層に堆積された樹脂に適用される電磁放射線の少なくとも５０％が、第１の犠牲層のエッチングされた領域に堆積された樹脂に伝達されるように、犠牲層の厚さに加えて犠牲層上に堆積された樹脂層の性質及び厚さが選択される。
【００４６】
第１の犠牲層のエッチングされた領域内及び表面層５上における、リソグラフィ段階中に除去される樹脂は、樹脂領域１６及び１７を制限する材料によって置換される。この制限材料は、例えばシリコン窒化物である。この材料は、ＬＰＣＶＤによって堆積され得る。図１Ｅは、得られた構造体を示し、層８は、基板１と第２の犠牲層４との間において樹脂領域１６を制限し、層９は、犠牲層５上において樹脂領域１７を制限する。化学機械的研磨（ＣＭＰ）動作は、誘電体材料に変態される樹脂の領域１７をさらすことを可能にする。
【００４７】
次いで、残っている樹脂領域１６及び１７のエッチングが行われる。使用された樹脂がＨＳＱである場合、湿式ＨＦエッチングが使用され得る。図１Ｆに示されるように、エッチングされ位置合わせされる領域２６、２７が得られる。
【００４８】
この構造体は、エッチングされ位置合わせされた領域に部品要素を受容するために用意される。これらの部品要素は、図１Ｇにおいて符号３６及び３７で参照されるが、例えば、ＨｆＯ２、ＴｉＮ、多結晶シリコン積層体であるゲート積層体を形成するために堆積された層から構成される。樹脂領域１６（図１Ｅ参照）のエッチングに関して、要素３６の構成は、犠牲層及び表面層の積層体の様々な層の形成中に提供される接続から可能である。
【００４９】
次いで、第２の犠牲層の除去が、例えばＣＦ４等方性プラズマを使って、図１Ｈに表される構造体を得るために行われる。次いで、表面層５は、第２の犠牲層のエッチングされた領域上に橋を形成する。
【００５０】
第２の犠牲層の位置において、互いに将来の部品と電気的に分離するのに役立つ誘電体材料は、表面シリコン層５を制限する層８を分離する空間を満たすために導入される。それは、例えば、ＬＰＣＶＤによって形成されるシリコン酸化物１０（高温酸化物用にはＨＴＯ）である。図１Ｉは、得られた構造体を示す。誘電層１０の厚さを定義する犠牲層４の厚さは、積層された装置間における結合を最小限に減らすことができるように可能な限り厚く選択されるだろう。
【００５１】
次いで、自己整合されたゲート積層体３６及び３７を有し、図１Ｊに表される構造体を提供するために、制限層は、例えばＨ３ＰＯ４の溶液を用いて等方性エッチングによって除去される。
【００５２】
次いで、この方法は、当業者に周知の段階（スペーサを形成する等）が続けられ得る。
【００５３】
前記の実施例は、単結晶シリコンから作られた固体基板を用いて開始した。シリコンの場合、他の基板が使用され得る。Ｓｉ（００１）基板は別として、ｓＳＯＩ、ＸｓＳＯＩ基板またはＳｉＧｅの仮想基板は、厚さにおける自由度及び中間層のゲルマニウム濃度を増加し、最良のエッチング選択比を得るために使用され得る。（００１）以外の配向の基板、例えばＳｉ（１１０）、Ｓｉ（１１１）などを用いることも考えられ得る。
【００５４】
本発明の適用の例は、図２、図３Ａ及び図３Ｂを参照して以下に与えられるだろう。
【００５５】
インバータは、ＣＭＯＳ技術における基本的な論理ゲートである。それは、図２の略図に示されるような接続されたＮＭＯＳトランジスタ及びＰＭＯＳトランジスタで構成される。インバータの入力は、ＩＮとして知られ、その出力は、ＯＵＴとして知られる。
【００５６】
図３Ａ及び図３Ｂは、本発明による、２つのレベルに積層されたＣＭＯＳインバータの断面図及び上面図をそれぞれ示す。
【００５７】
図３Ａにおいて、図１Ｊに表された構造体の様々な要素は、同一の符号で表される。この構造体は、ＳＴＩ（シャロートレンチ分離）として知られる絶縁トレンチ２０によって、基板１に形成される他の部品から分離される。
【００５８】
符号２１、２２及び２３は、トランジスタに対する電気的接続を示す。接続２１は、トランジスタの１つのドレインを他のトランジスタのソースに接続し、インバータのＯＵＴ出力を保証する。トランジスタのゲートは、同一のポテンシャルにある。
【００５９】
被覆材料は、図３Ａにおいて符号３０で示されるが、例えばＳｉＯ２である低密度材料であり得る。
【００６０】
図３Ｂに表される上面図において、接続２１、２２及び２３、及びゲート積層体３７が示される。符号２４は、２つのゲートに対する共通接点を表す。符号３１及び３２は、例えばＰＭＯＳである基板の活性領域、及び、例えばＮＭＯＳである犠牲層をそれぞれ示す。
【００６１】
特定の構造体が以下の条件で形成された：
−Ｓｉ基板、
−２３ｎｍの厚さの、４０％のＧｅを有するＳｉＧｅで作られた第１の犠牲層、
−３８ｎｍの厚さの、２０％のＧｅを有するＳｉＧｅで作られた第２の犠牲層、
−３３ｎｍの厚さの、Ｓｉの表面層、
−４０ｎｍの厚さの、シリコン窒化物による封止。
【００６２】
適用されたエッチング温度は、５５０から６００℃に位置する。使用されたキャリアガスは、水素であり、エッチングガスは、ＨＣｌであった。ＨＣｌ及びＨ２の分圧は、それぞれ約２４０００Ｐａ及び１６０００Ｐａであった。
【符号の説明】
【００６３】
１ 基板
２ 表面
３ 第１の犠牲層
４ 第２の犠牲層
５ 表面層
６ 樹脂領域
７ 樹脂領域
８ 制限材料
９ 制限材料
１０ 制限材料
１６ 樹脂領域
１７ 樹脂領域
２０ 絶縁トレンチ
２１ 接続
２２ 接続
２３ 接続
２４ 共通接点
２６ 専用の領域
２７ 専用の領域
３０ 被覆材料
３１ 活性領域
３２ 犠牲層
３６ 部品
３７ 部品
【特許請求の範囲】
【請求項１】
−部品の製造を可能にする一の表面（２）を有する、単結晶シリコンで作られる基板（１）を提供する段階と、
−前記基板の前記表面に層の積層体を形成する段階であって、前記積層体が、前記基板の前記表面に形成され、単結晶ＳｉＧｅで作られる第１の犠牲層（３）と、前記第１の犠牲層に形成され、単結晶ＳｉＧｅで作られる第２の犠牲層（４）と、部品の製造を可能にし、前記第２の犠牲層に形成され、単結晶シリコンで作られる表面層（５）と、を備え、前記第１の犠牲層（３）のゲルマニウム濃度が３０％から１００％であり、前記第２の犠牲層（４）のゲルマニウム濃度が１０％から３０％であり、前記第１の犠牲層（３）のゲルマニウム濃度が前記第２の犠牲層（４）のゲルマニウム濃度より少なくとも１５％高く、前記積層体の前記層が、前記第１の犠牲層（３）の少なくとも１つの領域及び前記第２の犠牲層（４）の少なくとも１つの領域に対する接続を可能にするように形成され、これらの領域が積層される段階と、
キャリアガスによって運ばれる気体のＨＣｌを含む気体混合物によって、４５０℃から９００℃の温度で、前記第１の犠牲層（３）の前記領域を選択的にエッチングする段階であって、前記第２の犠牲層（４）及び前記表面層（５）が、前記第１の犠牲層（３）のエッチングされる領域上に橋を形成する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層（５）上に樹脂（６、７）を堆積する段階であって、前記樹脂が、焼鈍し後に誘電体材料に変態する樹脂である段階と、
前記犠牲層（５）上の樹脂（１７）の少なくとも１つの領域に位置合わせされる樹脂（１６）の少なくとも１つの領域を前記第１の犠牲層のエッチングされた領域に残すために前記前の段階で堆積された樹脂をリソグラフィする段階と、
前記第１の犠牲層のエッチングされた領域内及び犠牲層（５）上の、前記リソグラフィの段階中に除去された前記樹脂を、前記残っている樹脂を制限するための材料（８、９）で置換する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層（５）上の前記残っている樹脂の領域を除去して前記部品の製造に対する専用の領域（２６、２７）を提供する段階と、
前記専用の領域内に部品（３６、３７）の要素を形成する段階と、
前記第２の犠牲層の前記領域を選択的にエッチングする段階であって、前記表面層（５）が、前記第２の犠牲層の前記エッチングされた領域上に橋を形成する段階と、
を備える、基板上に積層され自己整合される部品の製造方法。
【請求項２】
前記基板（１）を提供する段階が、シリコン固体基板、ＳＯＩ基板、ｓＳＯＩ基板、ＸｓＳＯＩ基板及びＳｉＧｅ仮想基板から選択される基板を提供することからなる、請求項１に記載の製造方法。
【請求項３】
前記基板（１）を提供する段階が、前記表面（２）が少なくとも１つの部品または少なくとも１つの部品の部分を含む基板を提供することからなる、請求項１または２に記載の製造方法。
【請求項４】
前記第１の犠牲層（３）の厚さに対する前記第２の犠牲層（４）の厚さの比が、１／６から２０である、請求項１から３の何れか一項に記載の製造方法。
【請求項５】
前記第１の犠牲層（３）の前記領域を選択的にエッチングする段階は、７００℃以下である、請求項１から４の何れか一項に記載の製造方法。
【請求項６】
前記気体混合物の総圧は、２００から１０１３００Ｐａである、請求項１から５の何れか一項に記載の製造方法。
【請求項７】
前記第１の犠牲層のエッチングされた領域内に堆積された樹脂（６、７）及び前記表面層（５）上に堆積された樹脂は、露光及び／又は焼鈍し後に誘電体材料に変態する樹脂である、請求項１から６の何れか一項に記載の製造方法。
【請求項８】
前記樹脂が、ＨＳＱ（水素シルセスキオキサン）樹脂である、請求項７に記載の製造方法。
【請求項９】
前記制限材料（８、９）が、シリコン窒化物である、請求項１から８の何れか一項に記載の製造方法。
【請求項１０】
前記部品の要素を形成する段階が、少なくとも１つのトランジスタゲート要素の形成を含む、請求項１から９の何れか一項に記載の製造方法。
【請求項１１】
前記第２の犠牲層の前記領域を選択的にエッチングする段階に続いて、前記第２の犠牲層のエッチングされた領域を電気絶縁材料（１０）で満たす段階が行われる、請求項１から１０の何れか一項に記載の製造方法。
【請求項１２】
前記電気絶縁材料が、シリコン酸化物である、請求項１１に記載の製造方法。
【請求項１３】
前記制限材料（１０）を除去する段階が提供される、請求項１から１２の何れか一項に記載の製造方法。
【請求項１４】
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に堆積された樹脂をリソグラフィする段階が、前記第２の犠牲層（４）を通過する電子線によって行われる、請求項１に記載の製造方法。
【請求項１５】
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に堆積された樹脂をリソグラフィする段階が、０．１ｎｍから４１ｎｍの波長の電磁放射線によって行われ、前記表面層に堆積された樹脂に適用される前記電磁放射線の少なくとも５０％が、前記第１の犠牲層のエッチングされた領域に堆積された樹脂（６）に伝達されるように、前記表面層の厚さと同様に前記表面層（５）に堆積された樹脂（７）の厚さ及び性質が選択される、請求項１に記載の製造方法。
【請求項１６】
前記電磁放射線の波長が、１２．５ｎｍから１５ｎｍである、請求項１５に記載の製造方法。
【請求項１】
−部品の製造を可能にする一の表面（２）を有する、単結晶シリコンで作られる基板（１）を提供する段階と、
−前記基板の前記表面に層の積層体を形成する段階であって、前記積層体が、前記基板の前記表面に形成され、単結晶ＳｉＧｅで作られる第１の犠牲層（３）と、前記第１の犠牲層に形成され、単結晶ＳｉＧｅで作られる第２の犠牲層（４）と、部品の製造を可能にし、前記第２の犠牲層に形成され、単結晶シリコンで作られる表面層（５）と、を備え、前記第１の犠牲層（３）のゲルマニウム濃度が３０％から１００％であり、前記第２の犠牲層（４）のゲルマニウム濃度が１０％から３０％であり、前記第１の犠牲層（３）のゲルマニウム濃度が前記第２の犠牲層（４）のゲルマニウム濃度より少なくとも１５％高く、前記積層体の前記層が、前記第１の犠牲層（３）の少なくとも１つの領域及び前記第２の犠牲層（４）の少なくとも１つの領域に対する接続を可能にするように形成され、これらの領域が積層される段階と、
キャリアガスによって運ばれる気体のＨＣｌを含む気体混合物によって、４５０℃から９００℃の温度で、前記第１の犠牲層（３）の前記領域を選択的にエッチングする段階であって、前記第２の犠牲層（４）及び前記表面層（５）が、前記第１の犠牲層（３）のエッチングされる領域上に橋を形成する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層（５）上に樹脂（６、７）を堆積する段階であって、前記樹脂が、焼鈍し後に誘電体材料に変態する樹脂である段階と、
前記犠牲層（５）上の樹脂（１７）の少なくとも１つの領域に位置合わせされる樹脂（１６）の少なくとも１つの領域を前記第１の犠牲層のエッチングされた領域に残すために前記前の段階で堆積された樹脂をリソグラフィする段階と、
前記第１の犠牲層のエッチングされた領域内及び犠牲層（５）上の、前記リソグラフィの段階中に除去された前記樹脂を、前記残っている樹脂を制限するための材料（８、９）で置換する段階と、
前記第１の犠牲層のエッチングされた領域内及び前記表面層（５）上の前記残っている樹脂の領域を除去して前記部品の製造に対する専用の領域（２６、２７）を提供する段階と、
前記専用の領域内に部品（３６、３７）の要素を形成する段階と、
前記第２の犠牲層の前記領域を選択的にエッチングする段階であって、前記表面層（５）が、前記第２の犠牲層の前記エッチングされた領域上に橋を形成する段階と、
を備える、基板上に積層され自己整合される部品の製造方法。
【請求項２】
前記基板（１）を提供する段階が、シリコン固体基板、ＳＯＩ基板、ｓＳＯＩ基板、ＸｓＳＯＩ基板及びＳｉＧｅ仮想基板から選択される基板を提供することからなる、請求項１に記載の製造方法。
【請求項３】
前記基板（１）を提供する段階が、前記表面（２）が少なくとも１つの部品または少なくとも１つの部品の部分を含む基板を提供することからなる、請求項１または２に記載の製造方法。
【請求項４】
前記第１の犠牲層（３）の厚さに対する前記第２の犠牲層（４）の厚さの比が、１／６から２０である、請求項１から３の何れか一項に記載の製造方法。
【請求項５】
前記第１の犠牲層（３）の前記領域を選択的にエッチングする段階は、７００℃以下である、請求項１から４の何れか一項に記載の製造方法。
【請求項６】
前記気体混合物の総圧は、２００から１０１３００Ｐａである、請求項１から５の何れか一項に記載の製造方法。
【請求項７】
前記第１の犠牲層のエッチングされた領域内に堆積された樹脂（６、７）及び前記表面層（５）上に堆積された樹脂は、露光及び／又は焼鈍し後に誘電体材料に変態する樹脂である、請求項１から６の何れか一項に記載の製造方法。
【請求項８】
前記樹脂が、ＨＳＱ（水素シルセスキオキサン）樹脂である、請求項７に記載の製造方法。
【請求項９】
前記制限材料（８、９）が、シリコン窒化物である、請求項１から８の何れか一項に記載の製造方法。
【請求項１０】
前記部品の要素を形成する段階が、少なくとも１つのトランジスタゲート要素の形成を含む、請求項１から９の何れか一項に記載の製造方法。
【請求項１１】
前記第２の犠牲層の前記領域を選択的にエッチングする段階に続いて、前記第２の犠牲層のエッチングされた領域を電気絶縁材料（１０）で満たす段階が行われる、請求項１から１０の何れか一項に記載の製造方法。
【請求項１２】
前記電気絶縁材料が、シリコン酸化物である、請求項１１に記載の製造方法。
【請求項１３】
前記制限材料（１０）を除去する段階が提供される、請求項１から１２の何れか一項に記載の製造方法。
【請求項１４】
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に堆積された樹脂をリソグラフィする段階が、前記第２の犠牲層（４）を通過する電子線によって行われる、請求項１に記載の製造方法。
【請求項１５】
前記第１の犠牲層のエッチングされた領域内及び前記表面層上に堆積された樹脂をリソグラフィする段階が、０．１ｎｍから４１ｎｍの波長の電磁放射線によって行われ、前記表面層に堆積された樹脂に適用される前記電磁放射線の少なくとも５０％が、前記第１の犠牲層のエッチングされた領域に堆積された樹脂（６）に伝達されるように、前記表面層の厚さと同様に前記表面層（５）に堆積された樹脂（７）の厚さ及び性質が選択される、請求項１に記載の製造方法。
【請求項１６】
前記電磁放射線の波長が、１２．５ｎｍから１５ｎｍである、請求項１５に記載の製造方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図２】
【図３Ａ】
【図３Ｂ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】
【図１Ｊ】
【図２】
【図３Ａ】
【図３Ｂ】
【公開番号】特開２０１０−９８３１９（Ｐ２０１０−９８３１９Ａ）
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−２３９５３６（Ｐ２００９−２３９５３６）
【出願日】平成２１年１０月１６日（２００９．１０．１６）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
【公開日】平成２２年４月３０日（２０１０．４．３０）
【国際特許分類】
【出願番号】特願２００９−２３９５３６（Ｐ２００９−２３９５３６）
【出願日】平成２１年１０月１６日（２００９．１０．１６）
【出願人】（５９００００５１４）コミツサリア タ レネルジー アトミーク (429)
【Ｆターム（参考）】
[ Back to top ]