【課題】酸化距離のばらつきが小さい酸化装置を提供する。
【解決手段】水蒸気を発生させる水蒸気発生装置と、該水蒸気発生装置で発生した水蒸気を酸化温度近くまで加熱する水蒸気加熱装置５０３０と、該水蒸気加熱装置５０３０で加熱された水蒸気が供給され、該水蒸気の温度を維持するヒータを有する酸化反応器５０４０と、開閉可能な隔壁５０６０を介して酸化反応器５０４０と連結された準備室５０５０と、酸化対象物を加熱するヒータを有し、酸化対象物が載置されるテーブル装置と、該テーブル装置を駆動し、酸化開始時に酸化対象物を準備室５０５０から酸化反応器５０４０に移動させ、酸化終了後に酸化対象物を酸化反応器５０４０から準備室５０５０に移動させる駆動装置とを備えている。 （もっと読む）

【課題】オン抵抗の増加を抑制できる、絶縁ゲート型電界効果部を有する半導体素子の製造方法および半導体素子を提供する。
【解決手段】絶縁ゲート型電界効果部を有する半導体素子の製造方法であって、以下の工程を備えている。まず、半導体層１１ａが形成される。そして、半導体層１１ａ上に、窒化絶縁膜１５が形成される。そして、窒化絶縁膜１５上に、ゲート電極１６が形成される。上記窒化絶縁膜１５を形成する工程では、主要成分としてアンモニアを含まない原料ガスを用いて、または物理蒸着法を用いて、窒化絶縁膜１５を形成する。 （もっと読む）

【課題】安定なＦＥＴ特性を得ること。
【解決手段】本半導体装置の製造方法は、基板上にＧａＮ系半導体層を形成する工程と、ＡＬＤ装置内で、ゲート絶縁膜の成長温度に比べ高い温度で熱処理を実施し、前記ＧａＮ系半導体層の表面のフッ素を除去する工程Ｓ２０と、前記フッ素を除去する工程Ｓ２０の後、前記ＡＬＤ装置内で、前記ＧａＮ系半導体層の表面に前記ゲート絶縁膜を形成する工程Ｓ１６と、前記ゲート絶縁膜上にゲート電極を形成する工程と、を含む。 （もっと読む）

【課題】ゲート絶縁膜におけるリーク電流を抑制し、安定なＦＥＴ特性を得ること。
【解決手段】本半導体装置の製造方法は、基板上１０にＧａＮ系半導体層１５を形成する工程と、ＧａＮ系半導体層上１５に、ＴＭＡと、Ｏ_２またはＯ_３とを用い、酸化アルミニウムからなるゲート絶縁膜１８をＡＬＤ法により形成する工程と、ゲート絶縁膜１８の上にゲート電極２４を形成する工程と、を含む。本半導体装置の製造方法によれば、ゲート絶縁膜中のリーク電流を抑制し、安定なＦＥＴ特性を得ることができる。 （もっと読む）

【課題】 特性に優れたＭＯＳトランジスタを得ることが可能な半導体装置の製造方法を提供する。
【解決手段】 第１の酸化性雰囲気での第１の熱酸化処理によってＳｉＣ領域１７上にゲート酸化膜２１を形成する工程と、第１の熱酸化処理の後に、第１の酸化性雰囲気の酸素濃度よりも低い酸素濃度を有する第２の酸化性雰囲気において５ｎｍ／時以下の酸化速度で第２の熱酸化処理を行い、ゲート酸化膜の膜厚を増加させる工程と、膜厚の増加したゲート酸化膜上にゲート電極２２を形成する工程とを備える。 （もっと読む）

【課題】大きなトンネル電流が流れ、かつ接合抵抗の制御性のよいトンネル素子およびその製造方法を提供すること。
【解決手段】本発明は、ＧａＡｓを含む半導体膜１０と、半導体膜１０上に設けられた酸化ガリウム膜２０と、酸化ガリウム膜２０上に設けられた導電性膜３０と、を具備し、酸化ガリウム膜２０は、半導体膜１０および導電性膜３０の一方から他方にトンネル電流が流れるトンネル絶縁膜であるトンネル素子およびその製造方法である。 （もっと読む）

【課題】ＭＩＳ−ＨＥＭＴにおいて、閾値電圧の低下を抑制する。
【解決手段】半導体装置は、基板１９と、この基板上に形成されており、電子走行層１３及び電子供給層１５が順次積層されて形成された積層構造体１７とを含む下地１１を具えている。この下地の下地面には、互いに離間し、かつ対向して第１及び第２主電極が形成されている。そして、下地面１１ａの、これら第１主電極４１ａ及び第２主電極４１ｂ間に挟まれた領域内に、ゲート形成用凹部２７が形成されている。更に、半導体装置はゲート絶縁膜２９を具えている。そして、このゲート絶縁膜は、最小でも２．９ｇ／ｃｍ^３の結晶密度で形成されている。また、半導体装置は、ゲート絶縁膜が形成された前記ゲート形成用凹部を埋め込むゲート電極４３を具えている。 （もっと読む）

【課題】高出力長時間駆動時の共振器端面における端面保護膜の膜剥がれを抑制でき、ＣＯＤ耐性の高い、高出力かつ長寿命の窒化物半導体レーザ素子を提供すること。
【解決手段】活性層５の端面からレーザ光を出射する半導体レーザであって、レーザ光が出射される端面上に設けられるとともに、単層または多層の誘電体膜からなる保護膜２０を備える。保護膜２０中の水素濃度分布は略平坦である。活性層５は、Ｇａを構成元素として含むIII族窒化物半導体からなる。保護膜２０は、少なくとも活性層５の端面と直接接する第一保護膜２１と、第一保護膜２１に接する第二保護膜２２とからなる。第二保護膜２２の水素濃度に対する第一保護膜２１の水素濃度の比は、０．５以上かつ２以下である。 （もっと読む）

【課題】高いチャネル移動度を再現性良く実現することができる炭化ケイ素半導体装置およびその製造方法を提供する。
【解決手段】{０００１}面に対して５０°以上６５°以下の範囲内で傾いている表面を有する炭化ケイ素からなる半導体層と、半導体層の表面に接触するように形成された絶縁膜とを備え、半導体層と絶縁膜との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０²¹ｃｍ^-3以上であって、半導体層の表面内において＜−２１１０＞方向に直交する方向±１０°の範囲内にチャネル方向を有する炭化ケイ素半導体装置とその製造方法である。 （もっと読む）

【課題】酸化膜の厚みを精度よく制御でき、かつエピタキシャル層を形成したときに表面荒れを抑制するＩＩＩ−Ｖ族化合物半導体基板の製造方法、エピタキシャルウエハの製造方法、ＩＩＩ−Ｖ族化合物半導体基板およびエピタキシャルウエハを提供する。
【解決手段】ＩＩＩ−Ｖ族化合物半導体基板の製造方法は、以下の工程が実施される。まず、ＩＩＩ−Ｖ族化合物半導体からなる基板が準備される（Ｓ１１）。そして、この基板が酸性溶液で洗浄される（Ｓ１２）。そして、洗浄する工程後に、湿式法により基板上に酸化膜が形成される（Ｓ１３）。 （もっと読む）

【課題】トラッピングを少なくするためにＡｌＧａＮ層を薄くし、またゲート漏洩を減少させるために層を追加して最大駆動電流を増加させるようにする。
【解決手段】高比抵抗半導体層２０と、この高比抵抗半導体層２０上に設けられたバリア半導体層１８と、このバリア半導体層１８に接触するするとともに、バリア半導体層１８の表面部を被覆していないソースおよびドレインコンタクト１３,１４と、バリア半導体層１８の被覆されていない表面上に設けられた絶縁層２４と、この絶縁層２４上に設けられ、ゲート漏洩のバリアを形成するゲートコンタクト１６とを備えている。 （もっと読む）

キャッピング層は、汚染からアクティブチャネルを保護するために、薄膜トランジスタ（ＴＦＴ）のアクティブチャネルの上に堆積してもよい。キャッピング層は、ＴＦＴの性能に影響するかもしれない。キャッピング層があまりに多量の水素、窒素、又は酸素を含んでいるならば、ＴＦＴの閾値電圧、サブスレショルドスロープ、及び移動度に否定的に影響を与えるかもしれない。窒素、酸素、及び水素含有ガスの流速の比率を制御することによって、ＴＦＴの性能が最適化されるかもしれない。更に、電力密度、キャッピング層堆積圧、及び温度も、ＴＦＴ性能を最適化するために制御してもよい。
（もっと読む）

【課題】ＧａＮ基板表面の窒素抜けを抑制し、耐圧の高い半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明の半導体装置の製造方法は、窒化ガリウムを含む半導体層を準備する工程と、半導体層の表面を水素ガスにより処理する表面処理工程と、表面処理工程後の上記表面を酸化する酸化工程とを備える。 （もっと読む）

【課題】半導体−絶縁体界面の界面準位が低減した半導体基板とその製造方法および半導体装置を提供する。
【解決手段】砒素を含む３−５族化合物の半導体層と、酸化物、窒化物または酸窒化物の絶縁層と、を備え、前記半導体層と前記絶縁層との間に砒素の酸化物が検出されない半導体基板が提供される。当該第１の形態において半導体基板は、前記半導体層と前記絶縁層との間に存在する元素を対象としたＸ線光電子分光法による光電子強度の分光観察において、砒素に起因する元素ピークの高結合エネルギー側に、酸化された砒素に起因する酸化物ピークが検出されないものであってよい。 （もっと読む）

【課題】 ｎ型の化合物半導体と金属膜が積層されている積層体において、化合物半導体と金属膜の間に流れるリーク電流を低下させる方法を提供する。
【解決方法】 ｎ型の化合物半導体基板６に金属膜２を積層した後に、化合物半導体基板６に正電圧を印加して金属膜２を陽極酸化する。この際に、化合物半導体基板６と金属膜２の間にリーク電流３０が流れる。リーク電流３０は結晶欠陥３２に集中し、結晶欠陥３２の存在箇所に対応する金属膜２の表面２ａに厚い酸化物３４が形成される。酸化物３４が形成されることによって、リーク電流３０が結晶欠陥３２に沿って流れにくくなり、化合物半導体基板６と金属膜２の間に流れるリーク電流３０を低下させることができる。 （もっと読む）

【課題】シリコンリッチ窒化シリコン膜に起因した不安定な現象を抑制すること。
【解決手段】本発明はＧａＮ系またはＩｎＰ系化合物半導体からなる半導体層１１の上に屈折率が２．２以上の第１窒化シリコン膜１２を形成する工程と、第１窒化シリコン膜１２より屈折率の低い第２窒化シリコン膜１４を第１窒化シリコン膜１２上に形成する工程と、半導体層１１を露出させた領域にソース電極１６およびドレイン電極１８を形成する工程と、第１窒化シリコン膜１２および第２窒化シリコン膜１４が形成された状態でソース電極１６およびドレイン電極１８を熱処理する工程と、ソース電極１６とドレイン電極１８との間の半導体層１１上にゲート電極を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】半導体装置において、デバイス特性及び信頼性を向上させる。
【解決手段】半導体装置を、半導体基板６上に形成された化合物半導体積層構造１と、少なくとも化合物半導体積層構造１の表面に露出している部分を覆う第１絶縁膜４と、第１絶縁膜４上に形成された第２絶縁膜５とを備えるものとし、第２絶縁膜５を第１絶縁膜４よりも水素を多く含むものとする。 （もっと読む）

【課題】埋め込み層の成長に際して異常成長を低減可能な、半導体光素子を作製する方法を提供する。
【解決手段】誘導結合型プラズマＣＶＤ装置を用いて、そのバイアス電力Ｐ_ＢＩＡＳを制御することによって膜応力を調整して、複数のIII−Ｖ化合物半導体層を含む半導体積層上に、厚さ２マイクロメートル以上のシリコン酸化膜を成長する。シリコン酸化膜のマスクを半導体積層上にエッチングにより形成する。このマスクを用いて半導体積層をドライエッチングして光導波路構造のための半導体メサを形成する。マスクを用いて半導体メサの埋め込み成長を行う。マスクのシリコン酸化膜の室温における膜応力は、−２５０ＭＰａ〜−１５０ＭＰａである。膜応力は、摂氏５００度〜摂氏７００度の温度範囲で−２００ＭＰａ〜ゼロＭＰａである。 （もっと読む）

【課題】シートキャリア濃度を向上させると共に、シートキャリア濃度の向上効果を有効に利用する電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、基板１１の上に形成された第１の窒化物半導体層１３と、第１の窒化物半導体層１３の上に形成され、第１の窒化物半導体層１３と比べてバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４の上に形成された結晶性の窒化シリコンからなる第１の絶縁膜１５と、第１の絶縁膜１５の上に形成された第２の絶縁膜１６とを備えている。第２の絶縁膜１６の上には、ゲート電極２１が形成されている。ゲート電極２１の両側方にはソース電極２２及びドレイン電極２２が形成されている。 （もっと読む）

【課題】絶縁膜と半導体層の界面準位を効果的に低減し，大電流を流すことのできるIII族窒化物半導体を用いた電界効果トランジスタを提供する。
【解決手段】GaN系MOSFETは、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成されたp型GaN層の半導体層３と、半導体層３のチャネル領域上にSiO₂から成るゲート酸化膜５を介して形成されたゲート電極８と、ソース電極６及びドレイン電極７と、半導体層３のチャネル領域の両側に形成され、ソース電極６及びドレイン電極にそれぞれオーミック接触するコンタクト領域４ｓ及び４ｄとを備える。ゲート酸化膜５であるSiO₂をバッファードふっ酸(BHF約7%)でエッチングした場合のエッチングレートを、1 nm/sec以上3 nm/sec以下とした。 （もっと読む）