【課題】 半導体装置内で温度勾配が生じたとしても、所望のカレントミラー比を実現することができるカレントミラー回路を備えた半導体装置を提供する。
【解決手段】 各トランジスタ群Ａ、Ｂ、Ｃに備えられる複数のトランジスタＡ１〜Ａｋ、Ｂ１〜Ｂｍ、Ｃ１〜Ｃｎを、各トランジスタ群Ａ、Ｂ、Ｃ毎に集合配置するのではなく、トランジスタ群Ａ、Ｂ、Ｃの順に交互に並べられたレイアウトとする。言い換えると、トランジスタ群Ａを構成する複数のトランジスタＡ１〜Ａｋの１つと、トランジスタ群Ｂを構成する複数のトランジスタＢ１〜Ｂｍの１つと、トランジスタ群Ｃを構成する複数のトランジスタＣ１〜Ｃｎの１つ（例えばトランジスタＡ１、Ｂ１、Ｃ１）を１纏めとしたものを１セットとして、そのセットが繰り返しパターンとして形成されたレイアウトとする。 （もっと読む）

【課題】増幅特性の劣化なしにインダクタで発生する逆起電力による破壊を防止することが可能な電力増幅器及び電力増幅器用バイアス回路を実現することができる半導体装置を提供する。
【解決手段】バイポーラトランジスタ２のコレクタ端子と電源端子６とを接続しているバイアス線路５に、アノードがコレクタ端子側になるように並列にダイオード９ａを接続することにより、あるセルで暴走が始まったときは、ダイオード９ａによりその逆起電圧をクリップして下げるため、バイポーラトランジスタ２に大きな電圧がかかるのを抑制するとともに、暴走の起こっていない段階では、ベース端子に供給される経路で抵抗成分等によるロスを無くし、結果的に従来のような高出力時の出力電力の低下を抑制する。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置及びその製造方法を提供する。
【解決手段】 Ｐ型Ｓｉ基板上のＰＮ接合バラクタの形成領域に高濃度のリンイオンを注入し、カーボンを注入した後、Ｓｉ基板上に低濃度のＮ型Ｓｉ層を形成する。Ｎ型Ｓｉ層は約１０００〜１２００℃でエピタキシャル成長させるため、埋め込み型不純物層中の不純物がＮ型Ｓｉ層側にせり上がってくるが、表面にカーボンが導入されているバラクタ形成領域は埋め込み不純物層からの不純物拡散が抑制され、リンのせり上がりを抑制できる。 （もっと読む）

【課題】放熱と接地の良さを維持しながら、高出力化が可能な電力増幅器を提供する。
【解決手段】バイポーラトランジスタ素子のエミッタ電極４にバンプ８が備えられて近距離接地されており、これらを複数個組み合わせて１つの構成単位としてのユニットセル７を形成することにより放熱と接地の良さを維持しながら、高出力化が可能な電力増幅器が実現する。 （もっと読む）

【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。単位素子を並列に複数接続した能動素子において、単位素子毎に動作電流が不均一となっても、コレクタ電流が負の温度係数を持つため１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】 ＨＢＴは、ＨＥＭＴより低オン抵抗を得ることができる。しかし各単位素子において動作上の微小なアンバランスから二次降伏による破壊を起こすため、信頼性が低い問題があった。
【解決手段】 単位ＨＢＴのベース電極に、ベース層に連続した抵抗層により形成されたバラスト抵抗を接続する。そしてＨＢＴとバラスト抵抗が接続された単位素子を複数並列接続し、スイッチング素子を構成する。これにより各単位素子において単位ＨＢＴの発熱が直接バラスト抵抗に伝わる。抵抗は負の温度係数を持つため、単位ＨＢＴが発熱するとそれに接続するバラスト抵抗の抵抗値が大きくなりバラストとしての機能が増す。従って、ＨＢＴによるスイッチ回路装置において二次降伏による破壊を回避し、信頼性を大幅に向上させることができる。 （もっと読む）

【課題】 ＨＢＴのベースが直接制御端子に接続するスイッチ回路装置では、制御端子から、ＨＢＴの駆動に必要なベース電流を供給する必要がある。しかし、この回路構造ではＨＢＴの電流増幅率ｈ_ＦＥが限られているため、必要なベース電流を制御端子から十分に得られない問題があった。
【解決手段】スイッチング素子を構成するＨＢＴのベースにソースが接続する駆動ＦＥＴを設け、駆動ＦＥＴのドレインを電源端子に接続し、ゲートを制御端子に接続する。制御信号により駆動ＦＥＴが導通し、電源端子から供給される電流によってＨＢＴが動作する。従って一般的な制御用ＬＳＩからの制御信号を利用できる。またＨＢＴの各単位ＨＢＴに駆動ＦＥＴの各単位ＦＥＴを対応させることによりＨＢＴの２次降伏による破壊を防止できる。 （もっと読む）

【課題】 ＨＢＴは、ベース−エミッタ間電流が正の温度係数を持つため、コレクタ電流も正の温度係数を持つ。従って、ベース電流を増加させて電流密度の向上を図ると、複数並列接続されたＨＢＴの単位素子のうち、１つの単位素子に電流が集中して二次降伏を起し、破壊に至りやすくなる。
【解決手段】 ＨＢＴとＦＥＴを分離領域を介して隣接して配置し、ＨＢＴのベース電極にＭＥＳＦＥＴのソース電極を接続した単位素子を複数接続してスイッチ回路装置を構成する。単位素子を並列に複数接続したスイッチ回路装置において、単位素子毎に動作電流が不均一となっても、１つの単位素子に電流が集中することはなく二次降伏による破壊は発生しない （もっと読む）

【課題】 ＨＢＴとＦＥＴを１チップに集積化する際、ＨＢＴのエミッタキャップ層をＦＥＴのチャネル層としており、ＦＥＴのピンチオフ性が悪く相互インダクタンスｇｍが低い。また、複数回のイオン注入、アニール、ベースペデスタルの形成、さらには２回のエピタキシャル成長を行うなど製造工程が複雑であった。
【解決手段】 ＨＢＴのエミッタ層とＦＥＴのチャネル層を、同一のｎ型ＩｎＧａＰ層とする。また、ＨＢＴのベース層であるｐ＋型ＧａＡｓ層を、ＦＥＴのｐ型バッファ層として利用する。これにより、ＦＥＴのピンチオフ性が良好となり相互インダクタンスｇｍを高めることができる。またエピタキシャル成長が１回で、イオン注入、アニール工程も不要のため製造工程も簡素化でき、ウエハコストも低減できる。 （もっと読む）

【課題】ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保する。
【解決手段】１つの共通の半絶縁性基板１上に、ＨＢＴ２０とバラクタダイオード２１とを形成したマイクロ波モノリシック集積回路において、ＨＢＴとバラクタダイオード２１とに共通するコレクタ層を、コレクタコンタクト層４側に位置する第１のコレクタ層２２ａ、２２ｂと、反コレクタコンタクト層側に位置する第２のコレクタ層２３ａ、２３ｂとで構成し、さらに、第１のコレクタ層のキャリア濃度を第２のコレクタ層のキャリア濃度より高く設定している。そして、バラクタダイオード２１においては、第２のコレクタ層２３ｂ上にショットキー電極２４を形成する。 （もっと読む）

【課題】性能を向上する新規なバイポーラデバイスを提供する。
【解決手段】本発明は、バイポーラデバイス30を開示する。エミッタ33が半導体基板に形成される。コレクタ34が、エミッタ33から横方向に空間を置いて基板に設けられる。ゲート端子38は基板上に形成され、エミッタ33とコレクタ34間の空間を規定する。外部ベース35は、エミッタ33またはコレクタ34の何れか一方から所定の距離を隔てて、基板上に形成される。外部ベース35は、エミッタ33またはコレクタ34の何れか一方から所定の距離を有して基板上に形成され、基板に設けた分離構造31で周囲を囲まれた穴によって活性領域32を規定し、この活性領域32に、ベース35，エミッタ33，コレクタ34およびゲート端子38が配置される。 （もっと読む）

【課題】本発明は、高周波数帯で動作する半導体装置の特性の向上、ならびに信頼性の向上に関するものである。
【解決手段】半導体基板の表面側にキャリア走行層として積層された、サブコレクタ層、コレクタ層、ベース層、エミッタ層を用いて形成した単数もしくは複数のバイポーラトランジスタと、前記キャリア走行層の直下に設けられた絶縁層と、さらに前記絶縁層の直下に設けられた導電層と、前記導電層に到達するように形成された非貫通のバイアホールと、トランジスタの何れかの端子と電気的に接続された状態に半導体基板の表面に形成された金属配線層と、バイアホールの側壁及び底面に形成された金属配線層とを備えた構造とする。 （もっと読む）

【課題】ＨＢＴ、ＨＥＭＴという異種類のトランジスタを、極めて小さい接続抵抗の下で接続した構成を持つ化合物半導体エピタキシャルウェハを提供すること。
【解決手段】同一ウェハ内で、一単位のＨＢＴエピタキシャル層（ＨＢＴ構造４０）の上に一単位のＨＥＭＴエピタキシャル層（ＨＥＭＴ構造５０）を積層した構造とする。 （もっと読む）

【課題】静電気放電保護素子を提供する。
【解決手段】この素子はＰＮＰＮ接合の正帰還及び空乏制御抵抗によって過多電流の発生を抑制する。第１導電型のウェルに第１導電型の第１拡散層が形成され、第２導電型のウェルには第１導電型の第２拡散層、第２導電型の第３拡散層及び第４拡散層が形成されている。本発明において、前記第２導電型のウェルは前記第３及び第４拡散層の間に幅が狭いスイッチング通路を含むことを特徴とする。 （もっと読む）

【課題】横型バイポーラトランジスタ、およびそれを有する半導体装置、ならびにそれらの製造方法において、エピタキシャル層表面近傍に潜在しているダメージによって横型バイポーラトランジスタの利得が得られないことを改善する。
【解決手段】ベース領域の上部に設けた不純物を含有する半導体層の前記不純物を熱拡散させてコレクタ拡散層とエミッタ拡散層とを並設してなる横型バイポーラトランジスタ、およびそれを有する半導体装置において、半導体層を横断させて不純物をさらにイオン注入した後に熱処理することによってコレクタ拡散層とエミッタ拡散層とを設ける。半導体層はシリコンゲルマニウム層とし、特に、半導体装置に横型バイポーラトランジスタとともに形成するシリコンゲルマニウムヘテロ接合バイポーラトランジスタの形成に用いるシリコンゲルマニウム層を利用する。 （もっと読む）

【課題】エミッタ端子及びベース端子が同一な高さを有する高速バイポーラトランジスタを提供する。
【解決手段】高速バイポーラトランジスタは、ベースのためのシリコン−ゲルマニウム膜（２５ａ）をコレクタのための半導体膜（１９）上に形成し、エミッタ端子及びコレクタ端子のための接触窓を有する層間絶縁膜（２７）（２９）を形成し開口する。ポリシリコンを蒸着した後ベース、エミッタ接触窓（３５ｂ）（３５ａ）内にポリシリコンを充填し、イオン注入熱処理工程により、エミッタ拡散部（３６）を形成する。その後、平坦化処理により、同一高さをもつポリシリコンエミッタ端子及びポリシリコンベース端子を形成する。更に、エミッタ及びベース接触窓と、金属配線との間に安定的なシリサイド膜を形成でき、低抵抗なエミッタ、ベース接触窓を持つバイポーラトランジスタを形成できる。 （もっと読む）

【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ１００とＭＯＳ型トランジスタ２００とを同一基板１０に搭載した半導体集積回路装置１であって、バイポーラトランジスタ１００は、エミッタ層１２０、ベース層１１０、コレクタ層１３０が基板１０主面に対して垂直方向に配列されたものからなり、ベース層１１０に接続されるベース取り出し電極１１１が基板１０の主面側に設けられ、エミッタ層１２０に接続されるエミッタ取り出し電極１２１が基板１０の主面側に設けられ、コレクタ層１３０に接続されるコレクタ取り出し電極１３１が基板１０の主面とは反対の裏面側に設けられたものである。 （もっと読む）

【課題】公知の解決法における問題点を克服する集積回路の製造方法を提供する。
【解決手段】単一ウエハ反応装置を用いて、第１の一定ドーピングレベルを有する下部と第１の一定ドーピングレベルより低い第２の一定ドーピングレベルを有する上部とを有するＮ型の単一のエピタキシャル層を形成し、上述の上部に選択的にＮ型のイオン打ち込みを行うことにより第２の一定ドーピングレベルを有する第１のゾーンと第１の一定ドーピングレベルを有する第２のゾーンとを形成し、次いで、第１のゾーンの上述の上部に、Ｎ型のエミッタ領域とベースドーピングレベルを有するＰ型のベース領域とＮ型のコレクタ領域とベースドーピングレベルより高いドーピングレベルを有し、エミッタ領域を横方向から囲んでいるＰ型の環状しゃ断領域とを備えた低雑音バイポーラトランジスタを形成する。 （もっと読む）

【課題】バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードのツェナー電圧Ｖｚのみを高精度に調整することのできる、低コストの製造方法を提供する。
【解決手段】バイポーラトランジスタＴ２とツェナーダイオードＤ２が同一半導体基１０上に形成されてなる半導体装置１００の製造方法であって、バイポーラトランジスタＴ２を構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードＤ２を構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程Ｋ２，Ｋ３を用いて形成すると共に、熱処理工程Ｌ１において、拡散工程Ｋ２，Ｋ３終了後の半導体基板１０を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理する。 （もっと読む）

【課題】 半導体装置の熱抵抗を低減すること、および小型化できる技術を提供する。
【解決手段】 複数の単位トランジスタＱを有する半導体装置であって、半導体装置は、単位トランジスタＱを第１の個数（７個）有するトランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆと、単位トランジスタＱを第２の個数（４個）有するトランジスタ形成領域３ｃ、３ｄとを有し、トランジスタ形成領域３ｃ、３ｄは、トランジスタ形成領域３ａ、３ｂ、３ｅ、３ｆの間に配置され、第１の個数は、第２の個数よりも多い。 （もっと読む）