【課題】 相補型バイポーラトランジスタで、ＰＮＰトランジスタとＮＰＮトランジスタの両方のエミッタ領域を多結晶シリコン膜から添加された不純物を同時に拡散させながら、その拡散深さを同程度で目標の浅い拡散層を形成し、しかも他の拡散層に影響を与えることなく、高特性の相補型のバイポーラトランジスタを得るための製造方法を提供する。
【解決手段】 ＰＮＰトランジスタのエミッタ領域を形成する部分の多結晶シリコン膜９にボロンイオンを注入し、イオン注入されたボロンを低温の熱処理により、多結晶シリコン膜内に拡散し、ＮＰＮトランジスタのエミッタ領域を形成する部分の多結晶シリコン膜９にリンイオンを注入し、高温で短時間の熱処理を行うことにより、多結晶シリコン膜中のボロンイオンおよびリンイオンをそれぞれＰＮＰとＮＰＮのトランジスタのベース領域７、８中に同時に拡散して、それぞれのエミッタ領域１６、１７を形成する。 （もっと読む）

【課題】ホウ素ドープ多結晶シリコン膜によって構成されたベース引き出し電極を有するヘテロ接合バイポーラトランジスタ（ＨＢＴ）のベース抵抗を低減する。
【解決手段】ベース引き出し電極１３は、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａの上に中濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ｂを積層した２層構造になっている。従って、ベース引出し電極１３と真性ベース層とが接触する繋ぎ部では、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａと真性ベース層とが接触した状態となるので、繋ぎ部の抵抗が低減される。また、ベース引出し電極１３の抵抗は、２層のｐ型多結晶シリコン膜１３ａ、１３ｂの並列抵抗となるので、ホウ素濃度が相対的に低いｐ型多結晶シリコン膜１３ｂの抵抗が支配的となる。 （もっと読む）

【課題】素子分離領域を通過するリーク電流を感度高く検出できる半導体装置を提供する。
【解決手段】ベース電極を含むバイポーラトランジスタ領域と、抵抗を含む抵抗領域と、前記抵抗の一方の端部と、前記ベース電極と、を接続する配線層と、前記バイポーラトランジスタ領域と前記抵抗領域とを分離する素子分離領域と、を備え、前記バイポーラトランジスタ領域内のコレクタ層と前記抵抗との間において、前記素子分離領域を通過して前記抵抗に流れるリーク電流を、前記配線層を介して前記ベース電極に供給することを特徴とする半導体装置が提供される。 （もっと読む）

【課題】エミッタ層にまでシリサイド化反応が進入するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（バイポーラトランジスタ１００）は、拡散層７と、拡散層７の表面上に形成され、金属と半導体との金属半導体化合物からなるコバルトシリサイド膜９ａと、拡散層７とコバルトシリサイド膜９ａとの間に形成され、コバルトシリサイド膜９ａから拡散される金属の透過を抑制する反応抑制層８とを備える。 （もっと読む）

複数のベース端子リングのうちの如何なる２つのベース端子リングの間にもエミッタ端子リングを有するような複数のベース端子リングと、上記複数のベース端子リング及びエミッタ端子リングを囲むコレクタ端子リングとを含むバイポーラ接合トランジスタ、及びその製造方法の実施形態が開示される。
（もっと読む）

【課題】多重型トランジスタ半導体構造を提供すること。
【解決手段】半導体構造が２つの異なった部分を用いて形成される。第１の部分は第１のトランジスタを形成し、第２の部分は第２のトランジスタを形成する。第１のトランジスタの複数の部分が第２のトランジスタの複数の部分をも構成する。すなわち、第１のトランジスタ及び第２のトランジスタの両方が、同一の構造における複数の部分により構成される。 （もっと読む）

【課題】ワイドバンドギャップ半導体を用いて形成されたパワースイッチング素子とそれを制御するための受光素子を含む半導体装置を低コストで提供する。
【解決手段】半導体装置は、シリコン基板（１）を用いて形成されたフォトダイオード（５）と、シリコン基板上に形成されていてシリコンに比べて大きなバンドギャップを有するワイドバンドギャップ半導体層（２）と、そのワイドバンドギャップ半導体層を用いて形成されたスイッチング素子（９）とを含み、そのスイッチング素子はフォトダイオードからの制御信号によってオン・オフ制御されるようにフォトダイオードに電気的に接続（７、２８）されている。 （もっと読む）

【課題】保護トランジスタを備える半導体装置において、保護トランジスタの動作均一性の向上を図ると共に、保護トランジスタの素子面積の増大を招くことなくＥＳＤサージから内部回路を保護することである。
【解決手段】半導体基板上に形成されたバイポーラトランジスタ１００を備える半導体装置であって、半導体基板におけるバイポーラトランジスタ形成領域上に配置された複数の電流制御部１０７を備え、複数の電流制御部１０７の各々は、バイポーラトランジスタ１００を構成するベース層１０２とエミッタ層１０３とを電気的に接続している。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置の製造方法を提供する。
【解決手段】Ｐ型Ｓｉ基板１上の高速用ＨＢＴの形成領域Ａに高濃度のリンイオンを注入した後、Ｓｉ基板１上にシリコン酸化膜３を形成する。その後Ｎ型Ｓｉ層をエピタキシャル成長させると、高速用ＨＢＴの形成領域Ａではまずシリコン酸化膜３の蒸発が起こり除去されてからＮ型Ｓｉ層が成長する。このためラテラルＰＮＰ、ＰＮ接合型バラクタ、高耐圧用ＨＢＴトランジスタ等の素子よりも薄いＮ型Ｓｉ層が得られるため用途の異なる各素子の性能を両立させることができる。 （もっと読む）

【課題】金属膜を必要以上に薄く形成しなくても、ＬＯＣＯＳエッジ付近での金属膜とベース絶縁膜との過度な合金化を防止できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】エミッタ領域の基板１上からＬＯＣＯＳ層１５Ｂ上にかけてシリコンゲルマニウム層５１を連続して形成する。次に、エミッタ５９領域のシリコンゲルマニウム層５１上にエミッタ５９を形成する。そして、エミッタ５９が形成された基板１上にシリコン酸化膜を形成し、次に当該シリコン酸化膜をエッチバックすることによって、エミッタ５９の側面にサイドウォール６１Ａを形成する。その後、基板１上にＴｉを形成し熱処理を施して、チタンシリサイド膜６７を形成する。サイドウォール６１Ａを形成する工程では、ＬＯＣＯＳエッジ９０上にサイドウォール６１Ｂを付随的に形成する。 （もっと読む）

【課題】歪みチャネルＭＯＳＦＥＴを有するＣＭＯＳＦＥの製造工程内で、特性の劣化をきたすことなくＰＮＰバイポーラトランジスタを形成する。
【解決手段】素子分離層１１によって分離されたベース領域１２Ｃの周辺に、歪みチャネルＭＯＳＦＥＴの歪み付与半導体領域２７の形成を阻止する阻止層を、ＣＭＯＳのゲート電極部の形成と同一工程で形成し、これによって歪み付与半導体領域２７のエピタキシャル成長と同時に形成されるエミッタ領域１２Ｅが素子分離層１１から離間してエピタキシャル成長されるようにする。このようにしてエミッタ領域１２Ｅが素子分離層１１に接して形成される場合の欠陥発生を回避して、トランジスタ特性の向上を、工程数を増加させることなく構成することができるようにする。 （もっと読む）

【課題】工程数を増やすことなく、バイポーラ領域内でのサイドウォールの残存やサブトレンチの形成を防止できるようにした半導体装置の製造方法を提供する。
【解決手段】ＳｉＧｅ−ＨＢＴ５０とＣＭＯＳとを同一基板１上に形成する半導体装置の製造方法であって、バイポーラ領域とＣＭＯＳ領域とを素子分離するＤＴＩ１３及びＬＯＣＯＳ層１５Ａを基板１に形成する工程と、ＣＭＯＳのゲート電極の材料膜であるポリシリコン膜２２を基板１上の全面に形成する工程と、このポリシリコン膜をパターニングして、ＣＭＯＳ領域の基板１上にゲート電極を形成する工程とを含み、ゲート電極を形成する工程では、バイポーラ領域上から当該領域周辺のＬＯＣＯＳ層１５Ａ上までを全て覆うようにポリシリコン膜２２を基板１上に残存させる。 （もっと読む）

本発明は、基板（１１）および半導体本体（１）を有する半導体デバイス（１０）であって、この半導体本体（１）は、順にコレクタ領域（２）、ベース領域（３）、およびエミッタ領域（４）を有するバイポーラトランジスタを備える該半導体デバイス（１０）に関し、半導体本体は、コレクタ領域（２）およびベース領域（３）の少なくとも一部分を有する、突出するメサ（５）を備え、このメサを絶縁分離領域（６）によって包囲する。本発明によれば、半導体デバイス（１０）は、さらに、ソース領域、ドレイン領域、介在させたチャネル領域、積層させたゲート誘電体（７）、およびゲート領域（８）を有する電界効果型トランジスタを備え、ゲート領域（８）は電界効果型トランジスタの最も高い部分を形成し、メサ（５）の高さはゲート領域（８）の高さより大きくする。このデバイスは本発明による方法によって安価かつ容易に製造することができ、このバイポーラトランジスタは優れた高周波数特性を有することができる。
（もっと読む）

【課題】省スペース性および高周波特性を両立する半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、半導体基板１と、半導体基板１上に形成されたサブコレクタ層２と、サブコレクタ層２上に形成されたコレクタ層３と、コレクタ層３上に形成されたベース層４と、ベース層４上に形成されたエミッタ層５と、コレクタ層３と接続されるコレクタ電極８ａと、ベース層４と接続されるベース電極７と、エミッタ層５と接続されるエミッタ電極６と、サブコレクタ層２をスパイラル状に区画する絶縁領域１６と、スパイラル状に区画されたサブコレクタ層２の一端に接続される第１のインダクタ電極８ｂと、スパイラル状に区画されたサブコレクタ層２の他端に接続される第２のインダクタ電極８ｃとを備える。 （もっと読む）

【課題】ＢｉＣＭＯＳなどの半導体装置に搭載される用途の異なる各素子の性能を両立させることができる高性能な半導体装置及びその製造方法を提供する。
【解決手段】Ｐ型Ｓｉ基板１上の高速用ＨＢＴ形成領域に高濃度のリンイオンを注入し、カーボンを注入した後、Ｓｉ基板１上に低濃度のＮ型Ｓｉ層３を形成する。Ｎ型Ｓｉ層３は約１０００〜１２００℃でエピタキシャル成長させるため、埋め込み型不純物層２中の不純物がＮ型Ｓｉ層３側にせり上がってくるが、埋め込み型不純物層２下部にカーボンが導入されている高速用ＨＢＴ形成領域は埋め込み不純物層２からの不純物拡散が促進され、リンのせり上がり量を大きくできる。 （もっと読む）

【課題】
従来よりも静電破壊耐圧を高くできる静電保護素子を提供する。
【解決手段】
ビルトインポテンシャルがSiGeのバンドギャップとほぼ同じになるn型Siとp型SiGeのpn接合を用いた静電保護素子を静電気が印加される端子と静電気を放電する端子間に接続することにより、n型Siとp型Siのpn接合に比べてpn接合に電流が流れはじめる電圧であるON電圧を低くでき、静電気が印加されて端子間電圧がまだ低い場合でも静電気が放電しはじめるようにして、静電破壊耐圧を上げる効果を得る。 （もっと読む）

【課題】大出力電力に対応した電力増幅用ヘテロ接合バイポーラトランジスタを小さい面積にレイアウトすることを可能とする。
【解決手段】サブコレクタ層上に、コレクタ層が互いに分離された複数のトランジスタ要素をエミッタの長辺方向に１列に配置して、ヘテロ接合バイポーラトランジスタを形成する。さらに、前記ヘテロ接合バイポーラトランジスタを単位トランジスタとして、マルチフィンガー型ヘテロ接合バイポーラトランジスタを構成する。 （もっと読む）

【課題】従来の半導体装置では、高周波特性に優れた高耐圧ＮＰＮトランジスタが形成し難いという問題があった。
【解決手段】本発明の半導体装置では、Ｐ型のシリコン基板３上にＮ型のエピタキシャル層４が形成されている。エピタキシャル層４には、ベース領域としてのＰ型の拡散層３１、３２と、コレクタ領域としてのＮ型の拡散層２７、２８、２９、３０と、エミッタ領域としてのＮ型の拡散層３５が形成されている。このとき、Ｐ型の拡散層３１、３２は二重拡散構造となり、ベース領域の表面及びその近傍領域の不純物濃度が高濃度となっている。この構造により、ＮＰＮトランジスタ２の耐圧特性を維持しつつ、高周波特性や電流増幅率を向上させることができる。 （もっと読む）

【課題】ＨＢＴのエミッタ接地電流増幅率ｈ_ＦＥの経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償すること。
【解決手段】化合物半導体集積回路ＧａＡｓ ＩＣでＨＢＴのｈ_ＦＥに依存する基準用ＨＢＴＱｒｅｆの基準電流をシリコン半導体集積回路Ｓｉ ＩＣのバイアス回路Ｂｉａｓ Ｇｅｎの第１カレントミラーＣＭ１の入力に供給する。Ｓｉ ＩＣのＣＭ１の出力からのＨＢＴのｈ_ＦＥ減少に応答して増加する出力バイアス電流Ｉｂｉａｓによって、ＧａＡｓ ＩＣの出力用ＨＢＴＱ_ＴＯのベースをバイアスする。 （もっと読む）

【課題】デュアルバンド電力増幅器の最終段トランジスタにおける電流集中を、バンド間アイソレーションを劣化させることなく回避する。
【解決手段】最終段電力増幅トランジスタ（Ｔｒｇ３，Ｔｒｄ３）の単位トランジスタについて、最終出力増幅トランジスタ形成領域（ＰＷ３）内に単位トランジスタを交互にまたは取囲むように混在して配置する。また、これらの最終出力段トランジスタが結合する出力信号線の間に、インダクタンス素子（Ｌｃｃ）を接続する。 （もっと読む）