【課題】 エミッタ-ベース間に発生する順方向電圧の温度特性を利用するバイポーラトランジスタにおいて、素子面積を縮小することを目的とする。
【解決手段】 エミッタ-ベース間に発生する順方向電圧の温度特性を利用するバイポーラトランジスタにおいて、第二の導電型であるベース電極用高濃度不純物領域と、第一の導電型であるコレクタ電極用高濃度不純物領域とを直接に接触させ、不要な分離領域を形成しないことで素子面積を縮小する。 （もっと読む）

【課題】製造工程数が増加するのを抑制しながら、第１素子のゲート電極および第２素子の電極部のそれぞれの側面を覆うサイドウォール絶縁膜の幅を異ならせることが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、シリコン基板１１の領域Ｂ上にゲート電極２８を形成する工程と、シリコン基板１１の領域Ａにスペーサ絶縁膜４２を、ゲート電極２８の側面および領域Ａを覆うように形成することにより、領域Ａを覆う保護膜と、ゲート電極２８の側面を覆う絶縁膜４２ａを形成する工程と、その後、領域Ａ上にエミッタ電極２５を形成する工程と、ゲート電極２８およびエミッタ電極２５を覆うようにシリコン酸化膜４９を形成する工程と、スペーサ絶縁膜４２およびシリコン酸化膜４９をエッチングすることにより、絶縁膜４２ａを覆う絶縁膜３０ａを形成するとともに、エミッタ電極２５の側面を覆うサイドウォール絶縁膜２６を形成する工程とを備える。 （もっと読む）

【課題】高特性の合併したバイポーラ回路とＣＭＯＳ回路とをＣＭＯＳ処理工程だけのコストで製造する方法および回路を提供する。
【解決手段】ＢｉＣＭＯＳ集積回路を製造する方法は、バイポーラ・トランジスタのベース領域２１１とＮチヤンネルＭＯＳトランジスタのＰ形ウエル２１２とを１つの注入段階で作成する段階と、バイポーラ・トランジスタのコレクタ接触体ウエル２１３とＰチヤンネルＭＯＳトランジスタのＮ形ウエル２０８とを１つの注入段階で作成する段階とを有する。 （もっと読む）

【課題】チップ面積を従来に比して小さくすることが可能な、半導体素子の分離技術を提供することを目的とする。
【解決手段】Ｎ−半導体層３の表面にＮ＋半導体層４、Ｐ半導体層５，Ｎ＋半導体層６を形成する。次に、Ｎ＋半導体層４の内側に開口部を有するレジスト層７を形成する。次に、当該レジスト層７をマスクとして半導体基板１を選択的にエッチングしてＮ＋半導体層４を分断する溝８を形成する。分断されたＮ＋半導体層４をＮ＋半導体層４ａ，４ｂとする。次に、溝８の内部をシリコン酸化膜等の絶縁膜９で埋設する。次に、Ｐ半導体層５（ベース領域），Ｎ＋半導体層６（エミッタ領域），Ｎ＋半導体層４ａ，４ｂ（コレクタ領域）、の各表面に至るコンタクトホールを有するシリコン酸化膜１０を形成する。次に、各コンタクトホール内にベース電極１１，エミッタ電極１２，コレクタ電極１３を形成する。 （もっと読む）

【課題】可制御電流が大きく、低損失のパワー半導体装置に適したアセンブリ構造を提供すること。
【解決手段】金属基板１２５と、絶縁板１２６と、金属膜７とを備える。金属基板１２５上に、ワイドギャップ半導体層からなるバイポーラスイッチング素子２０を備える。金属膜７上に、ｎ型ワイドギャップ半導体層を含むダイオード素子１３を備える。バイポーラスイッチング素子２０の低電位側の主電極３２は、金属基板１２５に直接に半田付けされている。一方、バイポーラスイッチング素子２０の高電位側の主電極２９は、金属膜７に配線３４、７ａを介して電気的に接続されている。ダイオード素子１３の低電位側の主電極３２は、金属膜７に直接に半田付けされている。一方、ダイオード素子１３の高電位側の主電極６は、金属基板１２５に配線８を介して電気的に接続されている。 （もっと読む）

【課題】バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）バイポーラトランジスタ５とＭＯＳトランジスタ６ａ、６ｂとが形成された半導体基板５１を覆うように層間絶縁膜６５を形成する工程と、（ｂ）層間絶縁膜６５を平坦化する工程と、（ｃ）層間絶縁膜６６におけるバイポーラトランジスタ５の電極７０用の開口部６８を形成する工程と、（ｄ）層間絶縁膜６６及び開口部６８を覆うようにポリシリコン膜６９を形成する工程と、（ｅ）層間絶縁膜６６上のポリシリコン膜６９をエッチバックして、開口部６８内に電極７０を形成する工程とを具備する。 （もっと読む）

【課題】高い電流利得が得られる半導体装置及びその製造方法を提供する。
【解決手段】基板と、基板の上に設けられた第１導電型のベース層と、ベース層に接続されたベース電極と、ベース層の上に設けられた第２導電型のコレクタ層と、コレクタ層の上に設けられたコレクタ電極と、ベース層の上に設けられた第２導電型のエミッタ層と、エミッタ層の上に設けられたエミッタ電極と、コレクタ層とエミッタ層との間に設けられベース層上でコレクタ層とエミッタ層とを分離する、幅が１００ｎｍ（ナノメートル）以下の分離溝とを備えている。 （もっと読む）

半導体装置の分離構造は、フロア分離領域と、フロア分離領域の上方の誘電体の充填されたトレンチと、トレンチの底部からフロア分離領域にまで下方へ延びる側壁分離領域とを備える。この構造は、半導体基板内に比較的深い分離されたポケットを設ける一方、基板にエッチングされなければならないトレンチの深さの制限を設ける。ＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオードおよびＪＦＥＴを含む種々のデバイスが、分離されたポケット内に形成される。
（もっと読む）

【課題】
単結晶半導体材料よりエミッタドーパントに対して少なくとも１桁大きい材料の層の速い横方向拡散特性を用いる減少されたマスクの組とインプラントの複雑さを有する（高周波数応用）相補的バイポーラトランジスタ構造の製造プロセスを提供する。
【解決手段】
別のベースとエミッタポリ層がドープされずに形成される。それからあるデバイスのエミッタポリと他のデバイスのベースポリのエッジとはドーパントマスクを介して露出され、同時にドープされる。エミッタドーパントはエミッタポリの表面内に直接入り、ここでそれはベース上に位置し、それと接触している。ベース接触ドーパントは外因性ベースを形成するために高い拡散係数を有する材料の層を含むベースポリのエッジ内に入り、その層を通り抜けて迅速に横方向に拡散し、それからコレクタ材料（例えばアイランド）表面内に下方に拡散する。第二のマスクは第二のデバイスのエミッタと第一のデバイスのベースポリのエッジを露出するようパターン化され、それからドープされる。 （もっと読む）

【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるＧａＡｓ基板４０において、素子形成領域にＨＢＴ３０を形成し、絶縁領域に素子分離領域４７を形成する。絶縁領域に形成される素子分離領域４７は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜５２、５５から露出するように導電層４９を形成し、この導電層４９を裏面電極と接続する。裏面電極にはＧＮＤ電位が供給されるので、導電層４９はＧＮＤ電位に固定される。この導電層４９は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層により形成される。 （もっと読む）

【課題】ＬＣＲを外付け可能で、汎用性が高く容量、抵抗及びインダクタンスを自由に調整することができ、さらなる高周波領域での要求に耐え得るバイポーラトランジスタ装置を提供する。
【解決手段】半導体素子搭載部と、前記半導体素子搭載部の相対向する２辺に沿って配列された複数のリードとを具備したリードフレームと、バイポーラトランジスタと、前記バイポーラトランジスタに接続された回路要素とが搭載され、高周波信号入力端子を構成する入力パッドと高周波信号出力端子を構成する出力パッドとが相対向する辺上に、相対向するように配列され、前記半導体素子搭載部に搭載されると共に電気的接続のなされた半導体素子と、前記素子搭載部に搭載された前記半導体素子を覆うとともに、前記リードの先端を導出するように形成された封止体とを備え、前記半導体素子搭載部と前記リードのひとつとが一体的に形成されたことを特徴とする。 （もっと読む）

【課題】バイポーラトランジスタを用いたＥＳＤ保護回路の面積効率を向上する。
【解決手段】集積回路は、回路用バイポーラトランジスタ１２４を含む内部回路１２１と、内部回路１２１をサージから保護するための保護用バイポーラトランジスタ１２０とを備え、保護用バイポーラトランジスタ１２０におけるエミッタとベースとは短絡されている。 （もっと読む）

【課題】能動素子または受動素子が一つの半導体基板に複数個形成されてなる半導体装置およびその製造方法であって、両面電極素子についても絶縁分離と集積化が可能であり、安価に製造することのできる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板２０が、当該半導体基板２０を貫通する絶縁分離トレンチＴに取り囲まれて、複数のフィールド領域Ｆ１〜Ｆ８に分割されてなり、複数個の能動素子３１〜３３，４１〜４３または受動素子５１，５２が、それぞれ異なるフィールド領域Ｆ１〜Ｆ８に分散して配置されてなり、二個以上の素子が、当該素子に通電するための一組の電極ｄｒ１，ｄｒ２が半導体基板２０の両側の表面Ｓ１，Ｓ２に分散して配置されてなる、両面電極素子４１〜４３，５１，５２である半導体装置１００とする。 （もっと読む）

【課題】正孔の移動を十分に抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（ｎｐｎ型のバイポーラトランジスタ１００）は、ｎ型コレクタ層２と、ｐ^＋拡散層４、ＳｉＧｅ層５およびｐ型シリコン膜６からなるベース層と、ｎ型エミッタ層８と、ｎ型コレクタ層２とｎ型エミッタ層８との間に形成され、電子または正孔のいずれか一方に対する電位障壁としての効果を有する電荷移動防止膜７とを備える。 （もっと読む）

【課題】ホウ素ドープ多結晶シリコン膜によって構成されたベース引き出し電極を有するヘテロ接合バイポーラトランジスタ（ＨＢＴ）のベース抵抗を低減する。
【解決手段】ベース引き出し電極１３は、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａの上に中濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ｂを積層した２層構造になっている。従って、ベース引出し電極１３と真性ベース層とが接触する繋ぎ部では、高濃度のホウ素がドープされたｐ型多結晶シリコン膜１３ａと真性ベース層とが接触した状態となるので、繋ぎ部の抵抗が低減される。また、ベース引出し電極１３の抵抗は、２層のｐ型多結晶シリコン膜１３ａ、１３ｂの並列抵抗となるので、ホウ素濃度が相対的に低いｐ型多結晶シリコン膜１３ｂの抵抗が支配的となる。 （もっと読む）

【課題】パッド部や下層配線等のクラック、半導体素子の破壊を防止できる構造の半導体装置を提供する。
【解決手段】電極層５８を第３絶縁膜６０にて覆うようにすることで、第３絶縁膜６０にて電極層５８が固定されるようにする。これにより、ボンディング時の衝撃により電極層５８が変形してしまうことを従来以上に抑制することが可能となる。特に、電極層５８をヤング率が１×１０⁴ｋｇ／ｍｍ²以上の材料とし、かつ、電極層５８の膜厚を０．３μｍ以上、好ましくは１μｍ以上とすると良い。また、パッド部６２をヤング率が８．０×１０³ｋｇ／ｍｍ²以上の材料とし、かつ、パッド部６２の膜厚を０．５μｍ以上、好ましくは１μｍ以上とすると良い。 （もっと読む）

【課題】高電圧側絶縁分離トレンチの寿命を延ばすことができる半導体装置を提供すること。
【解決手段】埋め込み酸化膜３０を有する半導体基板に、低電圧素子２０１が複数形成された低電圧回路領域２００と高電圧素子３０１が複数形成された高電圧回路領域３００とが設けられた半導体装置であって、高電圧回路領域３００を囲い、埋め込み酸化膜３０に達するように形成された絶縁分離トレンチ６１と、絶縁分離トレンチ６１にて囲われた領域内において、埋め込み酸化膜３０に達するように形成された絶縁分離トレンチ６２と、絶縁分離トレンチ６２によって囲われた各高電圧素子３０１が形成された高電圧側素子形成領域ｅ２と、絶縁分離トレンチ６１と絶縁分離トレンチ６２との間の素子が形成されない高電圧側フィールド領域ｆ２とを備え、高電圧側素子形成領域ｅ２の電位と高電圧側フィールド領域ｆ２の電位とを略同電位とする。 （もっと読む）

【課題】エミッタ層にまでシリサイド化反応が進入するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（バイポーラトランジスタ１００）は、拡散層７と、拡散層７の表面上に形成され、金属と半導体との金属半導体化合物からなるコバルトシリサイド膜９ａと、拡散層７とコバルトシリサイド膜９ａとの間に形成され、コバルトシリサイド膜９ａから拡散される金属の透過を抑制する反応抑制層８とを備える。 （もっと読む）

【課題】 製造コストの増大や半導体装置性能を損なうことのなく、静電気放電耐量の高い静電気放電保護半導体装置を提供することを目的とする。
【解決手段】 半導体基板に形成した半導体装置上に導電体を配設し、前記導電体を電源ラインもしくはグランドラインに接続し、前記半導体装置が構成されている集積回路上に配設されている導電体と、半導体装置配線は別配線である多層配線により構成することで、前記半導体装置における前記導電体の占有面積を増大させることが可能となり、気中放電モデルにおける静電気放電耐量を向上させることができる。さらに、集積回路に占める導電体面積比を４０％以上とすることで面積効率の良い静電気放電保護半導体装置とする。 （もっと読む）

【課題】ガラス基板上にＭＯＳトランジスタと、バイポーラトランジスタを同時に集積できる素子構造および製法を提供する。
【解決手段】絶縁基板（１０１）上に形成された半導体薄膜（１０５）に形成されたエミッタ（１０２）、ベース（１０３）、およびコレクタ（１０４）を有するラテラルバイポーラトランジスタ（１００）において、半導体薄膜（１０５）が所定の方向に結晶化された半導体薄膜であるラテラルバイポーラトランジスタ。また、絶縁基板上に形成された半導体薄膜に形成されたＭＯＳ−バイポーラハイブリッドトランジスタ（２００）において、半導体薄膜（２０５）は所定の方向に結晶化された半導体薄膜であるＭＯＳ−バイポーラハイブリッドトランジスタ。 （もっと読む）