スタック不揮発性メモリデバイスは、垂直に積層されたアモルファスシリコンベースの薄膜トランジスタ（301）を用いる。トランジスタもしくはセルの各層は、炭素濃度に応じて炭素豊富なシリコン膜もしくは炭化ケイ素膜を形成するために所定の炭素濃度を有する堆積a-Siチャネル領域層（315）から形成される。誘電体スタック（310）がチャネル領域層の上に形成される。一実施形態では、誘電体スタックはONO構造である。制御ゲート（311）が誘電体スタックの上に形成される。この構造はスタック構造を形成するように垂直方向に繰り返される。一実施形態では、チャネル領域層の炭素濃度は、続けて形成された層毎に減少する。薄膜トランジスタはフィンFETとなり得る。 （もっと読む）

【課題】トランジスタを高耐圧に保持することができ、しかも、トランジスタが形成される領域の占有面積を縮小することが可能な半導体装置を提供する。
【解決手段】基板４上に形成された複数のトランジスタ１２は、ゲート電極１５を共有している。素子分離領域１６は、複数のトランジスタ１２を分離する。複数のトランジスタ１２の形成領域に、複数の前記第１のトランジスタのソース、ドレイン領域を含み、その領域の深さよりも深く、トランジスタ１２の閾値電圧を設定する不純物領域１９が形成されている。 （もっと読む）

半導体形成プロセスでは、絶縁構造（１０６）をトランジスタ領域の横方向のいずれの側にも形成し、ゲート構造（１１０）をトランジスタ領域の上に形成し、ソース／ドレイン領域（１０７）を除去してソース／ドレインリセス（１２０）を形成し、絶縁構造の一部分を除去して絶縁膜後退構造（１２６）を形成し、そしてソース／ドレインリセスに、エピタキシャル成長半導体のようなソース／ドレインストレッサを充填する。ソース／ドレインリセスの下側表面は、絶縁膜後退構造の上側表面よりも約１０〜３０ｎｍだけ深いことが好ましい。ソース／ドレインリセスへの充填を行なう前に、または後に絶縁膜後退構造を形成する。次に、ＩＬＤストレッサ（１４０）を、ＩＬＤストレッサがソース／ドレイン構造の側壁に隣接するようにトランジスタ領域の上に堆積させることにより、ＩＬＤストレッサをソース／ドレインストレッサと組み合わせることができる。ＩＬＤストレッサは、圧縮応力または引っ張り応力を与える窒化シリコンであることが好ましく、そしてソース／ドレイン構造はシリコンゲルマニウムまたはシリコン炭素であることが好ましい。
（もっと読む）

【解決手段】本発明は、その基板から絶縁されており、そのチャネルの下で部分的に延びている、そのソース領域の導電性延長部(10)を備えたMOS トランジスタに関する。
（もっと読む）

【課題】不揮発性半導体記憶装置のメモリセルを微細化する。
【解決手段】不揮発性半導体記憶装置を構成する半導体基板１の主面上には第１ゲート絶縁膜４を介して複数の浮遊ゲート７が形成されている。各浮遊ゲート７の一方の隣接側には、半導体基板１の主面上に第３ゲート絶縁膜６を介して形成された補助ゲート９が形成されている。また、各浮遊ゲート７の他方の隣接側には、溝Ｔｒ１が形成されており、その底部側にはｎ型拡散層３が形成されている。この不揮発性半導体記憶装置のデータ線は、補助ゲート９に所望の電圧を印加した際にその補助ゲート９が対向する半導体基板１の主面部分に形成される反転層と、上記ｎ型拡散層３とで構成される。 （もっと読む）

【課題】浅い不純物領域を有する半導体装置を提供する。
【解決手段】チャネル形成領域を含む半導体ならびに前記チャネル形成領域の上のフローティングゲートおよびコントロールゲートを含む半導体装置であって、前記フローティングゲートの一方の側の前記半導体には、前記フローティングゲートとオーバーラップする第１の不純物領域が形成されており、前記フローティングゲートの他方の側の前記半導体には、深さが０．１μｍ以下で、且つ前記フローティングゲートとオーバーラップが無い第２の不純物領域が形成されており、前記チャネル形成領域の長さは０．３μｍ以下であることを特徴とする。 （もっと読む）

【課題】不揮発性半導体メモリのソース拡散層とデジット拡散層との間の面積を小さくする
【解決手段】コントロールゲート（２）とフローティングゲート（５）とを有する複数のメモリセル（２１）と、前記複数のメモリセル（２１）の上層に配置され、デジット電位コンタクト（４）を介して前記メモリセル（２１）にデジット電位を供給するデジット線群（３）と、前記デジット線群（３）に平行に構成された電源線（１０）と、前記フローティングゲート（５）と同層に構成され、電源供給コンタクト（８）を介して前記電源線（１０）から供給される電源電位を前記複数のメモリセル（２１）の電源端（１１）に提供する導電部（１２）とを具備する半導体記憶装置を構成する。 （もっと読む）

【課題】ソースの抵抗を低減して、各メモリセルのしきい値電圧のばらつきを抑制すると共に、不揮発性半導体記憶装置の微細化を図ることができる不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】本発明に係る不揮発性半導体記憶装置１０は、半導体基板と、半導体基板１００の主表面上に第１絶縁膜１０１を介して形成され、半導体基板１００に反転層を形成可能なアシストゲートＡＧと、アシストゲートＡＧの側面上に形成された第２絶縁膜１０６と、半導体基板の主表面上に第３絶縁膜１０５を介して形成され、第２絶縁膜１０６上に延在するフローティングゲートＦＧと、フローティングゲートＦＧ上に第４絶縁膜１１２を介して形成されたコントロールゲートＣＧと、フローティングゲートＦＧに対して、アシストゲートＡＧと反対側に位置する半導体基板１００の主表面に形成された不純物拡散層ＳＲと、不純物拡散層ＳＲ上に形成され、該不純物拡散層ＳＲの表面から上方に突出した導電性の突出部ＳＲａとを備える。 （もっと読む）

【課題】オフセット構造になり難く、ショートチャネル特性の悪化を防ぐことができるメモリセルを備えた半導体装置を提供する。
【解決手段】半導体基板１１上には、第１トンネル酸化膜１２、第１フローティングゲート５、第１ゲート間絶縁膜１３、第１コントロールゲート４の順序で積層された第１積層ゲートと、第２トンネル酸化膜１２、第２フローティングゲート５、第２ゲート間絶縁膜１３、第２コントロールゲート４の順序で積層された第２積層ゲートとが形成されている。第１積層ゲートの側面上及び第２積層ゲートの側面上には、ゲート側壁絶縁膜１６が形成されている。さらに、第１積層ゲートと第２積層ゲートとの間の半導体基板１１にはｎ+型拡散層２Ｂが形成されている。そして、ゲート側壁絶縁膜１６と接触するｎ+型拡散層２Ｂの表面は、ゲート側壁絶縁膜１６間のｎ+型拡散層２Ｂの表面より高く形成されている。 （もっと読む）

【課題】メモリセルの微細化を実現することが可能な不揮発性半導体記憶装置及びその製造方法を提供することができる。
【解決手段】本発明にかかる不揮発性半導体記憶装置の一態様は、半導体基板１０１上に形成されたドレイン１０２と、半導体基板１０１に設けられた溝１０３と、溝１０３底面に形成されたソース１０４と、半導体基板１０１のドレイン１０２の側端部と溝１０３の側面との間の領域上に、第１のゲート絶縁膜１０５を介して設けられた浮遊ゲート１０６と、浮遊ゲート１０６上に、第２のゲート絶縁膜１０７を介して設けられた制御ゲート１０８とを有する複数のメモリセルを備える不揮発性半導体記憶装置であって、溝１０３は、隣接するメモリセル間で共有され、溝１０３の側面は、浮遊ゲート１０６の側端部と略一致して形成され、溝１０３には酸化膜１１０が充填されているものである。 （もっと読む）

【課題】電荷保持能力の高いフローティングゲート電極を備えた不揮発性半導体記憶装置の製造方法を実現できるようにする。
【解決手段】不揮発性半導体記憶装置の製造方法は、酸素及び水素を含む雰囲気中で熱処理を行うことにより、基板内の半導体領域の上にシリコン酸化膜からなるトンネル絶縁膜を形成する工程（ａ）と、Ｎ₂Ｏ又はＮＯを含む雰囲気中で熱処理を行うことにより、トンネル絶縁膜中に窒素を拡散させる工程（ｂ）と、水素を含む雰囲気中で３００℃から９５０℃の温度範囲で熱処理を行うことにより、トンネル絶縁膜中に水素を拡散させる工程（ｃ）と、工程（ｃ）の後、トンネル絶縁膜の上に、メモリゲート電極部８を形成する工程（ｄ）と、半導体領域内のフローティングゲート電極の両側に位置する領域に不純物を導入して、半導体領域とは逆導電型の２つの不純物拡散領域３０、３１を形成する工程（ｅ）とを含んでいる。 （もっと読む）

【課題】１セルにおいて複数ビットの記憶を従来以上の信頼性で行いうる半導体記憶装置を提供することを課題とする。
【解決手段】半導体層上に形成された、電荷を局在的に蓄積する機能を有する電荷保持膜と、前記電荷保持膜の一部の上に形成されたゲート電極と、前記ゲート電極の両側の前記上記半導体層に形成された拡散領域とを備え、前記拡散領域の前記ゲート電極側の端部が、前記ゲート電極直下よりも外側に位置し、前記電荷保持膜が、少なくとも前記拡散領域の前記ゲート電極側の端部上にまで延在していることを特徴とする半導体記憶装置により上記課題を解決する。 （もっと読む）

【課題】記憶を従来以上の信頼性で行いうる半導体記憶装置を提供することを課題とする。
【解決手段】半導体層上に形成された電荷を局在的に蓄積する機能を有する電荷保持膜と、前記電荷保持膜の少なくとも一部の上に形成されたゲート電極と、前記ゲート電極の両側の前記上記半導体層に形成された拡散領域とを備え、前記拡散領域の前記ゲート電極側の端部が、前記電荷保持膜直下から又は直下よりも外側に位置していることを特徴とする半導体記憶装置により上記課題を解決する。 （もっと読む）

【課題】書込み特性の低下及びオフリーク電流の増大を起こすことなく、セルサイズを縮小する。
【解決手段】不揮発性メモリは、ドレイン領域２２及びソース領域２４と、コントロールゲート３０とを備えている。ドレイン領域及びソース領域は、共通の半導体基板に互いに平行に延在して形成されていて、ソース抵抗をドレイン抵抗よりも高くしてある。コントロールゲートは、半導体基板上に、ドレイン領域及びソース領域と直交する方向に延在して設けられている。ドレイン領域及びソース領域の、コントロールゲートの延在方向と平行な方向のドレイン幅及びソース幅それぞれの中心間距離Ｄ_Ｃをドレイン及びソース間距離とするとき、ドレイン及びソース間距離を、ドレイン抵抗及びソース抵抗を等しくしたときのドレイン及びソース間距離よりも短くしてある。 （もっと読む）

【課題】国際公開第２００４／００６３３７Ａ１に開示された半導体装置を不揮発性半導体メモリに適用し、しかも、電荷を蓄積する浮遊ゲート電極を構成する微小粒子の粒径と密度を制御し得る構造を有する不揮発性半導体メモリを提供する。
【解決手段】不揮発性半導体メモリは、ソース／ドレイン電極１７、チャネル形成領域１８、第１絶縁層１１、浮遊ゲート電極１２、第２絶縁層１５、並びに、制御電極１６を備え、チャネル形成領域１８は、導体又は半導体から成るチャネル形成領域構成微粒子２１と、チャネル形成領域構成微粒子２１と結合した有機半導体分子２２とによって構成された導電路２０を有し、浮遊ゲート電極１２は、導体又は半導体から成る浮遊ゲート電極構成微粒子１３と、浮遊ゲート電極構成微粒子を被覆する絶縁材料から成る保護膜１４とから構成されている。 （もっと読む）

【課題】 半導体装置の微細化および小型化を図ることであり、また、各メモリセルトランジスタのしきい値電圧のばらつきが抑えられた半導体装置およびその製造方法を提供することであり、さらに、信頼性の高いトンネル絶縁膜を備えた半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板１００と、半導体基板１００の主表面上に第１絶縁膜１０１を介して形成され、半導体基板１００内に反転層を形成可能な複数のアシストゲート１０２ｃ〜１０２ｅと、アシストゲート１０２ｃ〜１０２ｅの側面上に形成された第２絶縁膜１０５と、半導体基板１００の主表面上に第３絶縁膜１０６を介して形成され、第２絶縁膜１０５上に延在し、電荷を蓄積可能なサイドウォール状の複数のフローティングゲート１０７ｃ５〜１０７ｃ１０と、フローティングゲート１０７ｃ５〜１０７ｃ１０上に第４絶縁膜１１２を介して形成された複数のコントロールゲート１１７ｃとを備える。 （もっと読む）

【課題】ＳＡＣによる集積度の向上と、高耐圧素子の耐圧の確保を図る。
【解決手段】ゲート電極２３ａ，２３ｂの側壁には、側壁膜２４ａ，２４ｂ，２５ａ，２５ｂが配置され、その上部には、キャップ絶縁膜３２ａ，３２ｂが配置される。側壁膜２４ａ，２４ｂ及びキャップ絶縁膜３２ａ，３２ｂは、層間絶縁膜２８に対してエッチング選択比を有し、側壁膜２５ａ，２５ｂは、層間絶縁膜２８と実質的に同じエッチング速度を有する。通常トランジスタでは、ゲート電極２３ａとコンタクトホール２９ａの間には、側壁膜２５ａは存在せず、側壁膜２４ａが存在する。高耐圧トランジスタでは、ゲート電極２３ｂとコンタクトホール２９ｂの間には、側壁膜２４ａ，２５ａが共に存在する。 （もっと読む）

【課題】 各メモリセルトランジスタのしきい値電圧のばらつきを抑えることができ、また、トンネル絶縁膜の厚みを所望の厚みに設定することができる不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】 半導体基板１０と、半導体基板１０の主表面上に、第１絶縁膜１０１を介して形成された複数のフローティングゲートＦＧと、フローティングゲートＦＧ間に位置する半導体基板１０の主表面に形成された凹部１０６と、凹部１０６の内表面上に形成された第２絶縁膜１０８を介して、凹部１０６内に形成されたアシストゲートＡＧと、フローティングゲートＦＧ上に第３絶縁膜１０２を介して、形成されたコントロールゲートＣＧとを備える。 （もっと読む）

【課題】スプリットゲート型の不揮発性メモリ装置の製造方法を提供する。
【解決手段】第１ゲート絶縁及び第１導電膜が基板上に形成され、酸化膜パターンは導電膜を部分的に酸化させることで形成される。酸化膜パターンをマスクとして使用して第１導電膜を部分的にエッチングすることで第１ゲート絶縁膜上にフローティングゲート電極が形成される。フローティングゲート電極が形成された基板の全体表面上に第１シリコン膜を形成した後、第１シリコン膜を酸化させることでフローティングゲート電極の側面及びフローティングゲート電極と隣接する基板の表面部位上にトンネル絶縁膜及び第２ゲート絶縁膜がそれぞれ形成される。トンネル絶縁膜及び第２ゲート絶縁膜上にコントロールゲート電極を形成する。コントロールゲート電極が形成された基板の全体表面上に第２シリコン膜を形成し、第２シリコン膜を熱酸化膜に形成する。 （もっと読む）

【課題】一対のチャンネル領域に対応する単一ゲート電極を有する半導体素子及びランダムアクセスメモリを提供する。
【解決手段】半導体基板１１０の一対のフィン１０５ａ，１０５ｂに形成された一対のチャンネル領域と、一対のチャンネル領域に対応するゲート電極１３０と、一対のフィン１０５ａ，１０５ｂに形成されたソースに同時に接するソースコンタクトプラグ１３５及びドレインに同時に接するドレインコンタクトプラグ１４０と、を備え、ドレインコンタクトプラグ１４０上のストレージノードまたはチャンネル領域とゲート電極１３０との間のストレージノードをさらに備えうる半導体素子である。 （もっと読む）