【課題】酸化物半導体層を含むトランジスタを有する不揮発性メモリにおいて、保持された情報を容易に消去できる不揮発性メモリを提供する。
【解決手段】第１のトランジスタ及び第２のトランジスタを有するメモリセルを有し、第１のトランジスタは第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第２のトランジスタは酸化物半導体からなる第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のソース電極及び第２のドレイン電極の一方は第１のゲート電極と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第２のソース電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノードの電位を高くすることにより情報が書き込まれ、第２のチャネルに紫外線を照射して、ノードの電位を低くすることにより情報が消去される不揮発性メモリによって解決する。 （もっと読む）

【課題】ウェーハテスト後のウェーハ状態において所望の回路を印刷処理により容易に形成することが可能な半導体製造方法および半導体装置を提供することを課題する。
【解決手段】本発明に係る半導体製造方法は、ウェーハの被描画パターン形成領域に所定の深さを有する溝部を形成する工程、ウェーハに対してトリミング要否の検査を行う工程、前記ウェーハにおけるトリミング必要なウェーハの前記溝部に導電性溶剤を射出し描画パターンを描画する工程、描画パターンを描画した後、脱気および低温アニールする工程、脱気および低温アニールした成膜後、当該成膜表面を平坦化する工程、および平坦化した後、高温アニールする工程、を有する。 （もっと読む）

【課題】ビット線間の寄生容量による影響を低減することにより、高精度のデータの読出しを可能にする半導体メモリを提供する。
【解決手段】１つの主ビット線に互いに異なるタイミングでオン駆動するセレクタ素子及び当該セレクタ素子のそれぞれに接続された副ビット線を介して当該副ビット線のそれぞれにメモリセルが接続され、当該主ビット線に並置されるとともに固定電位に接続された固定電位線が設けられていること。 （もっと読む）

【課題】小型化が可能な不揮発性メモリを備えた半導体装置を提供する。
【解決手段】基板９０１上に画素と不揮発性メモリとを備え、不揮発性メモリは、基板９０１上に形成される半導体活性層と、半導体活性層上に形成される絶縁膜９２３と、絶縁膜９２３上に形成されるフローティングゲイト電極９０７と、フローティングゲイト電極９０７を酸化して得られる酸化膜９０８，９１５，９２２と、酸化膜９０８，９１５，９２２に接して形成されるコントロールゲイト電極９２９と、を備え、画素と不揮発性メモリとは、基板９０１上に一体形成される。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置の性能を向上させる。また、半導体装置の信頼性を向上させる。また、半導体装置の性能を向上すると共に、半導体装置の信頼性を向上する。
【解決手段】フローティングゲート電極ＦＧを有するメモリトランジスタとこのメモリトランジスタに直列に接続された制御トランジスタとで構成されたメモリセルを、半導体基板の主面にＸ方向およびＹ方向にアレイ状に複数配列させる。そして、Ｘ方向に配列したメモリセルのメモリトランジスタのドレイン領域同士を接続するビット配線Ｍ１Ｂを、半導体基板上に形成された多層配線構造のうちの最下層の配線層に設け、このビット配線Ｍ１Ｂがフローティングゲート電極ＦＧ全体を覆うようにする。 （もっと読む）

【課題】酸化物半導体層を含むトランジスタを有する不揮発性メモリにおいて、保持された情報を容易に消去できる不揮発性メモリを提供する。
【解決手段】不揮発性メモリは、第１のトランジスタ２０及び第２のトランジスタ２１を有するメモリセルを有し、第１のトランジスタ２０は第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第２のトランジスタ２１は酸化物半導体からなる第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のソース電極及び第２のドレイン電極の一方は第１のゲート電極と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第２のソース電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノードの電位を高くすることにより情報が書き込まれ、第２のチャネルに紫外線を照射して、ノードの電位を低くすることにより情報が消去される。 （もっと読む）

【課題】ロジック回路を増やすことなく、第三者がメモリセルにアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供する。
【解決手段】本実施形態は、第１のメモリセルと、第２のメモリセルと、を有し、第２のメモリセルに設けられた第２のトランジスタの第２のチャネルが酸化物半導体膜からなる記憶装置であって、第２のメモリセルからのデータの読み出しは第２のトランジスタに紫外線を照射している時に行われる記憶装置によって解決する。 （もっと読む）

【課題】工程数の増大を抑制しつつ、捕獲させた電荷を安定して保持させることが可能な不揮発性半導体記憶装置を提供する。
【解決手段】選択トランジスタＴｒ１およびメモリトランジスタＴｒ２を半導体基板１上に横方向に並べて形成することでＦＡＭＯＳを構成し、メモリトランジスタＴｒ２のフローティングゲート電極５ｃは、選択トランジスタＴｒ１のサイドウォール５ａ、５ｂに使用されているのと同一のシリコン窒化膜から構成する。 （もっと読む）

【課題】ゲルマニウムからなるドットの密度を向上可能な半導体製造装置を提供する。
【解決手段】半導体製造装置６００は、石英管６１０と、反応室６２０と、石英管６１０内へＨ_２ガスを供給する配管６５０と、石英管６１０内にリモート水素プラズマを生成するアンテナ６７０、マッチング回路６８０および高周波電源６９０と、反応室６２０内で基板８００を保持する基板ホルダー６３０と、基板８００を加熱するヒーター６４０と、ゲルマンガスを基板８００の近傍に供給する噴出器７００および配管７１０とを備える。 （もっと読む）

【課題】金属薄膜をリモートプラズマによって処理するときのガスの種類によってドットの密度を制御可能な金属ドットの製造方法を提供する。
【解決手段】ＳｉＯ_２膜５０２がＳｉからなる半導体基板５０１上に形成され（工程（ｂ））、金属薄膜５０４がＳｉＯ_２膜５０２上に形成される（工程（ｃ））。その後、水素ガス、ヘリウムガス、アルゴンガス、窒素ガス、アンモニアガス、水素ガスとヘリウムガスとの混合ガス、水素ガスとアルゴンガスとの混合ガスおよび水素ガスと窒素ガスとの混合ガスの中から選択したガスを用いたリモートプラズマによって金属薄膜５０４を処理する（工程（ｄ））。これによって、金属ドット５０３がＳｉＯ_２膜５０２上に形成される（工程（ｅ））。 （もっと読む）

【課題】 簡単な製造工程で、自然酸化膜の影響を受けることなく、膜質のよいＯＮＯ構造で、その誘電体膜を薄く形成することができるキャパシタの製造方法を提供する。
【解決手段】 ポリシリコンからなる下層電極３を形成し（図（ａ））、その下層電極３を、たとえば硫酸と硝酸との混合液のように、ポリシリコンを酸化する酸の溶液に浸漬させ、下層電極３の表面にシリコン酸化膜４を形成する（図（ｂ））。そして、そのシリコン酸化膜４上にシリコン窒化膜５を堆積し、そのシリコン窒化膜５の表面を酸化させる方法などにより、シリコン窒化膜５の表面にシリコン酸化膜６を形成し（図（ｃ））、その上に上層電極７を形成する（図（ｄ））ものである。 （もっと読む）

【課題】メモリセル部以外の周辺回路部におけるホットキャリア特性の向上に寄与する不揮発性メモリデバイス及びその製造法を提供することを課題とする。また、メモリセル部の電荷蓄積窒化膜に含まれる電子を消去するに際し、消去後の電流値の低下を抑制可能な不揮発性メモリデバイス及びその製造法を提供することを他の課題とする。
【解決手段】本発明は、半導体層上に形成された情報格納用のメモリセル部と；前記半導体層上に形成された前記メモリセル部以外の周辺回路部とを同時に形成してなる不揮発性メモリデバイスに適用される。そして、前記メモリセル部は、前記半導体層上に形成されたゲート電極と；前記ゲート電極の下端両側に食い込むノッチ上に形成された絶縁膜よりなる電荷蓄積層とを備える。一方、前記周辺回路部は、電荷蓄積層を備えない構造とする。 （もっと読む）

【課題】メモリセル間の間隔を狭めつつ、この間隔に対する層間絶縁膜や金属膜の埋め込み性を改善すること。
【解決手段】互いに対向するゲート電極１４Ｌ，１４Ｒに積層されたＯＮＯ膜５２Ｌ，５２Ｒと、ゲート電極同士の間の第１主面１０ａを被覆するイオン注入保護膜とを含むメモリセル前駆体が、第１主面上に第１距離だけ離間して設けられた半導体基板１０を準備し、ウエットエッチングにより、第２酸化膜３２Ｌ，３２Ｒの、側面１４ＬＳ，１４ＲＳに垂直に測った厚みを薄くして、メモリセル前駆体同士の距離を第１距離よりも長い第２距離とする工程を含む。 （もっと読む）

【課題】優れたデータ保持特性と、高速でのデータ書換え性能と、低消費電力での動作性能と、高い信頼性と、を同時に兼ね備えた不揮発性ＭＯＳ型半導体メモリ装置を提供する。
【解決手段】ＭＯＳ型半導体メモリ装置６０１は、大きなバンドギャップを持つ第１の絶縁膜１１１および第５の絶縁膜と、最も小さなバンドギャップを持つ第３の絶縁膜１１３との間に、両者の中間の大きさのバンドギャップを持つ第２の絶縁膜１１２および第４の絶縁膜１１４を備えている。このようなエネルギーバンド構造を有することにより、データ書き込み時には第１の絶縁膜１１１を介した電荷の移動が起こりやすく、書き込み動作速度を高速化することが可能で、かつ絶縁膜積層体に電荷を注入するために必要な書き込み電圧を小さく抑えることができる。 （もっと読む）

【課題】不揮発性メモリの性能を向上させつつ製造工程を減少させること。
【解決手段】不揮発性メモリは、メモリセルＭＣにおいて、Ｎ型ウェル３ａにＰ型拡散領域７ａ、Ｐ型拡散領域７ｂ、及びＰ型拡散領域７ｃが形成され、Ｐ型拡散領域７ａとＰ型拡散領域７ｂの間のチャネル上にセレクトゲート絶縁膜４ａを介してセレクトゲート６ａが形成され、Ｐ型拡散領域７ｂとＰ型拡散領域７ｃの間のチャネル上にフローティングゲート絶縁膜５を介してフローティングゲート６ｂが形成されている。周辺回路ＰＴにおいて、Ｎ型ウェル３ｂにＰ型拡散領域７ｄ及びＰ型拡散領域７ｅが形成され、Ｐ型拡散領域７ｄとＰ型拡散領域７ｅの間のチャネル上に周辺回路ゲート絶縁膜４ｂを介し周辺回路ゲート６ｃが形成されている。フローティングゲート絶縁膜５の膜厚は、セレクトゲート絶縁膜４ａ及び周辺回路ゲート絶縁膜４ｂの膜厚よりも厚く構成されている。 （もっと読む）

【課題】製造過程において半導体記憶素子の書き込みテストを行うことができる半導体集積回路を提供する。
【解決手段】光照射によりデータの記憶状態が変化するＰＲＯＭ２２が形成された基板１０と、基板１０のＰＲＯＭ２２が形成された面側に形成された多層配線構造７０と、を備え、多層配線構造７０に、ＰＲＯＭ２２が形成されたＰＲＯＭ領域２０に対向する位置に透光性材料により形成され、多層配線構造７０の外部からＰＲＯＭ２２への光導入路とされる透光領域８０と、透光領域８０の周囲に、複数層の遮光性材料により連続的に形成された遮光領域３０と、透光領域８０からみて遮光領域３０を介して外側に形成され、ＰＲＯＭ２２の記憶状態を操作するためのＰＡＤ部６０と、を備えた。 （もっと読む）

【課題】浮遊ゲートをもち制御ゲートを備えていない不揮発性メモリセルを備えた半導体装置において、その不揮発性メモリセルの読出し特性を飛躍的に改善する。
【解決手段】不揮発性メモリセルは、Ｐ型半導体基板１上に形成された書込みメモリゲート酸化膜９及び書込みメモリゲート酸化膜９上に形成された電気的に浮遊状態のポリシリコンからなる書込み浮遊ゲート１１をもつＰＭＯＳ書込みトランジスタと、Ｐ型半導体基板１上に形成された読出しメモリゲート酸化膜１５及び読出しメモリゲート酸化膜１５上に形成された電気的に浮遊状態のポリシリコンからなる読出し浮遊ゲート１７をもつＮＭＯＳ読出しトランジスタを備えている。書込み浮遊ゲート１１と読出し浮遊ゲート１７は電気的に接続されている。不揮発性メモリセルへの書込みはＰＭＯＳ書込みトランジスタによって行なわれ、読出しはＮＭＯＳ読出しトランジスタによって行なわれる。 （もっと読む）

【課題】外部から局所的に圧力がかかっても破損しにくい半導体装置を提供する。また、外部からの局所的押圧による非破壊の信頼性が高い半導体装置を歩留まり高く作製する方法を提供する。
【解決手段】単結晶半導体領域を用いて形成された半導体素子を有する素子基板上に、有機化合物または無機化合物の高強度繊維に有機樹脂が含浸された構造体を設け、加熱圧着することにより、有機化合物または無機化合物の高強度繊維に有機樹脂が含浸された構造体及び素子基板が固着された半導体装置を作製する。 （もっと読む）

【課題】 ＥＰＲＯＭを搭載するＩＣチップにおいて、データを消去するメモリ素子（書換え可能な）とデータを消去したくないメモリ素子（データ冗長用）を同時に有する半導体装置を提供する。
【解決手段】 特定のメモリ素子の上に紫外光線を反射、吸収する遮光物を形成する。このことによりデータ消去性を調整できるようなメモリ素子を形成できるようにする。また、遮光物に開口することで、より消去制御性のよりメモリ素子とすることができる。 （もっと読む）

【課題】メモリ領域の配線層の露出を防止し、配線抵抗の変動や信頼性劣化を防止する紫外線消去型の不揮発性メモリセルを有した半導体装置の製造方法を提供する。
【解決手段】パッド電極２０及び層間絶縁膜２Ｃ上に紫外線を透過するエッチングストッパー膜として、ＳｉＯ_２膜２１を形成する。その後、パッド電極２０上のＳｉＯ_２膜２１を選択的にエッチング除去し、ＥＰＲＯＭ領域上についてはＳｉＯ_２膜２１を残す。その後、ＳｉＯ_２膜２１上及びＳｉＯ_２膜２１が除去されたパッド電極２０上に紫外線を透過しない保護膜として、シリコン窒化膜２３及びポリイミド膜２４を形成する。そして、パッド電極２０上及びＥＰＲＯＭ領域上のシリコン窒化膜２３及びポリイミド膜２４を選択的にエッチング除去する。このとき、ＳｉＯ_２膜２１はエッチングストッパーとして作用するので、コントロールゲートラインメタル層１９が露出するのを防止できる。 （もっと読む）