半導体製造装置、ゲルマニウムドットの製造方法およびそれを用いた半導体メモリの製造方法
【課題】ゲルマニウムからなるドットの密度を向上可能な半導体製造装置を提供する。
【解決手段】半導体製造装置６００は、石英管６１０と、反応室６２０と、石英管６１０内へＨ２ガスを供給する配管６５０と、石英管６１０内にリモート水素プラズマを生成するアンテナ６７０、マッチング回路６８０および高周波電源６９０と、反応室６２０内で基板８００を保持する基板ホルダー６３０と、基板８００を加熱するヒーター６４０と、ゲルマンガスを基板８００の近傍に供給する噴出器７００および配管７１０とを備える。
【解決手段】半導体製造装置６００は、石英管６１０と、反応室６２０と、石英管６１０内へＨ２ガスを供給する配管６５０と、石英管６１０内にリモート水素プラズマを生成するアンテナ６７０、マッチング回路６８０および高周波電源６９０と、反応室６２０内で基板８００を保持する基板ホルダー６３０と、基板８００を加熱するヒーター６４０と、ゲルマンガスを基板８００の近傍に供給する噴出器７００および配管７１０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体製造装置、ゲルマニウムドットの製造方法およびそれを用いた半導体メモリの製造方法に関するものである。
【背景技術】
【０００２】
従来、ゲルマニウムからなるドットを備える不揮発性半導体記憶装置が知られている（特許文献１）。
【０００３】
この不揮発性半導体記憶装置は、ソース、ドレイン、シリコン酸化膜、ドット、高誘電体膜、およびコントロールゲートを備える。ソースおよびドレインは、シリコン半導体基板の一主面に形成される。シリコン酸化膜は、ソースとドレインとの間においてシリコン半導体基板の一主面上に形成される。
【０００４】
ドットは、ゲルマニウムからなり、シリコン酸化膜上に形成される。高誘電体膜は、ドットを覆うようにシリコン酸化膜上に形成される。コントロールゲートは、高誘電体膜上に形成される。
【０００５】
このように、不揮発性半導体記憶装置は、ドットをフローティングゲートとする半導体記憶装置である。
【特許文献１】特開２００５−２５１９９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１は、フローティングゲートであるドットの密度を制御する方法を開示していないため、ゲルマニウムからなるドットの密度を高くすることが困難であるという問題がある。
【０００７】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、ゲルマニウムからなるドットの密度を向上可能な半導体製造装置を提供することである。
【０００８】
また、この発明の別の目的は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法を提供することである。
【０００９】
さらに、この発明の別の目的は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法を用いた半導体メモリの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
この発明によれば、半導体製造装置は、反応室と、支持部材と、加熱装置と、第１および第２の供給装置とを備える。支持部材は、反応室内に配置され、基板を支持する。加熱装置は、基板を加熱する。第１の供給装置は、基板の表面に原子状水素を供給する。第２の供給装置は、第１の供給装置が原子状水素を基板の表面に供給しているときに基板の表面にゲルマンガスを供給する。
【００１１】
好ましくは、第１の供給装置は、リモート水素プラズマによって水素ガスから原子状水素を生成し、その生成した原子状水素を基板の表面に供給する。
【００１２】
好ましくは、第１の供給装置は、原子状水素とゲルマンガスとの反応領域と異なる領域で原子状水素を生成し、その生成した原子状水素を基板の表面に供給する。第２の供給装置は、原子状水素が生成される領域と異なる領域からゲルマンガスを基板の表面に供給する。
【００１３】
また、この発明によれば、ゲルマニウムドットの製造方法は、反応室内に配置された基板を加熱する第１のステップと、基板の表面に原子状水素を供給する第２のステップと、原子状水素が基板の表面に供給されているときにゲルマンガスを基板の表面に供給する第３のステップとを備える。
【００１４】
好ましくは、第２のステップにおいて、原子状水素は、リモート水素プラズマによって水素ガスから生成されて基板の表面に供給される。
【００１５】
好ましくは、第２のステップにおいて、原子状水素は、原子状水素とゲルマンガスとの反応領域と異なる領域で生成されて基板の表面に供給される。第３のステップにおいて、ゲルマンガスは、原子状水素が生成される領域と異なる領域から基板の表面に供給される。
【００１６】
さらに、この発明によれば、半導体メモリの製造方法は、半導体基板の一主面にソース電極およびドレイン電極を形成する第１のステップと、ソース電極とドレイン電極との間の半導体基板の一主面に絶縁膜を形成する第２のステップと、原子状水素とゲルマンガスとを用いて絶縁膜上にゲルマニウムドットを形成する第３のステップと、ゲルマニウムドットを酸化してゲルマニウムドットを覆うように酸化ゲルマニウム膜を形成する第４のステップと、酸化ゲルマニウム膜上に電荷蓄積ノードを形成する第５のステップとを備える。
【発明の効果】
【００１７】
この発明によれば、原子状水素を基板表面に供給しながらゲルマンガスを基板表面に供給してゲルマニウムドットが形成される。その結果、原子状水素がゲルマニウムドットの形成を促進する。
【００１８】
したがって、この発明によれば、ゲルマニウムドットの密度を向上できる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２０】
図１は、この発明の実施の形態による半導体製造装置の概略図である。図１を参照して、この発明の実施の形態による半導体製造装置６００は、石英管６１０と、反応室６２０と、基板ホルダー６３０と、ヒーター６４０と、配管６５０，７１０と、バルブ６６０，７２０と、アンテナ６７０と、マッチング回路６８０と、高周波電源６９０と、噴出器７００とを備える。
【００２１】
石英管６１０は、１０ｃｍφの直径を有し、その一方端が反応室６２０内に挿入されるように固定される。反応室６２０は、中空の円筒形状からなり、上面６２０Ａに石英管６１０の一方端を挿入するための開口部６２１を有し、側面６２０Ｂに排気口６２２を有する。そして、反応室６２０は、開口部６２１から石英管６１０の一方端が挿入されることによって、内部空間が石英管６１０の内部空間と連通する。従って、ポンプ（図示せず）によって反応室６２０および石英管６１０の内部の気体を排気口６２２を介して排気できる。
【００２２】
基板ホルダー６３０は、反応室６２０の下面６２０Ｃ上に配置される。ヒーター６４０は、シリコンカーバイド（ＳｉＣ）からなり、基板ホルダー６３０内に配置される。
【００２３】
配管６５０は、バルブ６６０を介して石英管６１０の他方端に連結される。バルブ６６０は、配管６５０に装着される。アンテナ６７０は、基板ホルダー６３０上に設置された基板８００から３２ｃｍの位置で石英管６１０の周囲を取り巻くように配置される。そして、アンテナ６７０は、その一方端がマッチング回路６８０に接続され、他方端が接地される。
【００２４】
マッチング回路６８０は、アンテナ６７０の一方端と高周波電源６９０との間に接続される。高周波電源６９０は、マッチング回路６８０と、接地ノードとの間に接続される。
【００２５】
噴出器７００は、反応室６２０の内部において、基板ホルダー６３０の近傍に配置される。配管７１０は、一方端がバルブ７２０を介して噴出器７００に連結される。バルブ７２０は、配管７１０に装着される。
【００２６】
ヒーター６４０は、基板ホルダー６３０を介して基板８００を所定の温度に加熱する。配管６５０は、水素（Ｈ２）ガスをボンベ（図示せず）から石英管６１０内に導く。バルブ６６０は、Ｈ２ガスを石英管６１０内へ供給し、またはＨ２ガスの石英管６１０内への供給を遮断する。
【００２７】
マッチング回路６８０は、高周波電源６９０から供給された高周波電力の高周波電源６９０側への反射を低くして高周波電力をアンテナ６７０へ供給する。高周波電源６９０は、６０ＭＨｚの高周波電力をマッチング回路６８０を介してアンテナ６７０へ供給する。
【００２８】
噴出器７００は、ゲルマン（ＧｅＨ４）ガスを配管７１０から受け、その受けたＧｅＨ４ガスを基板８００の表面に供給する。配管７１０は、ＧｅＨ４ガスをボンベ（図示せず）から受け、その受けたＧｅＨ４ガスを噴出器７００へ導く。バルブ７２０は、ＧｅＨ４ガスを噴出器７００へ供給し、またはＧｅＨ４ガスの噴出器７００への供給を遮断する。
【００２９】
半導体製造装置６００における動作について説明する。基板８００が基板ホルダー６３０上に配置され、排気口６２２から反応室６２０および石英管６１０の真空引きが行なわれる。
【００３０】
その後、基板８００は、ヒーター６４０によって所定の温度に加熱される。また、バルブ６６０が開けられ、ボンベ（図示せず）から所定量のＨ２ガスが配管６５０を介して石英管６１０内へ導入される。さらに、バルブ７２０が開けられ、ボンベ（図示せず）から所定量のＧｅＨ４ガスが配管７１０および噴出器７００を介して反応室６２０内へ導入される。
【００３１】
そして、石英管６１０内の圧力が所定の圧力に達すると、高周波電源６９０は、６０ＭＨｚの高周波電力をマッチング回路６８０を介してアンテナ６７０に供給する。この場合、マッチング回路６８０は、高周波電源６９０から供給された高周波電力の高周波電源６９０側への反射が最も低くなるように調整される。
【００３２】
そうすると、石英管６１０内でプラズマ７３０が発生し、主に原子状水素がプラズマ７３０の発生領域から基板８００の方向へ石英管６１０内を拡散し、基板８００表面に到達する。また、噴出器７００から噴出されたＧｅＨ４ガスも、基板８００表面に到達する。そして、原子状水素とＧｅＨ４ガスとによって、ゲルマニウムからなるドットが基板８００上に形成される。
【００３３】
所定の時間が経過すると、高周波電源６９０がオフされ、バルブ６６０，７２０が閉じられて一連の動作が終了する。
【００３４】
半導体製造装置６００においては、Ｈ２ガスを石英管６１０内に導入せずに、ＧｅＨ４ガスだけを反応室６２０内に導入することによって基板８００上に膜を堆積させることも可能である。
【００３５】
なお、半導体製造装置６００においては、基板８００は、電気的にフローティングされた状態でゲルマニウムドットが製造される。
【００３６】
次に、半導体製造装置６００におけるゲルマニウムドットの製造方法について説明する。図２は、ゲルマニウムドットの製造方法を示す工程図である。図２を参照して、一連の動作が開始されると、シリコン基板１がＲＣＡ洗浄される（図２の工程（ａ）参照）。
【００３７】
そして、２％の酸素（Ｏ２）ガスを用いて１０００℃の温度でシリコン基板１の表面が酸化される。これによって、３．７ｎｍの膜厚を有するシリコン酸化膜２がシリコン基板１の表面に形成される（図２の工程（ｂ）参照）。
【００３８】
その後、シリコン基板１／シリコン酸化膜２が０．１％のフッ酸（ＨＦ）によって処理される。これによって、Ｏ−Ｈ結合２１がシリコン酸化膜２の表面に形成され、シリコン酸化膜２の表面がＯＨによって終端される（図２の工程（ｃ）参照）。
【００３９】
引き続いて、シリコン基板１／シリコン酸化膜２が半導体製造装置６００の基板ホルダー６３０上に設置される。そして、バルブ６６０，７２０を閉じた状態で石英管６１０内および反応室６２０内が排気口６２２を介して真空に引かれる。
【００４０】
石英管６１０内および反応室６２０内が到達圧力に達すると、シリコン基板１／シリコン酸化膜２がヒーター６４０によって３００℃に加熱される。そして、バルブ６６０が開かれ、６００ｓｃｃｍのＨ２ガスが配管６５０から石英管６１０内に導入される。また、バルブ７２０が開かれ、２０ｓｃｃｍのＧｅＨ４ガスが配管７１０および噴出器７００を介して反応室６２０内に導入される。これによって、石英管６１０内および反応室６２０内の圧力は、５３．２Ｐａになる。
【００４１】
そうすると、高周波電源６９０は、１００Ｗの高周波電力をマッチング回路６８０を介してアンテナ６７０に印加する。これによって、プラズマ７３０が石英管６１０内で生成され、原子状水素が石英管６１０内を拡散してシリコン基板１／シリコン酸化膜２の表面に供給される。また、ＧｅＨ４ガスがシリコン基板１／シリコン酸化膜２の表面に供給される（図２の工程（ｄ）参照）。
【００４２】
すなわち、原子状水素は、原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成されてシリコン基板１／シリコン酸化膜２の表面に供給される。また、ＧｅＨ４ガスは、原子状水素が生成される領域と異なる領域からシリコン基板１／シリコン酸化膜２の表面に供給される。
【００４３】
そして、原子状水素とＧｅＨ４ガスとの反応によってシリコン酸化膜２の表面にゲルマニウムドット３１１が形成される（図２の工程（ｅ）参照）。
【００４４】
高周波電力の印加から５〜６０秒が経過すると、高周波電源６９０は、高周波電力のアンテナ６７０への印加を停止し、ゲルマニウムドット３１１の形成が終了する。
【００４５】
このように、半導体製造装置６００においては、原子状水素とＧｅＨ４ガスとをシリコン基板１の表面に供給してゲルマニウムドット３１１をシリコン酸化膜２上に形成する。そして、原子状水素は、リモート水素プラズマによって生成される。また、半導体製造装置６００においては、原子状水素は、原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成され、シリコン基板１の表面に供給される。さらに、ＧｅＨ４ガスは、原子状水素が生成される領域と異なる領域からシリコン基板１の表面に供給される。
【００４６】
なお、工程（ｄ）においては、原子状水素は、原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成されてシリコン基板１／シリコン酸化膜２の表面に供給され、ＧｅＨ４ガスは、原子状水素が生成される領域と異なる領域からシリコン基板１／シリコン酸化膜２の表面に供給されるので、工程（ｄ）は、原子状水素を原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成してシリコン基板１／シリコン酸化膜２の表面に供給するステップと、原子状水素が生成される領域と異なる領域からＧｅＨ４ガスをシリコン基板１／シリコン酸化膜２の表面に供給するステップとを含む。
【００４７】
図３は、半導体製造装置６００を用いて作成したゲルマニウムドットの表面形状を示す図である。
【００４８】
図３の（ａ）は、図２に示す工程（ｄ）において、リモート水素プラズマによって原子状水素をシリコン基板１／シリコン酸化膜２の表面に供給せずに、ＧｅＨ４ガスのみをシリコン基板１／シリコン酸化膜２の表面に供給して工程（ａ）〜（ｅ）に従って成膜したときの表面形状を示す図である。
【００４９】
また、図３の（ｂ）は、図２に示す工程（ａ）〜（ｅ）に従って作成したゲルマニウムドットの表面形状を示す図である。
【００５０】
さらに、図３においては、ゲルマニウムドットを作成するときの基板温度は、３００℃であり、反応圧力は、５３．２Ｐａであり、堆積時間は、３０秒である。
【００５１】
図３を参照して、ＧｅＨ４ガスのみを用いて反応した場合、ゲルマニウムドットが形成されないが（図３の（ａ）参照）、リモート水素プラズマによる原子状水素とＧｅＨ４ガスとの両方を用いて反応した場合、３００℃という低温において、ゲルマニウムドットが高密度に形成される（図３の（ｂ）参照）。
【００５２】
このように、原子状水素をＧｅＨ４ガスに追加してシリコン基板１／シリコン酸化膜２の表面に供給することによって、３００℃という低温において、高密度なゲルマニウムドットを作成できる。
【００５３】
図４は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）スペクトルを示す図である。
【００５４】
図４において、縦軸は、光電子強度を表し、横軸は、結合エネルギーを表す。また、図４の（ａ）は、Ｓｉ２ｐのスペクトルを示し、図４の（ｂ）は、Ｇｅ２ｐのスペクトルを示す。さらに、図４の（ａ）において、曲線ｋ１は、原子状水素とＧｅＨ４ガスとの両方を用いて反応した試料におけるＳｉ２ｐのスペクトルを示し、曲線ｋ２は、ＧｅＨ４ガスのみを用いて反応した試料におけるＳｉ２ｐのスペクトルを示す。さらに、図４の（ｂ）において、曲線ｋ３は、原子状水素とＧｅＨ４ガスとの両方を用いて反応した試料におけるＧｅ２ｐのスペクトルを示し、曲線ｋ４は、ＧｅＨ４ガスのみを用いて反応した試料におけるＧｅ２ｐのスペクトルを示す。
【００５５】
図４の（ａ）を参照して、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、およびＧｅＨ４ガスのみを用いて反応した場合、Ｓｉ−Ｏ結合およびＳｉ−Ｓｉ結合がほぼ同じ結合エネルギー位置に観測される。
【００５６】
しかし、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、Ｓｉ−Ｏ結合およびＳｉ−Ｓｉ結合の光電子強度は、ＧｅＨ４ガスのみを用いて反応した場合よりも低くなる（曲線ｋ１，ｋ２参照）。
【００５７】
図４の（ｂ）を参照して、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、Ｇｅ−Ｏ結合およびＧｅ−Ｇｅ結合の両方が観測されるが（曲線ｋ３参照）、ＧｅＨ４ガスのみを用いて反応した場合、Ｇｅ−Ｏ結合のみが観測され、Ｇｅ−Ｇｅ結合が観測されない（曲線ｋ４参照）。
【００５８】
そして、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、Ｇｅ−Ｏ結合の光電子強度は、ＧｅＨ４ガスのみを用いて反応した場合よりも大きい（曲線ｋ３，ｋ４参照）。
【００５９】
このＧｅ−Ｏ結合は、シリコン酸化膜２の酸素（Ｏ）とゲルマニウムドット３１１のゲルマニウム（Ｇｅ）との結合であり、Ｇｅ−Ｇｅ結合は、ゲルマニウムドット３１１中のＧｅ−Ｇｅ結合である。
【００６０】
したがって、原子状水素をＧｅＨ４ガスに追加してシリコン基板１／シリコン酸化膜２の表面に供給することによって、３００℃という低温においても、シリコン酸化膜２上にゲルマニウムドットを作成できることが実証された。
【００６１】
図５は、図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの基板温度依存性を示す図である。
【００６２】
図５において、（ａ）は、基板温度が室温（２７℃）である場合を示し、（ｂ）は、基板温度が１００℃である場合を示し、（ｃ）は、基板温度が２００℃である場合を示し、（ｄ）は、基板温度が３００℃である場合を示す。そして、各基板温度において、反応圧力、高周波電力および堆積時間は、それぞれ、５３．２Ｐａ、１００Ｗ、および３０秒に保持された。
【００６３】
基板温度が室温（２７℃）、１００℃、および２００℃である場合、ゲルマニウムドットは、形成されないが（図５の（ａ）〜（ｃ）参照）、基板温度が３００℃である場合、ゲルマニウムドットが高密度に形成される（図５の（ｄ）参照）。
【００６４】
これは、基板温度を３００℃に設定することによって、ＧｅＨ４ガスの熱分解が促進され、分解された活性種が原子状水素によって覆われたシリコン酸化膜２の表面を移動し易くなるためと考えられる。
【００６５】
図６は、図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの堆積時間依存性を示す図である。
【００６６】
図６において、（ａ）は、堆積時間が５秒である場合を示し、（ｂ）は、堆積時間が１５秒である場合を示し、（ｃ）は、堆積時間が３０秒である場合を示し、（ｄ）は、堆積時間が６０秒である場合を示す。そして、各堆積時間において、反応圧力、高周波電力および基板温度は、それぞれ、５３．２Ｐａ、１００Ｗ、および３００℃に保持された。
【００６７】
５秒の堆積時間において、ゲルマニウムドットの形成が観測され（図６の（ａ）参照）、堆積時間が長くなるに従って、ゲルマニウムドットのサイズが大きくなり、ゲルマニウムドットの密度が高くなる（図６の（ａ）〜（ｄ）参照）。
【００６８】
図７は、ゲルマニウムドットの高さと個数との関係を示す図である。図７において、縦軸は、ドット数を表し、横軸は、ドット高さを表す。また、ゲルマニウムドットを作成するときの基板温度は、３００℃であり、反応圧力は、５３．２Ｐａである。
【００６９】
図７を参照して、堆積時間が５秒である場合、ドット高さの平均値は、１．４ｎｍであり、ドット高さは、１．０ｎｍ〜２．０ｎｍの範囲に分布する。また、堆積時間が１５秒である場合、ドット高さの平均値は、３．２ｎｍであり、ドット高さは、１．５ｎｍ〜６ｎｍの範囲に分布する。
【００７０】
さらに、堆積時間が３０秒である場合、ドット高さの平均値は、４．０ｎｍであり、ドット高さは、約２．６ｎｍ〜６ｎｍの範囲に分布する。さらに、堆積時間が６０秒である場合、ドット高さの平均値は、５．６ｎｍであり、ドット高さは、約３．６ｎｍ〜７．５ｎｍの範囲に分布する。
【００７１】
そして、堆積時間が３０秒および６０秒と長くなると、各ドット高さにおけるドット数が増加する。
【００７２】
図８は、ドット密度および平均ドット高さと堆積時間との関係を示す図である。図８において、縦軸は、ドット密度および平均ドット高さを表し、横軸は、堆積時間を表す。また、曲線ｋ５は、ドット密度と堆積時間との関係を示し、曲線ｋ６は、平均ドット高さと堆積時間との関係を示す。
【００７３】
なお、図８においては、基板温度は、３００℃であり、反応圧力は、５３．２Ｐａである。
【００７４】
図８を参照して、ドット密度は、堆積時間が５秒から１５秒に増えると、１０１０ｃｍ−２台から１０１１ｃｍ−２台へと急激に高くなり、堆積時間が１５秒から３０秒および６０秒と長くなるに従って徐々に高くなり、６０秒の反応時間において、ほぼ飽和する（曲線ｋ５参照）。
【００７５】
また、平均ドット高さは、堆積時間が長くなるに従って大きくなる（曲線ｋ６参照）。
【００７６】
したがって、堆積時間を制御することによって、ゲルマニウムドットの密度および平均ドット高さを制御することができる。
【００７７】
上述したように、原子状水素をＧｅＨ４ガスに追加して基板表面に供給することによって、３００℃という低温においてゲルマニウムドットを高密度に形成できる。また、堆積時間を制御することによってゲルマニウムドットの密度および平均ドット高さを制御できる。
【００７８】
そして、この発明の実施の形態においては、原子状水素は、基板から３２ｃｍの距離だけ離れた位置においてリモート水素プラズマによって生成され、基板表面に供給される。また、ＧｅＨ４ガスは、リモート水素プラズマが発生する領域から離れた位置で基板表面へ供給されるので、ＧｅＨ４ガスがリモートプラズマによって分解されることはない。
【００７９】
したがって、リモートプラズマによって発生する各種のイオンによる基板表面へのダメージを抑制してゲルマニウムドットを作成できる。
【００８０】
なお、上記においては、半導体製造装置６００は、リモート水素プラズマによって原子状水素を生成すると説明したが、この発明の実施の形態においては、これに限らず、他の方法によって原子状水素を生成し、その生成した原子状水素を基板表面に供給するようにしてもよい。
【００８１】
次に、図１に示す半導体製造装置６００を用いて作成したゲルマニウムドットの応用例について説明する。
【００８２】
図９は、ゲルマニウムドットを用いた半導体メモリの断面図である。図９を参照して、半導体メモリ１００は、半導体基板１０１と、ソース電極１０２と、ドレイン電極１０３と、絶縁膜１０５と、複合フローティングゲート３００と、ゲート電極１０４と、サイドウォール１０６とを備える。
【００８３】
半導体メモリ１００は、絶縁膜１０５とゲート電極１０４とに挟まれる部分に複合フローティングゲート３００を配置した構造からなる。そして、複合フローティングゲート３００は、制御ノード３１０および電荷蓄積ノード３２０の積層により構成される。制御ノード３１０は、量子ドット３１１と、それを被覆する酸化膜３１２とによって構成され、電荷蓄積ノード３２０は、シリサイド量子ドット３２１と、それを被覆する高誘電率絶縁膜３２２とによって構成され、それぞれの材料の組み合わせと、ノードの積層の組み合わせにより、半導体メモリ１００の作用が異なる。
【００８４】
半導体基板１０１は、（１００）の面方位を有するｎ型単結晶シリコン（Ｓｉ）基板からなる。ソース電極１０２およびドレイン電極１０３は、半導体基板１０１の一主面側に形成される。そして、ソース電極１０２およびドレイン電極１０３は、ｐ＋型Ｓｉからなる。
【００８５】
絶縁膜１０５は、ＳｉＯ２からなり、半導体基板１の一主面に接して形成される。そして、絶縁膜１０５は、約２ｎｍ〜４ｎｍの膜厚を有する。この２ｎｍ〜４ｎｍの膜厚は、電子が絶縁膜１０５をトンネル可能な膜厚である。
【００８６】
複合フローティングゲート３００は、絶縁膜１０５に接して形成される。ゲート電極１０４は、複合フローティングゲート３００に接して形成される。そして、ゲート電極１０４は、不純物半導体または半透明導電体からなる。より具体的には、ゲート電極１０４は、タンタル（Ｔａ）、アルミニウム（Ａｌ）、タングステン（Ｗ）およびモリブデン（Ｍｏ）等の純金属あるいはそれらの合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）およびＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明導電体または不純物を高濃度にドープして低抵抗化した半導体等からなる。
【００８７】
サイドウォール１０６は、シリコン酸化膜を含む絶縁膜からなり、複合フローティングゲート３００およびゲート電極１０４を両側から挟むように絶縁膜１０５上に形成される。
【００８８】
複合フローティングゲート３００は、制御ノード３１０と、電荷蓄積ノード３２０とからなる。制御ノード３１０は、絶縁膜１０５に接して形成される。電荷蓄積ノード３２０は、制御ノード３１０に接して形成される。このように、複合フローティングゲート３００は、電荷蓄積ノード３２０を制御ノード３１０上に積層した２層構造からなる。
【００８９】
制御ノード３１０は、複数の量子ドット３１１と、酸化膜３１２とからなる。複数の量子ドット３１１は、絶縁膜１０５上に二次元的に形成される。そして、複数の量子ドット３１１の各々は、略半球状のＧｅ結晶からなり、１０ｎｍ以下の直径および８ｎｍ以下の高さを有する。酸化膜３１２は、Ｓｉ酸化膜からなり、複数の量子ドット３１１を覆うように形成される。
【００９０】
電荷蓄積ノード３２０は、複数のシリサイド量子ドット３２１と、高誘電率絶縁膜３２２とからなる。複数のシリサイド量子ドット３２１は、制御ノード３１０の酸化膜３１２上に二次元的に形成される。そして、複数のシリサイド量子ドット３２１の各々は、略球状のニッケルシリサイド（Ｎｉシリサイド）またはタングステンシリサイド（Ｗシリサイド）からなり、約６ｎｍの平均的な高さを有する。
【００９１】
高誘電率絶縁膜３２２は、複数のシリサイド量子ドット３２１を覆うように形成される。そして、高誘電率絶縁膜３２２は、タンタル酸化膜（Ｔａ酸化膜）またはジルコニウム酸化膜（Ｚｒ酸化膜）からなる。
【００９２】
なお、高誘電率絶縁膜３２２としてＴａ酸化膜またはＺｒ酸化膜を用いるのは、次の理由による。データ通信に広く使われている赤外域の光で電子を励起し、量子ドットへ注入することが可能となり、高速通信ネットワークから半導体メモリ１００を用いて作成した集積回路からのデータ出力が実現できるからである。
【００９３】
絶縁膜１０５は、正の電圧がゲート電極１０４に印加されると、半導体基板１０１中の電子をトンネルによって量子ドット３１１中へ通過させ、または量子ドット３１１中の電子をトンネルによって半導体基板１０１へ通過させる。
【００９４】
制御ノード３１０は、電子の半導体基板１０１から電荷蓄積ノード３２０への注入および電子の電荷蓄積ノード３２０から半導体基板１０１への放出を制御する機能を有する。電荷蓄積ノード３２０は、半導体基板１０１から制御ノード３１０を介して注入された電子を保持する機能を有する。
【００９５】
半導体メモリ１００の製造方法について説明する。図１０は、図９に示す半導体メモリ１００の製造方法を説明するためのフローチャートである。図１０を参照して、半導体メモリ１００を製造する動作が開始されると、ｎ型Ｓｉからなる半導体基板１０１の一主面にＢを高濃度にドープすることによってソース電極１０２およびドレイン電極１０３を形成する（ステップＳ１）。
【００９６】
その後、半導体基板１０１の一主面を２％の酸素雰囲気中において約１０００℃で酸化することにより半導体基板１０１の一主面の全面にＳｉＯ２膜を形成し、その形成したＳｉＯ２膜をフォトリソグラフィーによってパターンニングして絶縁膜１０５を形成する（ステップＳ２）。
【００９７】
そして、絶縁膜１０５の表面を０．１％のフッ酸で洗浄する（ステップＳ３）。これによって、絶縁膜１０５の表面がＯＨによって終端される。その後、試料を半導体製造装置６００の基板ホルダー６３０上に設置し、リモート水素プラズマによる原子状水素とＧｅＨ４ガスとを用いてゲルマニウムからなる量子ドット３１１を絶縁膜１０５上に形成する（ステップＳ４）。
【００９８】
引き続いて、シラン（ＳｉＨ４）ガスを原料として、減圧化学気相堆積法（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）によってシリコン薄膜を量子ドット３１１を覆うように量子ドット３１１上にのみ選択成長する。そして、このシリコン薄膜を酸素雰囲気中で酸化し、２ｎｍ程度の膜厚を有する酸化膜３１２を形成する（ステップＳ５）。その後、ＳｉＨ４ガスを原料として、ＬＰＣＶＤによってＳｉ結晶からなる量子ドットを自己組織的にＳｉ酸化膜３１２上に形成する（ステップＳ６）。この場合、配管６５０およびバルブ６６０を介してＨ２ガスを石英管６１０内へ導入せずに、配管７１０および噴出器７００を用いてＳｉＨ４ガスを反応室６２０内に導入する。
【００９９】
そして、試料を半導体製造装置６００から取り出し、量子ドット上にＮｉ薄膜を形成する。その後、量子ドットおよびＮｉ薄膜を加熱処理またはリモートプラズマ処理し、シリサイド量子ドット３２１を形成する（ステップＳ７）。
【０１００】
引き続いて、高誘電体絶縁膜３２２をシリサイド量子ドット３２１上に形成し（ステップＳ８）、ゲート電極１０４を高誘電体絶縁膜３２２上に形成する（ステップＳ９）。
【０１０１】
その後、フォトリソグラフィーによって量子ドット３１１、Ｓｉ酸化膜３１２、シリサイド量子ドット３２１、高誘電体絶縁膜３２２およびゲート電極１０４を所定の寸法にパターンニングし（ステップＳ１０）、量子ドット３１１、Ｓｉ酸化膜３１２、シリサイド量子ドット３２１、高誘電体絶縁膜３２２およびゲート電極１０４の両側にサイドウォール１０６を形成する（ステップＳ１１）。これによって、半導体メモリ１００が完成する。
【０１０２】
図１１は、ゲルマニウムドットを用いた他の半導体メモリの断面図である。図１１を参照して、半導体メモリ１１０は、図９に示す半導体メモリ１００の複合フローティングゲート３００を複合フローティングゲート４００に代えたものであり、その他は、半導体メモリ１００と同じである。
【０１０３】
複合フローティングゲート４００は、図９に示す複合フローティングゲート３００に制御ノード４１０を追加したものであり、その他は、複合フローティングゲート３００と同じである。
【０１０４】
制御ノード４１０は、電荷蓄積ノード３２０上に形成される。このように、複合フローティングゲート４００は、上述した２層構造からなる複合フローティングゲート３００上に制御ノード４１０を積層した３層構造を有する。そして、複合フローティングゲート４００は、絶縁膜１０５とゲート電極１０４との間に配置される。
【０１０５】
制御ノード４１０は、半導体メモリ１１０のメモリ消去における電子の放出を制御する機能を有する。そして、制御ノード４１０は、複数の量子ドット４１１と、高誘電率絶縁膜４１２とからなる。複数の量子ドット４１１は、電荷蓄積ノード３２０の高誘電率絶縁膜３２２上に二次元的に形成される。そして、複数の量子ドット４１１の各々は、略球状のＧｅ結晶からなり、１０ｎｍ以下の高さを有する。高誘電率絶縁膜４１２は、複数の量子ドット４１１を覆うように形成される。そして、高誘電率絶縁膜４１２は、Ｔａ酸化膜またはＺｒ酸化膜からなる。
【０１０６】
なお、高誘電率絶縁膜４１２がＴａ酸化膜またはＺｒ酸化膜からなる理由は、上述した高誘電率絶縁膜３２２がＴａ酸化膜またはＺｒ酸化膜からなる理由と同じである。
【０１０７】
半導体メモリ１１０の製造方法について説明する。半導体メモリ１１０は、上述した半導体メモリ１００の製造方法において、電荷蓄積ノード３２０を形成した後、ゲート電極１０４を形成する前に、すなわち、図１０に示すステップＳ８とステップＳ９との間に、量子ドット３１１と同じ方法によって量子ドット４１１を形成し、その形成した量子ドット４１１上に高誘電率絶縁膜３２２と同じ方法によって高誘電率絶縁膜４１２を形成する工程を挿入すればよい。すなわち、複数の量子ドット４１１は、原子状水素とＧｅＨ４ガスとを用いて作成される。
【０１０８】
その他は、半導体メモリ１００と同じである。
【０１０９】
上述した図９および図１１において、各ノードの境界は、説明のために略水平面で区切って図示しているが、実際は、膜の上に量子ドットを２次元に配置している。そのため、絶縁膜１０５と制御ノード３１０との境界は、略水平面に近いが、制御ノード３１０と電荷蓄積ノード３２０との境界、電荷蓄積ノード３２０と制御ノード４１０との境界は、量子ドットの形状によって凹凸が存在する。
【０１１０】
半導体メモリ１００，１１０におけるメモリ書込動作とメモリ消去動作とについて説明する。
【０１１１】
図１２〜図１７は、それぞれ、半導体メモリ１００，１１０におけるメモリ書込動作とメモリ消去動作とを説明するための第１から第６のエネルギーバンド図である。
【０１１２】
以下の説明では、半導体メモリ１１０におけるトランジスタキャパシタ部のエネルギーバンド図を参照してメモリ書き込み動作およびメモリ消去動作を説明する。
【０１１３】
まず、図１２を参照して、半導体メモリ１１０のゲート電極１０４に正の電圧が印加されていないときのエネルギーバンド図について説明する。制御ゲート３１０の量子ドット３１１は、絶縁膜１０５とＳｉ酸化膜３１２とによって挟まれており、ナノサイズを有するため、離散的なエネルギー準位ＬＶ１が量子ドット３１１の伝導帯中に存在する。同様に、離散的なエネルギー準位ＬＶ２がシリサイド量子ドット３２１の伝導帯中に存在し、離散的なエネルギー準位ＬＶ３が量子ドット４１１の伝導帯中に存在する。これらのエネルギー準位ＬＶ１〜ＬＶ３は、電子に対するエネルギー準位である。
【０１１４】
そして、量子ドット３１１は、量子ドット４１１と同じＧｅ結晶からなっているので、エネルギー準位ＬＶ１は、エネルギー準位ＬＶ３と同じである。また、シリサイド量子ドット３２１は、量子ドット３１１，４１１と異なる材料からなっているので、エネルギー準位ＬＶ２は、エネルギー準位ＬＶ１，ＬＶ３よりも低い。更に、シリサイド量子ドット３２１は、半導体基板１０１とも異なる材料からなっているので、エネルギー準位ＬＶ２は、半導体基板１０１の伝導帯よりも低い。
【０１１５】
このように、半導体メモリ１１０においては、電荷蓄積ノード３２０におけるシリサイド量子ドット３２１の電子に対するエネルギー準位ＬＶ２は、電荷蓄積ノード３２０の両側に存在する制御ノード３１０，４１０における量子ドット３１１，４１１の電子に対するエネルギー準位ＬＶ１，ＬＶ３よりも低い。したがって、電荷蓄積ノード３２０は、シリサイド量子ドット３２１の電子に対するエネルギー準位ＬＶ２が量子ドット３１１，４１１の電子に対するエネルギー準位ＬＶ１，ＬＶ３よりも低くなるように制御ノード３１０，４１０と異なる材料からなる。
【０１１６】
次に、図１３を参照して、図１２に示すエネルギーバンド図を有する半導体メモリ１１０におけるメモリの書き込み動作は、ゲート電極１０４に正の電圧を印加し、半導体基板１０１から電子をＧｅ系量子ドット３１１やシリサイド量子ドット３２１に注入することにより行われる。
【０１１７】
ゲート電極１０４に正の電圧を印加すると、半導体基板１０１の電子６００が絶縁膜１０５をトンネルして制御ノード３１０のＧｅ系量子ドット３１１へと注入される。Ｇｅ系量子ドット３１１へ電子が注入されると、Ｇｅ系量子ドット３１１の静電エネルギーが上昇するため、Ｇｅ系量子ドット３１１中の電子保持によって半導体基板１０１のバンドは、下側に曲げられる。この状態は、論理上の「１」と判定される。
【０１１８】
正の電圧をゲート電極１０４に更に印加すると、さらに、半導体基板１０１の電子が絶縁膜１０５をトンネルして制御ノード３１０のＧｅ系量子ドット３１１へと注入される。これによって、Ｇｅ系量子ドット３１１へ２個目の電子７００が注入される（図１４参照）。この状態は、論理上の「２」と判定される。
【０１１９】
このように、ゲート電極１０４に正電圧を印加することによって、半導体基板１０１の電子６００が１個ずつ絶縁膜１０５をトンネルして制御ノード３１０のＧｅ系量子ドット３１１へと注入される。この状態をもって多値表現が可能となる。
【０１２０】
Ｇｅ系量子ドット３１１に注入された数個の電子は、光入力または電子放出操作のない間は量子ドット３１１に保持される。
【０１２１】
また、半導体メモリ１１０のゲート電極１０４に正電圧を更に印加すると、上記同様に、半導体基板１０１から電子８０１がＧｅ系量子ドット３１１内に注入される（図１５参照）。そしてＧｅ系量子ドット３１１に蓄積されている電子の量が一定基準を超すと、Ｇｅ系量子ドット３１１内に保持されている電子８０２は、Ｓｉ酸化膜３１２をトンネルしてシリサイド量子ドット３２１内に注入される（図１５参照）。
【０１２２】
シリサイド量子ドット３２１は、ナノ（量子）構造であるため、離散化したエネルギー準位ＬＶ２が存在し、このエネルギー準位ＬＶ２は、制御ノード３１０，４１０中の量子ドット３１１，４１１のエネルギー準位ＬＶ１，ＬＶ３よりも低い。その結果、シリサイド量子ドット３２１は、電子保持によるしきい値シフトの検知が可能であり、さらには、金属系材料を用いているため、保持電子数の制限がなく、多数の電子を安定に保持できる。そのため、電子保持時間が長くなり、結果として情報の保持時間が長くなる。さらには、電荷保持ノードとしてシリサイド量子ドット３２１を用いることで、電子の注入に必要な時間、すなわち情報書き込み時間に大きく影響を及ぼす絶縁膜１０５を極めて薄膜化することが可能となるため、書き込み速度も同時に効率良く改善できる。
【０１２３】
以上説明した半導体メモリ１１０によれば、ゲート電極１０４である不純物半導体または半透明金属からの電気的パルスまたは光パルスによりＧｅ系量子ドット３１１、シリサイド量子ドット３２１へ電子の注入を高速で効率的に行なうことが可能となる。
【０１２４】
また、半導体メモリ１１０は、絶縁膜１０５と半導体基板１０１との境界面がＳｉＯ２とＳｉとの界面であるので、閾値電圧の増加や電界効果移動度の低下を招くことなく、良好なトランジスタ特性が実現できる。
【０１２５】
次に、半導体メモリ１１０におけるメモリの消去動作について説明する。半導体メモリ１１０におけるメモリの消去は、ゲート電極１０４に光を照射したり、負の電圧を印加したりして、Ｇｅ系量子ドット３１１やシリサイド量子ドット３２１に注入された電子を半導体基板１０１へ放出することによって行なわれる。
【０１２６】
以下、図１６および図１７を参照して、半導体メモリ１１０の消去動作を説明する。なお、半導体メモリ１００の構造と、半導体メモリ１１０の構造とがあるが、同様の動作を示す段階があるので、半導体メモリ１１０の構造におけるトランジスタキャパシタ部の構造で説明を行う。
【０１２７】
一旦、書き込んだ情報を消去する場合、ゲート電極１０４から微弱な光９００を入射する。微弱な光９００がゲート電極１０４に入射されると、内部光電効果によって、電荷蓄積ノード３２０のシリサイド量子ドット３２１に保持された電子が励起される。その結果、半導体メモリ１００では、シリサイド量子ドット３２１に保持された電子は、制御ノード３１０のＧｅ系量子ドット３１１中へ当該電子９０１が放出される（図１６参照）。
【０１２８】
そして、ゲート電極１０４に負電圧をさらに印加することでＧｅ系量子ドット３１１中の電子９０２は、半導体基板１０１へ放出される（図１６参照）。
【０１２９】
また、半導体メモリ１１０では、シリサイド量子ドット３２１に保持された電子９０１，９０３がそれぞれ制御ノード３１０のＧｅ系量子ドット３１１中、および制御ノード４１０のＧｅ系量子ドット４１１中へ分散して放出される。（図１６参照）。
【０１３０】
そして、ゲート電極１０４に負電圧をさらに印加することでＧｅ系量子ドット３１１中の電子９０２のみが半導体基板１０１へ放出される（図１６参照）。
【０１３１】
即ち、半導体メモリ１１０では、電荷蓄積ノード３２０のシリサイド量子ドット３２１に保持された電子を放出する際、制御ノード３１０のＧｅ系量子ドット３１１中と、制御ノード４１０のＧｅ系量子ドット４１１中とへ分散されることにより、一斉に保持電子を全部放出することなく、制御ノード３１０のＧｅ系量子ドット３１１中に放出された電子のみをゲート電圧で制御しながら放出するようにしている（図１７参照）。
【０１３２】
その結果、多値メモリの部分的な消去動作が可能となるので、メモリ消去動作の制御をより確実化させることができる。
【０１３３】
また、一度に全ての電子を放出する場合は、ゲート電極１０４に負電圧を印加した状態でゲート電極１０４に微弱な光９００を照射する。これにより、内部光電効果によってシリサイド量子ドット３２１内の保持電子を一挙に制御ノード３１０のＧｅ系量子ドット３１１中に放出でき、さらに電圧を印加することで、Ｇｅ系量子ドット３１１中に保持されていた電子が半導体基板１０１に放出され、保持電子がなくなるため、データは消去されたことになる。
【０１３４】
なお、シリサイド量子ドット３２１に対する制御ノード３１０のＧｅ系量子ドット３１１および制御ノード４１０のＧｅ系量子ドット４１１のバリアは、低いために赤外域の光でも容易に電子を放出できるので、現在、光データ通信に広く使われている赤外域の光で半導体メモリ１１０からのデータ出力が可能であるという利点を有する。
【０１３５】
なお、微弱な光９００の光源として、メモリパッケージ内部に有機ＥＬ材料を塗布することで実現してもよい。
【０１３６】
以上、説明したような複合フローティングゲート（３００，４００）および、電子の注入および放出手段をとることによって、半導体メモリ１００，１１０において、多値記憶動作を実現できる。
【０１３７】
また、Ｇｅ系量子ドットに比べ電子系に対する深いポテンシャル井戸が実現できるシリサイド量子ドットに電子を注入することにより、注入された電子は、上記シリサイド量子ドット内に安定して蓄積可能となり、電子を放出しにくくなる。その結果、絶縁膜１０５の薄膜化による書き込み・消去時間の低減が改善できるため、多値記憶動作を安定かつ高速に実現可能となる。
【０１３８】
図１８は、ゲルマニウムドットを用いたさらに他の半導体メモリの断面図である。ゲルマニウムドットを用いた半導体メモリは、図１８に示す半導体メモリ１２０であってもよい。図１８を参照して、半導体メモリ１２０は、図９に示す半導体メモリ１００の複合フローティングゲート３００をフローティングゲート５００に代えたものであり、その他は、半導体メモリ１００と同じである。
【０１３９】
フローティングゲート５００は、絶縁膜１０５とゲート電極１０４とに接して絶縁膜１０５とゲート電極１０４との間に形成される。そして、フローティングゲート５００は、ゲルマニウムドット５０１と、Ｓｉ酸化膜５０２とからなる。
【０１４０】
ゲルマニウムドット５０１は、絶縁膜１０５に接して絶縁膜１０５上に形成される。Ｓｉ酸化膜５０２は、ゲルマニウムドット５０１を覆うようにゲルマニウムドット５０１上に形成される。
【０１４１】
半導体メモリ１２０においては、フローティングゲート５００は、電荷蓄積ノードとして機能し、情報を記憶する。
【０１４２】
半導体メモリ１２０は、図１０に示すフローチャートにおいて、ステップＳ６〜ステップＳ８を削除したフローチャートに従って製造される。
【０１４３】
ゲルマニウムドットのみを用いた半導体メモリ１２０においても、多値記憶が可能である。
【０１４４】
なお、半導体メモリ１２０においては、ゲルマニウムドット５０１をジャーマナイドドットに代えてもよい。ジャーマナイドドットは、たとえば、Ｎｉジャーマナイドドットからなる。このＮｉジャーマナイドドットは、上述した方法によってゲルマニウムドットを形成し、その形成したゲルマニウムドット上に極薄のＮｉ膜（たとえば、１．８ｎｍ）を形成し、その後、リモートプラズマ処理を行なうことによって形成される。そして、ジャーマナイドドットは、Ｎｉ以外の金属を用いたジャーマナイドドットからなっていてもよい。Ｎｉ以外の金属を用いたジャーマナイドドットも、Ｎｉジャーマナイドドットと同じ方法によって形成される。
【０１４５】
また、この発明の実施の形態においては、配管６５０、アンテナ６７０、マッチング回路６８０および高周波電源６９０は、基板８００の表面に原子状水素を供給する「第１の供給装置」を構成する。
【０１４６】
また、この発明の実施の形態においては、噴出器７００および配管７１０は、基板の表面にゲルマンガス（ＧｅＨ４ガス）を供給する「第２の供給装置」を構成する。
【０１４７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１４８】
この発明は、ゲルマニウムからなるドットの密度を向上可能な半導体製造装置に適用される。また、この発明は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法に適用される。さらに、この発明は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法を用いた半導体メモリの製造方法に適用される。
【図面の簡単な説明】
【０１４９】
【図１】この発明の実施の形態による半導体製造装置の概略図である。
【図２】ゲルマニウムドットの製造方法を示す工程図である。
【図３】半導体製造装置を用いて作成したゲルマニウムドットの表面形状を示す図である。
【図４】ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）スペクトルを示す図である。
【図５】図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの基板温度依存性を示す図である。
【図６】図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの堆積時間依存性を示す図である。
【図７】ゲルマニウムドットの高さと個数との関係を示す図である。
【図８】ドット密度および平均ドット高さと堆積時間との関係を示す図である。
【図９】ゲルマニウムドットを用いた半導体メモリの断面図である。
【図１０】図９に示す半導体メモリの製造方法を説明するためのフローチャートである。
【図１１】ゲルマニウムドットを用いた他の半導体メモリの断面図である。
【図１２】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第１のエネルギーバンド図である。
【図１３】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第２のエネルギーバンド図である。
【図１４】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第３のエネルギーバンド図である。
【図１５】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第４のエネルギーバンド図である。
【図１６】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第５のエネルギーバンド図である。
【図１７】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第６のエネルギーバンド図である。
【図１８】ゲルマニウムドットを用いたさらに他の半導体メモリの断面図である。
【符号の説明】
【０１５０】
６００ 半導体製造装置、６１０ 石英管、６２０ 反応室、６３０ 基板ホルダー、６４０ ヒーター、６５０，７１０ 配管、６７０ アンテナ、６８０ マッチング回路、６９０ 高周波電源、７００ 噴出器、８００ 基板。
【技術分野】
【０００１】
この発明は、半導体製造装置、ゲルマニウムドットの製造方法およびそれを用いた半導体メモリの製造方法に関するものである。
【背景技術】
【０００２】
従来、ゲルマニウムからなるドットを備える不揮発性半導体記憶装置が知られている（特許文献１）。
【０００３】
この不揮発性半導体記憶装置は、ソース、ドレイン、シリコン酸化膜、ドット、高誘電体膜、およびコントロールゲートを備える。ソースおよびドレインは、シリコン半導体基板の一主面に形成される。シリコン酸化膜は、ソースとドレインとの間においてシリコン半導体基板の一主面上に形成される。
【０００４】
ドットは、ゲルマニウムからなり、シリコン酸化膜上に形成される。高誘電体膜は、ドットを覆うようにシリコン酸化膜上に形成される。コントロールゲートは、高誘電体膜上に形成される。
【０００５】
このように、不揮発性半導体記憶装置は、ドットをフローティングゲートとする半導体記憶装置である。
【特許文献１】特開２００５−２５１９９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１は、フローティングゲートであるドットの密度を制御する方法を開示していないため、ゲルマニウムからなるドットの密度を高くすることが困難であるという問題がある。
【０００７】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、ゲルマニウムからなるドットの密度を向上可能な半導体製造装置を提供することである。
【０００８】
また、この発明の別の目的は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法を提供することである。
【０００９】
さらに、この発明の別の目的は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法を用いた半導体メモリの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
この発明によれば、半導体製造装置は、反応室と、支持部材と、加熱装置と、第１および第２の供給装置とを備える。支持部材は、反応室内に配置され、基板を支持する。加熱装置は、基板を加熱する。第１の供給装置は、基板の表面に原子状水素を供給する。第２の供給装置は、第１の供給装置が原子状水素を基板の表面に供給しているときに基板の表面にゲルマンガスを供給する。
【００１１】
好ましくは、第１の供給装置は、リモート水素プラズマによって水素ガスから原子状水素を生成し、その生成した原子状水素を基板の表面に供給する。
【００１２】
好ましくは、第１の供給装置は、原子状水素とゲルマンガスとの反応領域と異なる領域で原子状水素を生成し、その生成した原子状水素を基板の表面に供給する。第２の供給装置は、原子状水素が生成される領域と異なる領域からゲルマンガスを基板の表面に供給する。
【００１３】
また、この発明によれば、ゲルマニウムドットの製造方法は、反応室内に配置された基板を加熱する第１のステップと、基板の表面に原子状水素を供給する第２のステップと、原子状水素が基板の表面に供給されているときにゲルマンガスを基板の表面に供給する第３のステップとを備える。
【００１４】
好ましくは、第２のステップにおいて、原子状水素は、リモート水素プラズマによって水素ガスから生成されて基板の表面に供給される。
【００１５】
好ましくは、第２のステップにおいて、原子状水素は、原子状水素とゲルマンガスとの反応領域と異なる領域で生成されて基板の表面に供給される。第３のステップにおいて、ゲルマンガスは、原子状水素が生成される領域と異なる領域から基板の表面に供給される。
【００１６】
さらに、この発明によれば、半導体メモリの製造方法は、半導体基板の一主面にソース電極およびドレイン電極を形成する第１のステップと、ソース電極とドレイン電極との間の半導体基板の一主面に絶縁膜を形成する第２のステップと、原子状水素とゲルマンガスとを用いて絶縁膜上にゲルマニウムドットを形成する第３のステップと、ゲルマニウムドットを酸化してゲルマニウムドットを覆うように酸化ゲルマニウム膜を形成する第４のステップと、酸化ゲルマニウム膜上に電荷蓄積ノードを形成する第５のステップとを備える。
【発明の効果】
【００１７】
この発明によれば、原子状水素を基板表面に供給しながらゲルマンガスを基板表面に供給してゲルマニウムドットが形成される。その結果、原子状水素がゲルマニウムドットの形成を促進する。
【００１８】
したがって、この発明によれば、ゲルマニウムドットの密度を向上できる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００２０】
図１は、この発明の実施の形態による半導体製造装置の概略図である。図１を参照して、この発明の実施の形態による半導体製造装置６００は、石英管６１０と、反応室６２０と、基板ホルダー６３０と、ヒーター６４０と、配管６５０，７１０と、バルブ６６０，７２０と、アンテナ６７０と、マッチング回路６８０と、高周波電源６９０と、噴出器７００とを備える。
【００２１】
石英管６１０は、１０ｃｍφの直径を有し、その一方端が反応室６２０内に挿入されるように固定される。反応室６２０は、中空の円筒形状からなり、上面６２０Ａに石英管６１０の一方端を挿入するための開口部６２１を有し、側面６２０Ｂに排気口６２２を有する。そして、反応室６２０は、開口部６２１から石英管６１０の一方端が挿入されることによって、内部空間が石英管６１０の内部空間と連通する。従って、ポンプ（図示せず）によって反応室６２０および石英管６１０の内部の気体を排気口６２２を介して排気できる。
【００２２】
基板ホルダー６３０は、反応室６２０の下面６２０Ｃ上に配置される。ヒーター６４０は、シリコンカーバイド（ＳｉＣ）からなり、基板ホルダー６３０内に配置される。
【００２３】
配管６５０は、バルブ６６０を介して石英管６１０の他方端に連結される。バルブ６６０は、配管６５０に装着される。アンテナ６７０は、基板ホルダー６３０上に設置された基板８００から３２ｃｍの位置で石英管６１０の周囲を取り巻くように配置される。そして、アンテナ６７０は、その一方端がマッチング回路６８０に接続され、他方端が接地される。
【００２４】
マッチング回路６８０は、アンテナ６７０の一方端と高周波電源６９０との間に接続される。高周波電源６９０は、マッチング回路６８０と、接地ノードとの間に接続される。
【００２５】
噴出器７００は、反応室６２０の内部において、基板ホルダー６３０の近傍に配置される。配管７１０は、一方端がバルブ７２０を介して噴出器７００に連結される。バルブ７２０は、配管７１０に装着される。
【００２６】
ヒーター６４０は、基板ホルダー６３０を介して基板８００を所定の温度に加熱する。配管６５０は、水素（Ｈ２）ガスをボンベ（図示せず）から石英管６１０内に導く。バルブ６６０は、Ｈ２ガスを石英管６１０内へ供給し、またはＨ２ガスの石英管６１０内への供給を遮断する。
【００２７】
マッチング回路６８０は、高周波電源６９０から供給された高周波電力の高周波電源６９０側への反射を低くして高周波電力をアンテナ６７０へ供給する。高周波電源６９０は、６０ＭＨｚの高周波電力をマッチング回路６８０を介してアンテナ６７０へ供給する。
【００２８】
噴出器７００は、ゲルマン（ＧｅＨ４）ガスを配管７１０から受け、その受けたＧｅＨ４ガスを基板８００の表面に供給する。配管７１０は、ＧｅＨ４ガスをボンベ（図示せず）から受け、その受けたＧｅＨ４ガスを噴出器７００へ導く。バルブ７２０は、ＧｅＨ４ガスを噴出器７００へ供給し、またはＧｅＨ４ガスの噴出器７００への供給を遮断する。
【００２９】
半導体製造装置６００における動作について説明する。基板８００が基板ホルダー６３０上に配置され、排気口６２２から反応室６２０および石英管６１０の真空引きが行なわれる。
【００３０】
その後、基板８００は、ヒーター６４０によって所定の温度に加熱される。また、バルブ６６０が開けられ、ボンベ（図示せず）から所定量のＨ２ガスが配管６５０を介して石英管６１０内へ導入される。さらに、バルブ７２０が開けられ、ボンベ（図示せず）から所定量のＧｅＨ４ガスが配管７１０および噴出器７００を介して反応室６２０内へ導入される。
【００３１】
そして、石英管６１０内の圧力が所定の圧力に達すると、高周波電源６９０は、６０ＭＨｚの高周波電力をマッチング回路６８０を介してアンテナ６７０に供給する。この場合、マッチング回路６８０は、高周波電源６９０から供給された高周波電力の高周波電源６９０側への反射が最も低くなるように調整される。
【００３２】
そうすると、石英管６１０内でプラズマ７３０が発生し、主に原子状水素がプラズマ７３０の発生領域から基板８００の方向へ石英管６１０内を拡散し、基板８００表面に到達する。また、噴出器７００から噴出されたＧｅＨ４ガスも、基板８００表面に到達する。そして、原子状水素とＧｅＨ４ガスとによって、ゲルマニウムからなるドットが基板８００上に形成される。
【００３３】
所定の時間が経過すると、高周波電源６９０がオフされ、バルブ６６０，７２０が閉じられて一連の動作が終了する。
【００３４】
半導体製造装置６００においては、Ｈ２ガスを石英管６１０内に導入せずに、ＧｅＨ４ガスだけを反応室６２０内に導入することによって基板８００上に膜を堆積させることも可能である。
【００３５】
なお、半導体製造装置６００においては、基板８００は、電気的にフローティングされた状態でゲルマニウムドットが製造される。
【００３６】
次に、半導体製造装置６００におけるゲルマニウムドットの製造方法について説明する。図２は、ゲルマニウムドットの製造方法を示す工程図である。図２を参照して、一連の動作が開始されると、シリコン基板１がＲＣＡ洗浄される（図２の工程（ａ）参照）。
【００３７】
そして、２％の酸素（Ｏ２）ガスを用いて１０００℃の温度でシリコン基板１の表面が酸化される。これによって、３．７ｎｍの膜厚を有するシリコン酸化膜２がシリコン基板１の表面に形成される（図２の工程（ｂ）参照）。
【００３８】
その後、シリコン基板１／シリコン酸化膜２が０．１％のフッ酸（ＨＦ）によって処理される。これによって、Ｏ−Ｈ結合２１がシリコン酸化膜２の表面に形成され、シリコン酸化膜２の表面がＯＨによって終端される（図２の工程（ｃ）参照）。
【００３９】
引き続いて、シリコン基板１／シリコン酸化膜２が半導体製造装置６００の基板ホルダー６３０上に設置される。そして、バルブ６６０，７２０を閉じた状態で石英管６１０内および反応室６２０内が排気口６２２を介して真空に引かれる。
【００４０】
石英管６１０内および反応室６２０内が到達圧力に達すると、シリコン基板１／シリコン酸化膜２がヒーター６４０によって３００℃に加熱される。そして、バルブ６６０が開かれ、６００ｓｃｃｍのＨ２ガスが配管６５０から石英管６１０内に導入される。また、バルブ７２０が開かれ、２０ｓｃｃｍのＧｅＨ４ガスが配管７１０および噴出器７００を介して反応室６２０内に導入される。これによって、石英管６１０内および反応室６２０内の圧力は、５３．２Ｐａになる。
【００４１】
そうすると、高周波電源６９０は、１００Ｗの高周波電力をマッチング回路６８０を介してアンテナ６７０に印加する。これによって、プラズマ７３０が石英管６１０内で生成され、原子状水素が石英管６１０内を拡散してシリコン基板１／シリコン酸化膜２の表面に供給される。また、ＧｅＨ４ガスがシリコン基板１／シリコン酸化膜２の表面に供給される（図２の工程（ｄ）参照）。
【００４２】
すなわち、原子状水素は、原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成されてシリコン基板１／シリコン酸化膜２の表面に供給される。また、ＧｅＨ４ガスは、原子状水素が生成される領域と異なる領域からシリコン基板１／シリコン酸化膜２の表面に供給される。
【００４３】
そして、原子状水素とＧｅＨ４ガスとの反応によってシリコン酸化膜２の表面にゲルマニウムドット３１１が形成される（図２の工程（ｅ）参照）。
【００４４】
高周波電力の印加から５〜６０秒が経過すると、高周波電源６９０は、高周波電力のアンテナ６７０への印加を停止し、ゲルマニウムドット３１１の形成が終了する。
【００４５】
このように、半導体製造装置６００においては、原子状水素とＧｅＨ４ガスとをシリコン基板１の表面に供給してゲルマニウムドット３１１をシリコン酸化膜２上に形成する。そして、原子状水素は、リモート水素プラズマによって生成される。また、半導体製造装置６００においては、原子状水素は、原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成され、シリコン基板１の表面に供給される。さらに、ＧｅＨ４ガスは、原子状水素が生成される領域と異なる領域からシリコン基板１の表面に供給される。
【００４６】
なお、工程（ｄ）においては、原子状水素は、原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成されてシリコン基板１／シリコン酸化膜２の表面に供給され、ＧｅＨ４ガスは、原子状水素が生成される領域と異なる領域からシリコン基板１／シリコン酸化膜２の表面に供給されるので、工程（ｄ）は、原子状水素を原子状水素とＧｅＨ４ガスとの反応領域と異なる領域で生成してシリコン基板１／シリコン酸化膜２の表面に供給するステップと、原子状水素が生成される領域と異なる領域からＧｅＨ４ガスをシリコン基板１／シリコン酸化膜２の表面に供給するステップとを含む。
【００４７】
図３は、半導体製造装置６００を用いて作成したゲルマニウムドットの表面形状を示す図である。
【００４８】
図３の（ａ）は、図２に示す工程（ｄ）において、リモート水素プラズマによって原子状水素をシリコン基板１／シリコン酸化膜２の表面に供給せずに、ＧｅＨ４ガスのみをシリコン基板１／シリコン酸化膜２の表面に供給して工程（ａ）〜（ｅ）に従って成膜したときの表面形状を示す図である。
【００４９】
また、図３の（ｂ）は、図２に示す工程（ａ）〜（ｅ）に従って作成したゲルマニウムドットの表面形状を示す図である。
【００５０】
さらに、図３においては、ゲルマニウムドットを作成するときの基板温度は、３００℃であり、反応圧力は、５３．２Ｐａであり、堆積時間は、３０秒である。
【００５１】
図３を参照して、ＧｅＨ４ガスのみを用いて反応した場合、ゲルマニウムドットが形成されないが（図３の（ａ）参照）、リモート水素プラズマによる原子状水素とＧｅＨ４ガスとの両方を用いて反応した場合、３００℃という低温において、ゲルマニウムドットが高密度に形成される（図３の（ｂ）参照）。
【００５２】
このように、原子状水素をＧｅＨ４ガスに追加してシリコン基板１／シリコン酸化膜２の表面に供給することによって、３００℃という低温において、高密度なゲルマニウムドットを作成できる。
【００５３】
図４は、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）スペクトルを示す図である。
【００５４】
図４において、縦軸は、光電子強度を表し、横軸は、結合エネルギーを表す。また、図４の（ａ）は、Ｓｉ２ｐのスペクトルを示し、図４の（ｂ）は、Ｇｅ２ｐのスペクトルを示す。さらに、図４の（ａ）において、曲線ｋ１は、原子状水素とＧｅＨ４ガスとの両方を用いて反応した試料におけるＳｉ２ｐのスペクトルを示し、曲線ｋ２は、ＧｅＨ４ガスのみを用いて反応した試料におけるＳｉ２ｐのスペクトルを示す。さらに、図４の（ｂ）において、曲線ｋ３は、原子状水素とＧｅＨ４ガスとの両方を用いて反応した試料におけるＧｅ２ｐのスペクトルを示し、曲線ｋ４は、ＧｅＨ４ガスのみを用いて反応した試料におけるＧｅ２ｐのスペクトルを示す。
【００５５】
図４の（ａ）を参照して、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、およびＧｅＨ４ガスのみを用いて反応した場合、Ｓｉ−Ｏ結合およびＳｉ−Ｓｉ結合がほぼ同じ結合エネルギー位置に観測される。
【００５６】
しかし、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、Ｓｉ−Ｏ結合およびＳｉ−Ｓｉ結合の光電子強度は、ＧｅＨ４ガスのみを用いて反応した場合よりも低くなる（曲線ｋ１，ｋ２参照）。
【００５７】
図４の（ｂ）を参照して、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、Ｇｅ−Ｏ結合およびＧｅ−Ｇｅ結合の両方が観測されるが（曲線ｋ３参照）、ＧｅＨ４ガスのみを用いて反応した場合、Ｇｅ−Ｏ結合のみが観測され、Ｇｅ−Ｇｅ結合が観測されない（曲線ｋ４参照）。
【００５８】
そして、原子状水素およびＧｅＨ４ガスの両方を用いて反応した場合、Ｇｅ−Ｏ結合の光電子強度は、ＧｅＨ４ガスのみを用いて反応した場合よりも大きい（曲線ｋ３，ｋ４参照）。
【００５９】
このＧｅ−Ｏ結合は、シリコン酸化膜２の酸素（Ｏ）とゲルマニウムドット３１１のゲルマニウム（Ｇｅ）との結合であり、Ｇｅ−Ｇｅ結合は、ゲルマニウムドット３１１中のＧｅ−Ｇｅ結合である。
【００６０】
したがって、原子状水素をＧｅＨ４ガスに追加してシリコン基板１／シリコン酸化膜２の表面に供給することによって、３００℃という低温においても、シリコン酸化膜２上にゲルマニウムドットを作成できることが実証された。
【００６１】
図５は、図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの基板温度依存性を示す図である。
【００６２】
図５において、（ａ）は、基板温度が室温（２７℃）である場合を示し、（ｂ）は、基板温度が１００℃である場合を示し、（ｃ）は、基板温度が２００℃である場合を示し、（ｄ）は、基板温度が３００℃である場合を示す。そして、各基板温度において、反応圧力、高周波電力および堆積時間は、それぞれ、５３．２Ｐａ、１００Ｗ、および３０秒に保持された。
【００６３】
基板温度が室温（２７℃）、１００℃、および２００℃である場合、ゲルマニウムドットは、形成されないが（図５の（ａ）〜（ｃ）参照）、基板温度が３００℃である場合、ゲルマニウムドットが高密度に形成される（図５の（ｄ）参照）。
【００６４】
これは、基板温度を３００℃に設定することによって、ＧｅＨ４ガスの熱分解が促進され、分解された活性種が原子状水素によって覆われたシリコン酸化膜２の表面を移動し易くなるためと考えられる。
【００６５】
図６は、図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの堆積時間依存性を示す図である。
【００６６】
図６において、（ａ）は、堆積時間が５秒である場合を示し、（ｂ）は、堆積時間が１５秒である場合を示し、（ｃ）は、堆積時間が３０秒である場合を示し、（ｄ）は、堆積時間が６０秒である場合を示す。そして、各堆積時間において、反応圧力、高周波電力および基板温度は、それぞれ、５３．２Ｐａ、１００Ｗ、および３００℃に保持された。
【００６７】
５秒の堆積時間において、ゲルマニウムドットの形成が観測され（図６の（ａ）参照）、堆積時間が長くなるに従って、ゲルマニウムドットのサイズが大きくなり、ゲルマニウムドットの密度が高くなる（図６の（ａ）〜（ｄ）参照）。
【００６８】
図７は、ゲルマニウムドットの高さと個数との関係を示す図である。図７において、縦軸は、ドット数を表し、横軸は、ドット高さを表す。また、ゲルマニウムドットを作成するときの基板温度は、３００℃であり、反応圧力は、５３．２Ｐａである。
【００６９】
図７を参照して、堆積時間が５秒である場合、ドット高さの平均値は、１．４ｎｍであり、ドット高さは、１．０ｎｍ〜２．０ｎｍの範囲に分布する。また、堆積時間が１５秒である場合、ドット高さの平均値は、３．２ｎｍであり、ドット高さは、１．５ｎｍ〜６ｎｍの範囲に分布する。
【００７０】
さらに、堆積時間が３０秒である場合、ドット高さの平均値は、４．０ｎｍであり、ドット高さは、約２．６ｎｍ〜６ｎｍの範囲に分布する。さらに、堆積時間が６０秒である場合、ドット高さの平均値は、５．６ｎｍであり、ドット高さは、約３．６ｎｍ〜７．５ｎｍの範囲に分布する。
【００７１】
そして、堆積時間が３０秒および６０秒と長くなると、各ドット高さにおけるドット数が増加する。
【００７２】
図８は、ドット密度および平均ドット高さと堆積時間との関係を示す図である。図８において、縦軸は、ドット密度および平均ドット高さを表し、横軸は、堆積時間を表す。また、曲線ｋ５は、ドット密度と堆積時間との関係を示し、曲線ｋ６は、平均ドット高さと堆積時間との関係を示す。
【００７３】
なお、図８においては、基板温度は、３００℃であり、反応圧力は、５３．２Ｐａである。
【００７４】
図８を参照して、ドット密度は、堆積時間が５秒から１５秒に増えると、１０１０ｃｍ−２台から１０１１ｃｍ−２台へと急激に高くなり、堆積時間が１５秒から３０秒および６０秒と長くなるに従って徐々に高くなり、６０秒の反応時間において、ほぼ飽和する（曲線ｋ５参照）。
【００７５】
また、平均ドット高さは、堆積時間が長くなるに従って大きくなる（曲線ｋ６参照）。
【００７６】
したがって、堆積時間を制御することによって、ゲルマニウムドットの密度および平均ドット高さを制御することができる。
【００７７】
上述したように、原子状水素をＧｅＨ４ガスに追加して基板表面に供給することによって、３００℃という低温においてゲルマニウムドットを高密度に形成できる。また、堆積時間を制御することによってゲルマニウムドットの密度および平均ドット高さを制御できる。
【００７８】
そして、この発明の実施の形態においては、原子状水素は、基板から３２ｃｍの距離だけ離れた位置においてリモート水素プラズマによって生成され、基板表面に供給される。また、ＧｅＨ４ガスは、リモート水素プラズマが発生する領域から離れた位置で基板表面へ供給されるので、ＧｅＨ４ガスがリモートプラズマによって分解されることはない。
【００７９】
したがって、リモートプラズマによって発生する各種のイオンによる基板表面へのダメージを抑制してゲルマニウムドットを作成できる。
【００８０】
なお、上記においては、半導体製造装置６００は、リモート水素プラズマによって原子状水素を生成すると説明したが、この発明の実施の形態においては、これに限らず、他の方法によって原子状水素を生成し、その生成した原子状水素を基板表面に供給するようにしてもよい。
【００８１】
次に、図１に示す半導体製造装置６００を用いて作成したゲルマニウムドットの応用例について説明する。
【００８２】
図９は、ゲルマニウムドットを用いた半導体メモリの断面図である。図９を参照して、半導体メモリ１００は、半導体基板１０１と、ソース電極１０２と、ドレイン電極１０３と、絶縁膜１０５と、複合フローティングゲート３００と、ゲート電極１０４と、サイドウォール１０６とを備える。
【００８３】
半導体メモリ１００は、絶縁膜１０５とゲート電極１０４とに挟まれる部分に複合フローティングゲート３００を配置した構造からなる。そして、複合フローティングゲート３００は、制御ノード３１０および電荷蓄積ノード３２０の積層により構成される。制御ノード３１０は、量子ドット３１１と、それを被覆する酸化膜３１２とによって構成され、電荷蓄積ノード３２０は、シリサイド量子ドット３２１と、それを被覆する高誘電率絶縁膜３２２とによって構成され、それぞれの材料の組み合わせと、ノードの積層の組み合わせにより、半導体メモリ１００の作用が異なる。
【００８４】
半導体基板１０１は、（１００）の面方位を有するｎ型単結晶シリコン（Ｓｉ）基板からなる。ソース電極１０２およびドレイン電極１０３は、半導体基板１０１の一主面側に形成される。そして、ソース電極１０２およびドレイン電極１０３は、ｐ＋型Ｓｉからなる。
【００８５】
絶縁膜１０５は、ＳｉＯ２からなり、半導体基板１の一主面に接して形成される。そして、絶縁膜１０５は、約２ｎｍ〜４ｎｍの膜厚を有する。この２ｎｍ〜４ｎｍの膜厚は、電子が絶縁膜１０５をトンネル可能な膜厚である。
【００８６】
複合フローティングゲート３００は、絶縁膜１０５に接して形成される。ゲート電極１０４は、複合フローティングゲート３００に接して形成される。そして、ゲート電極１０４は、不純物半導体または半透明導電体からなる。より具体的には、ゲート電極１０４は、タンタル（Ｔａ）、アルミニウム（Ａｌ）、タングステン（Ｗ）およびモリブデン（Ｍｏ）等の純金属あるいはそれらの合金、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）およびＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等の透明導電体または不純物を高濃度にドープして低抵抗化した半導体等からなる。
【００８７】
サイドウォール１０６は、シリコン酸化膜を含む絶縁膜からなり、複合フローティングゲート３００およびゲート電極１０４を両側から挟むように絶縁膜１０５上に形成される。
【００８８】
複合フローティングゲート３００は、制御ノード３１０と、電荷蓄積ノード３２０とからなる。制御ノード３１０は、絶縁膜１０５に接して形成される。電荷蓄積ノード３２０は、制御ノード３１０に接して形成される。このように、複合フローティングゲート３００は、電荷蓄積ノード３２０を制御ノード３１０上に積層した２層構造からなる。
【００８９】
制御ノード３１０は、複数の量子ドット３１１と、酸化膜３１２とからなる。複数の量子ドット３１１は、絶縁膜１０５上に二次元的に形成される。そして、複数の量子ドット３１１の各々は、略半球状のＧｅ結晶からなり、１０ｎｍ以下の直径および８ｎｍ以下の高さを有する。酸化膜３１２は、Ｓｉ酸化膜からなり、複数の量子ドット３１１を覆うように形成される。
【００９０】
電荷蓄積ノード３２０は、複数のシリサイド量子ドット３２１と、高誘電率絶縁膜３２２とからなる。複数のシリサイド量子ドット３２１は、制御ノード３１０の酸化膜３１２上に二次元的に形成される。そして、複数のシリサイド量子ドット３２１の各々は、略球状のニッケルシリサイド（Ｎｉシリサイド）またはタングステンシリサイド（Ｗシリサイド）からなり、約６ｎｍの平均的な高さを有する。
【００９１】
高誘電率絶縁膜３２２は、複数のシリサイド量子ドット３２１を覆うように形成される。そして、高誘電率絶縁膜３２２は、タンタル酸化膜（Ｔａ酸化膜）またはジルコニウム酸化膜（Ｚｒ酸化膜）からなる。
【００９２】
なお、高誘電率絶縁膜３２２としてＴａ酸化膜またはＺｒ酸化膜を用いるのは、次の理由による。データ通信に広く使われている赤外域の光で電子を励起し、量子ドットへ注入することが可能となり、高速通信ネットワークから半導体メモリ１００を用いて作成した集積回路からのデータ出力が実現できるからである。
【００９３】
絶縁膜１０５は、正の電圧がゲート電極１０４に印加されると、半導体基板１０１中の電子をトンネルによって量子ドット３１１中へ通過させ、または量子ドット３１１中の電子をトンネルによって半導体基板１０１へ通過させる。
【００９４】
制御ノード３１０は、電子の半導体基板１０１から電荷蓄積ノード３２０への注入および電子の電荷蓄積ノード３２０から半導体基板１０１への放出を制御する機能を有する。電荷蓄積ノード３２０は、半導体基板１０１から制御ノード３１０を介して注入された電子を保持する機能を有する。
【００９５】
半導体メモリ１００の製造方法について説明する。図１０は、図９に示す半導体メモリ１００の製造方法を説明するためのフローチャートである。図１０を参照して、半導体メモリ１００を製造する動作が開始されると、ｎ型Ｓｉからなる半導体基板１０１の一主面にＢを高濃度にドープすることによってソース電極１０２およびドレイン電極１０３を形成する（ステップＳ１）。
【００９６】
その後、半導体基板１０１の一主面を２％の酸素雰囲気中において約１０００℃で酸化することにより半導体基板１０１の一主面の全面にＳｉＯ２膜を形成し、その形成したＳｉＯ２膜をフォトリソグラフィーによってパターンニングして絶縁膜１０５を形成する（ステップＳ２）。
【００９７】
そして、絶縁膜１０５の表面を０．１％のフッ酸で洗浄する（ステップＳ３）。これによって、絶縁膜１０５の表面がＯＨによって終端される。その後、試料を半導体製造装置６００の基板ホルダー６３０上に設置し、リモート水素プラズマによる原子状水素とＧｅＨ４ガスとを用いてゲルマニウムからなる量子ドット３１１を絶縁膜１０５上に形成する（ステップＳ４）。
【００９８】
引き続いて、シラン（ＳｉＨ４）ガスを原料として、減圧化学気相堆積法（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）によってシリコン薄膜を量子ドット３１１を覆うように量子ドット３１１上にのみ選択成長する。そして、このシリコン薄膜を酸素雰囲気中で酸化し、２ｎｍ程度の膜厚を有する酸化膜３１２を形成する（ステップＳ５）。その後、ＳｉＨ４ガスを原料として、ＬＰＣＶＤによってＳｉ結晶からなる量子ドットを自己組織的にＳｉ酸化膜３１２上に形成する（ステップＳ６）。この場合、配管６５０およびバルブ６６０を介してＨ２ガスを石英管６１０内へ導入せずに、配管７１０および噴出器７００を用いてＳｉＨ４ガスを反応室６２０内に導入する。
【００９９】
そして、試料を半導体製造装置６００から取り出し、量子ドット上にＮｉ薄膜を形成する。その後、量子ドットおよびＮｉ薄膜を加熱処理またはリモートプラズマ処理し、シリサイド量子ドット３２１を形成する（ステップＳ７）。
【０１００】
引き続いて、高誘電体絶縁膜３２２をシリサイド量子ドット３２１上に形成し（ステップＳ８）、ゲート電極１０４を高誘電体絶縁膜３２２上に形成する（ステップＳ９）。
【０１０１】
その後、フォトリソグラフィーによって量子ドット３１１、Ｓｉ酸化膜３１２、シリサイド量子ドット３２１、高誘電体絶縁膜３２２およびゲート電極１０４を所定の寸法にパターンニングし（ステップＳ１０）、量子ドット３１１、Ｓｉ酸化膜３１２、シリサイド量子ドット３２１、高誘電体絶縁膜３２２およびゲート電極１０４の両側にサイドウォール１０６を形成する（ステップＳ１１）。これによって、半導体メモリ１００が完成する。
【０１０２】
図１１は、ゲルマニウムドットを用いた他の半導体メモリの断面図である。図１１を参照して、半導体メモリ１１０は、図９に示す半導体メモリ１００の複合フローティングゲート３００を複合フローティングゲート４００に代えたものであり、その他は、半導体メモリ１００と同じである。
【０１０３】
複合フローティングゲート４００は、図９に示す複合フローティングゲート３００に制御ノード４１０を追加したものであり、その他は、複合フローティングゲート３００と同じである。
【０１０４】
制御ノード４１０は、電荷蓄積ノード３２０上に形成される。このように、複合フローティングゲート４００は、上述した２層構造からなる複合フローティングゲート３００上に制御ノード４１０を積層した３層構造を有する。そして、複合フローティングゲート４００は、絶縁膜１０５とゲート電極１０４との間に配置される。
【０１０５】
制御ノード４１０は、半導体メモリ１１０のメモリ消去における電子の放出を制御する機能を有する。そして、制御ノード４１０は、複数の量子ドット４１１と、高誘電率絶縁膜４１２とからなる。複数の量子ドット４１１は、電荷蓄積ノード３２０の高誘電率絶縁膜３２２上に二次元的に形成される。そして、複数の量子ドット４１１の各々は、略球状のＧｅ結晶からなり、１０ｎｍ以下の高さを有する。高誘電率絶縁膜４１２は、複数の量子ドット４１１を覆うように形成される。そして、高誘電率絶縁膜４１２は、Ｔａ酸化膜またはＺｒ酸化膜からなる。
【０１０６】
なお、高誘電率絶縁膜４１２がＴａ酸化膜またはＺｒ酸化膜からなる理由は、上述した高誘電率絶縁膜３２２がＴａ酸化膜またはＺｒ酸化膜からなる理由と同じである。
【０１０７】
半導体メモリ１１０の製造方法について説明する。半導体メモリ１１０は、上述した半導体メモリ１００の製造方法において、電荷蓄積ノード３２０を形成した後、ゲート電極１０４を形成する前に、すなわち、図１０に示すステップＳ８とステップＳ９との間に、量子ドット３１１と同じ方法によって量子ドット４１１を形成し、その形成した量子ドット４１１上に高誘電率絶縁膜３２２と同じ方法によって高誘電率絶縁膜４１２を形成する工程を挿入すればよい。すなわち、複数の量子ドット４１１は、原子状水素とＧｅＨ４ガスとを用いて作成される。
【０１０８】
その他は、半導体メモリ１００と同じである。
【０１０９】
上述した図９および図１１において、各ノードの境界は、説明のために略水平面で区切って図示しているが、実際は、膜の上に量子ドットを２次元に配置している。そのため、絶縁膜１０５と制御ノード３１０との境界は、略水平面に近いが、制御ノード３１０と電荷蓄積ノード３２０との境界、電荷蓄積ノード３２０と制御ノード４１０との境界は、量子ドットの形状によって凹凸が存在する。
【０１１０】
半導体メモリ１００，１１０におけるメモリ書込動作とメモリ消去動作とについて説明する。
【０１１１】
図１２〜図１７は、それぞれ、半導体メモリ１００，１１０におけるメモリ書込動作とメモリ消去動作とを説明するための第１から第６のエネルギーバンド図である。
【０１１２】
以下の説明では、半導体メモリ１１０におけるトランジスタキャパシタ部のエネルギーバンド図を参照してメモリ書き込み動作およびメモリ消去動作を説明する。
【０１１３】
まず、図１２を参照して、半導体メモリ１１０のゲート電極１０４に正の電圧が印加されていないときのエネルギーバンド図について説明する。制御ゲート３１０の量子ドット３１１は、絶縁膜１０５とＳｉ酸化膜３１２とによって挟まれており、ナノサイズを有するため、離散的なエネルギー準位ＬＶ１が量子ドット３１１の伝導帯中に存在する。同様に、離散的なエネルギー準位ＬＶ２がシリサイド量子ドット３２１の伝導帯中に存在し、離散的なエネルギー準位ＬＶ３が量子ドット４１１の伝導帯中に存在する。これらのエネルギー準位ＬＶ１〜ＬＶ３は、電子に対するエネルギー準位である。
【０１１４】
そして、量子ドット３１１は、量子ドット４１１と同じＧｅ結晶からなっているので、エネルギー準位ＬＶ１は、エネルギー準位ＬＶ３と同じである。また、シリサイド量子ドット３２１は、量子ドット３１１，４１１と異なる材料からなっているので、エネルギー準位ＬＶ２は、エネルギー準位ＬＶ１，ＬＶ３よりも低い。更に、シリサイド量子ドット３２１は、半導体基板１０１とも異なる材料からなっているので、エネルギー準位ＬＶ２は、半導体基板１０１の伝導帯よりも低い。
【０１１５】
このように、半導体メモリ１１０においては、電荷蓄積ノード３２０におけるシリサイド量子ドット３２１の電子に対するエネルギー準位ＬＶ２は、電荷蓄積ノード３２０の両側に存在する制御ノード３１０，４１０における量子ドット３１１，４１１の電子に対するエネルギー準位ＬＶ１，ＬＶ３よりも低い。したがって、電荷蓄積ノード３２０は、シリサイド量子ドット３２１の電子に対するエネルギー準位ＬＶ２が量子ドット３１１，４１１の電子に対するエネルギー準位ＬＶ１，ＬＶ３よりも低くなるように制御ノード３１０，４１０と異なる材料からなる。
【０１１６】
次に、図１３を参照して、図１２に示すエネルギーバンド図を有する半導体メモリ１１０におけるメモリの書き込み動作は、ゲート電極１０４に正の電圧を印加し、半導体基板１０１から電子をＧｅ系量子ドット３１１やシリサイド量子ドット３２１に注入することにより行われる。
【０１１７】
ゲート電極１０４に正の電圧を印加すると、半導体基板１０１の電子６００が絶縁膜１０５をトンネルして制御ノード３１０のＧｅ系量子ドット３１１へと注入される。Ｇｅ系量子ドット３１１へ電子が注入されると、Ｇｅ系量子ドット３１１の静電エネルギーが上昇するため、Ｇｅ系量子ドット３１１中の電子保持によって半導体基板１０１のバンドは、下側に曲げられる。この状態は、論理上の「１」と判定される。
【０１１８】
正の電圧をゲート電極１０４に更に印加すると、さらに、半導体基板１０１の電子が絶縁膜１０５をトンネルして制御ノード３１０のＧｅ系量子ドット３１１へと注入される。これによって、Ｇｅ系量子ドット３１１へ２個目の電子７００が注入される（図１４参照）。この状態は、論理上の「２」と判定される。
【０１１９】
このように、ゲート電極１０４に正電圧を印加することによって、半導体基板１０１の電子６００が１個ずつ絶縁膜１０５をトンネルして制御ノード３１０のＧｅ系量子ドット３１１へと注入される。この状態をもって多値表現が可能となる。
【０１２０】
Ｇｅ系量子ドット３１１に注入された数個の電子は、光入力または電子放出操作のない間は量子ドット３１１に保持される。
【０１２１】
また、半導体メモリ１１０のゲート電極１０４に正電圧を更に印加すると、上記同様に、半導体基板１０１から電子８０１がＧｅ系量子ドット３１１内に注入される（図１５参照）。そしてＧｅ系量子ドット３１１に蓄積されている電子の量が一定基準を超すと、Ｇｅ系量子ドット３１１内に保持されている電子８０２は、Ｓｉ酸化膜３１２をトンネルしてシリサイド量子ドット３２１内に注入される（図１５参照）。
【０１２２】
シリサイド量子ドット３２１は、ナノ（量子）構造であるため、離散化したエネルギー準位ＬＶ２が存在し、このエネルギー準位ＬＶ２は、制御ノード３１０，４１０中の量子ドット３１１，４１１のエネルギー準位ＬＶ１，ＬＶ３よりも低い。その結果、シリサイド量子ドット３２１は、電子保持によるしきい値シフトの検知が可能であり、さらには、金属系材料を用いているため、保持電子数の制限がなく、多数の電子を安定に保持できる。そのため、電子保持時間が長くなり、結果として情報の保持時間が長くなる。さらには、電荷保持ノードとしてシリサイド量子ドット３２１を用いることで、電子の注入に必要な時間、すなわち情報書き込み時間に大きく影響を及ぼす絶縁膜１０５を極めて薄膜化することが可能となるため、書き込み速度も同時に効率良く改善できる。
【０１２３】
以上説明した半導体メモリ１１０によれば、ゲート電極１０４である不純物半導体または半透明金属からの電気的パルスまたは光パルスによりＧｅ系量子ドット３１１、シリサイド量子ドット３２１へ電子の注入を高速で効率的に行なうことが可能となる。
【０１２４】
また、半導体メモリ１１０は、絶縁膜１０５と半導体基板１０１との境界面がＳｉＯ２とＳｉとの界面であるので、閾値電圧の増加や電界効果移動度の低下を招くことなく、良好なトランジスタ特性が実現できる。
【０１２５】
次に、半導体メモリ１１０におけるメモリの消去動作について説明する。半導体メモリ１１０におけるメモリの消去は、ゲート電極１０４に光を照射したり、負の電圧を印加したりして、Ｇｅ系量子ドット３１１やシリサイド量子ドット３２１に注入された電子を半導体基板１０１へ放出することによって行なわれる。
【０１２６】
以下、図１６および図１７を参照して、半導体メモリ１１０の消去動作を説明する。なお、半導体メモリ１００の構造と、半導体メモリ１１０の構造とがあるが、同様の動作を示す段階があるので、半導体メモリ１１０の構造におけるトランジスタキャパシタ部の構造で説明を行う。
【０１２７】
一旦、書き込んだ情報を消去する場合、ゲート電極１０４から微弱な光９００を入射する。微弱な光９００がゲート電極１０４に入射されると、内部光電効果によって、電荷蓄積ノード３２０のシリサイド量子ドット３２１に保持された電子が励起される。その結果、半導体メモリ１００では、シリサイド量子ドット３２１に保持された電子は、制御ノード３１０のＧｅ系量子ドット３１１中へ当該電子９０１が放出される（図１６参照）。
【０１２８】
そして、ゲート電極１０４に負電圧をさらに印加することでＧｅ系量子ドット３１１中の電子９０２は、半導体基板１０１へ放出される（図１６参照）。
【０１２９】
また、半導体メモリ１１０では、シリサイド量子ドット３２１に保持された電子９０１，９０３がそれぞれ制御ノード３１０のＧｅ系量子ドット３１１中、および制御ノード４１０のＧｅ系量子ドット４１１中へ分散して放出される。（図１６参照）。
【０１３０】
そして、ゲート電極１０４に負電圧をさらに印加することでＧｅ系量子ドット３１１中の電子９０２のみが半導体基板１０１へ放出される（図１６参照）。
【０１３１】
即ち、半導体メモリ１１０では、電荷蓄積ノード３２０のシリサイド量子ドット３２１に保持された電子を放出する際、制御ノード３１０のＧｅ系量子ドット３１１中と、制御ノード４１０のＧｅ系量子ドット４１１中とへ分散されることにより、一斉に保持電子を全部放出することなく、制御ノード３１０のＧｅ系量子ドット３１１中に放出された電子のみをゲート電圧で制御しながら放出するようにしている（図１７参照）。
【０１３２】
その結果、多値メモリの部分的な消去動作が可能となるので、メモリ消去動作の制御をより確実化させることができる。
【０１３３】
また、一度に全ての電子を放出する場合は、ゲート電極１０４に負電圧を印加した状態でゲート電極１０４に微弱な光９００を照射する。これにより、内部光電効果によってシリサイド量子ドット３２１内の保持電子を一挙に制御ノード３１０のＧｅ系量子ドット３１１中に放出でき、さらに電圧を印加することで、Ｇｅ系量子ドット３１１中に保持されていた電子が半導体基板１０１に放出され、保持電子がなくなるため、データは消去されたことになる。
【０１３４】
なお、シリサイド量子ドット３２１に対する制御ノード３１０のＧｅ系量子ドット３１１および制御ノード４１０のＧｅ系量子ドット４１１のバリアは、低いために赤外域の光でも容易に電子を放出できるので、現在、光データ通信に広く使われている赤外域の光で半導体メモリ１１０からのデータ出力が可能であるという利点を有する。
【０１３５】
なお、微弱な光９００の光源として、メモリパッケージ内部に有機ＥＬ材料を塗布することで実現してもよい。
【０１３６】
以上、説明したような複合フローティングゲート（３００，４００）および、電子の注入および放出手段をとることによって、半導体メモリ１００，１１０において、多値記憶動作を実現できる。
【０１３７】
また、Ｇｅ系量子ドットに比べ電子系に対する深いポテンシャル井戸が実現できるシリサイド量子ドットに電子を注入することにより、注入された電子は、上記シリサイド量子ドット内に安定して蓄積可能となり、電子を放出しにくくなる。その結果、絶縁膜１０５の薄膜化による書き込み・消去時間の低減が改善できるため、多値記憶動作を安定かつ高速に実現可能となる。
【０１３８】
図１８は、ゲルマニウムドットを用いたさらに他の半導体メモリの断面図である。ゲルマニウムドットを用いた半導体メモリは、図１８に示す半導体メモリ１２０であってもよい。図１８を参照して、半導体メモリ１２０は、図９に示す半導体メモリ１００の複合フローティングゲート３００をフローティングゲート５００に代えたものであり、その他は、半導体メモリ１００と同じである。
【０１３９】
フローティングゲート５００は、絶縁膜１０５とゲート電極１０４とに接して絶縁膜１０５とゲート電極１０４との間に形成される。そして、フローティングゲート５００は、ゲルマニウムドット５０１と、Ｓｉ酸化膜５０２とからなる。
【０１４０】
ゲルマニウムドット５０１は、絶縁膜１０５に接して絶縁膜１０５上に形成される。Ｓｉ酸化膜５０２は、ゲルマニウムドット５０１を覆うようにゲルマニウムドット５０１上に形成される。
【０１４１】
半導体メモリ１２０においては、フローティングゲート５００は、電荷蓄積ノードとして機能し、情報を記憶する。
【０１４２】
半導体メモリ１２０は、図１０に示すフローチャートにおいて、ステップＳ６〜ステップＳ８を削除したフローチャートに従って製造される。
【０１４３】
ゲルマニウムドットのみを用いた半導体メモリ１２０においても、多値記憶が可能である。
【０１４４】
なお、半導体メモリ１２０においては、ゲルマニウムドット５０１をジャーマナイドドットに代えてもよい。ジャーマナイドドットは、たとえば、Ｎｉジャーマナイドドットからなる。このＮｉジャーマナイドドットは、上述した方法によってゲルマニウムドットを形成し、その形成したゲルマニウムドット上に極薄のＮｉ膜（たとえば、１．８ｎｍ）を形成し、その後、リモートプラズマ処理を行なうことによって形成される。そして、ジャーマナイドドットは、Ｎｉ以外の金属を用いたジャーマナイドドットからなっていてもよい。Ｎｉ以外の金属を用いたジャーマナイドドットも、Ｎｉジャーマナイドドットと同じ方法によって形成される。
【０１４５】
また、この発明の実施の形態においては、配管６５０、アンテナ６７０、マッチング回路６８０および高周波電源６９０は、基板８００の表面に原子状水素を供給する「第１の供給装置」を構成する。
【０１４６】
また、この発明の実施の形態においては、噴出器７００および配管７１０は、基板の表面にゲルマンガス（ＧｅＨ４ガス）を供給する「第２の供給装置」を構成する。
【０１４７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１４８】
この発明は、ゲルマニウムからなるドットの密度を向上可能な半導体製造装置に適用される。また、この発明は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法に適用される。さらに、この発明は、ゲルマニウムからなるドットの密度を向上可能なゲルマニウムドットの製造方法を用いた半導体メモリの製造方法に適用される。
【図面の簡単な説明】
【０１４９】
【図１】この発明の実施の形態による半導体製造装置の概略図である。
【図２】ゲルマニウムドットの製造方法を示す工程図である。
【図３】半導体製造装置を用いて作成したゲルマニウムドットの表面形状を示す図である。
【図４】ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）スペクトルを示す図である。
【図５】図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの基板温度依存性を示す図である。
【図６】図２に示す工程（ａ）〜（ｅ）に従ってゲルマニウムドットを作成するときの堆積時間依存性を示す図である。
【図７】ゲルマニウムドットの高さと個数との関係を示す図である。
【図８】ドット密度および平均ドット高さと堆積時間との関係を示す図である。
【図９】ゲルマニウムドットを用いた半導体メモリの断面図である。
【図１０】図９に示す半導体メモリの製造方法を説明するためのフローチャートである。
【図１１】ゲルマニウムドットを用いた他の半導体メモリの断面図である。
【図１２】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第１のエネルギーバンド図である。
【図１３】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第２のエネルギーバンド図である。
【図１４】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第３のエネルギーバンド図である。
【図１５】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第４のエネルギーバンド図である。
【図１６】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第５のエネルギーバンド図である。
【図１７】半導体メモリにおけるメモリ書込動作とメモリ消去動作とを説明するための第６のエネルギーバンド図である。
【図１８】ゲルマニウムドットを用いたさらに他の半導体メモリの断面図である。
【符号の説明】
【０１５０】
６００ 半導体製造装置、６１０ 石英管、６２０ 反応室、６３０ 基板ホルダー、６４０ ヒーター、６５０，７１０ 配管、６７０ アンテナ、６８０ マッチング回路、６９０ 高周波電源、７００ 噴出器、８００ 基板。
【特許請求の範囲】
【請求項１】
反応室と、
前記反応室内に配置され、基板を支持する支持部材と、
前記基板を加熱する加熱装置と、
前記基板の表面に原子状水素を供給する第１の供給装置と、
前記第１の供給装置が前記原子状水素を前記基板の表面に供給しているときに前記基板の表面にゲルマンガスを供給する第２の供給装置とを備える半導体製造装置。
【請求項２】
前記第１の供給装置は、リモート水素プラズマによって水素ガスから原子状水素を生成し、その生成した原子状水素を前記基板の表面に供給する、請求項１に記載の半導体製造装置。
【請求項３】
前記第１の供給装置は、前記原子状水素と前記ゲルマンガスとの反応領域と異なる領域で前記原子状水素を生成し、その生成した原子状水素を前記基板の表面に供給し、
前記第２の供給装置は、前記原子状水素が生成される領域と異なる領域から前記ゲルマンガスを前記基板の表面に供給する、請求項２に記載の半導体製造装置。
【請求項４】
反応室内に配置された基板を加熱する第１のステップと、
前記基板の表面に原子状水素を供給する第２のステップと、
前記原子状水素が前記基板の表面に供給されているときにゲルマンガスを前記基板の表面に供給する第３のステップとを備えるゲルマニウムドットの製造方法。
【請求項５】
前記第２のステップにおいて、前記原子状水素は、リモート水素プラズマによって水素ガスから生成されて前記基板の表面に供給される、請求項４に記載のゲルマニウムドットの製造方法。
【請求項６】
前記第２のステップにおいて、前記原子状水素は、前記原子状水素と前記ゲルマンガスとの反応領域と異なる領域で生成されて前記基板の表面に供給され、
前記第３のステップにおいて、前記ゲルマンガスは、前記原子状水素が生成される領域と異なる領域から前記基板の表面に供給される、請求項５に記載のゲルマニウムドットの製造方法。
【請求項７】
半導体基板の一主面にソース電極およびドレイン電極を形成する第１のステップと、
前記ソース電極と前記ドレイン電極との間の前記半導体基板の一主面に絶縁膜を形成する第２のステップと、
原子状水素とゲルマンガスとを用いて前記絶縁膜上にゲルマニウムドットを形成する第３のステップと、
前記ゲルマニウムドットを酸化して前記ゲルマニウムドットを覆うように酸化ゲルマニウム膜を形成する第４のステップと、
前記酸化ゲルマニウム膜上に電荷蓄積ノードを形成する第５のステップとを備える半導体メモリの製造方法。
【請求項１】
反応室と、
前記反応室内に配置され、基板を支持する支持部材と、
前記基板を加熱する加熱装置と、
前記基板の表面に原子状水素を供給する第１の供給装置と、
前記第１の供給装置が前記原子状水素を前記基板の表面に供給しているときに前記基板の表面にゲルマンガスを供給する第２の供給装置とを備える半導体製造装置。
【請求項２】
前記第１の供給装置は、リモート水素プラズマによって水素ガスから原子状水素を生成し、その生成した原子状水素を前記基板の表面に供給する、請求項１に記載の半導体製造装置。
【請求項３】
前記第１の供給装置は、前記原子状水素と前記ゲルマンガスとの反応領域と異なる領域で前記原子状水素を生成し、その生成した原子状水素を前記基板の表面に供給し、
前記第２の供給装置は、前記原子状水素が生成される領域と異なる領域から前記ゲルマンガスを前記基板の表面に供給する、請求項２に記載の半導体製造装置。
【請求項４】
反応室内に配置された基板を加熱する第１のステップと、
前記基板の表面に原子状水素を供給する第２のステップと、
前記原子状水素が前記基板の表面に供給されているときにゲルマンガスを前記基板の表面に供給する第３のステップとを備えるゲルマニウムドットの製造方法。
【請求項５】
前記第２のステップにおいて、前記原子状水素は、リモート水素プラズマによって水素ガスから生成されて前記基板の表面に供給される、請求項４に記載のゲルマニウムドットの製造方法。
【請求項６】
前記第２のステップにおいて、前記原子状水素は、前記原子状水素と前記ゲルマンガスとの反応領域と異なる領域で生成されて前記基板の表面に供給され、
前記第３のステップにおいて、前記ゲルマンガスは、前記原子状水素が生成される領域と異なる領域から前記基板の表面に供給される、請求項５に記載のゲルマニウムドットの製造方法。
【請求項７】
半導体基板の一主面にソース電極およびドレイン電極を形成する第１のステップと、
前記ソース電極と前記ドレイン電極との間の前記半導体基板の一主面に絶縁膜を形成する第２のステップと、
原子状水素とゲルマンガスとを用いて前記絶縁膜上にゲルマニウムドットを形成する第３のステップと、
前記ゲルマニウムドットを酸化して前記ゲルマニウムドットを覆うように酸化ゲルマニウム膜を形成する第４のステップと、
前記酸化ゲルマニウム膜上に電荷蓄積ノードを形成する第５のステップとを備える半導体メモリの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１０−１５３６１０（Ｐ２０１０−１５３６１０Ａ）
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願番号】特願２００８−３３０５２４（Ｐ２００８−３３０５２４）
【出願日】平成２０年１２月２５日（２００８．１２．２５）
【出願人】（５０４１３６５６８）国立大学法人広島大学 (924)
【Ｆターム（参考）】
【公開日】平成２２年７月８日（２０１０．７．８）
【国際特許分類】
【出願日】平成２０年１２月２５日（２００８．１２．２５）
【出願人】（５０４１３６５６８）国立大学法人広島大学 (924)
【Ｆターム（参考）】
[ Back to top ]