記憶装置
【課題】ロジック回路を増やすことなく、第三者がメモリセルにアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供する。
【解決手段】本実施形態は、第１のメモリセルと、第２のメモリセルと、を有し、第２のメモリセルに設けられた第２のトランジスタの第２のチャネルが酸化物半導体膜からなる記憶装置であって、第２のメモリセルからのデータの読み出しは第２のトランジスタに紫外線を照射している時に行われる記憶装置によって解決する。
【解決手段】本実施形態は、第１のメモリセルと、第２のメモリセルと、を有し、第２のメモリセルに設けられた第２のトランジスタの第２のチャネルが酸化物半導体膜からなる記憶装置であって、第２のメモリセルからのデータの読み出しは第２のトランジスタに紫外線を照射している時に行われる記憶装置によって解決する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスタを有する記憶装置であって、当該トランジスタのチャネルが酸化物半導体膜を含む記憶装置に関する。
【背景技術】
【０００２】
記憶装置は複数のメモリセルを有する。複数のメモリセルの一部には一般ユーザなどの第三者がアクセスできないように設定したい場合がある。特許文献１は、データを読み出す際に、あらかじめ設定されたキーワードの入力が必要なメモリを開示している。キーワードの入力が必要なため、第三者はデータを読み出すことができない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開平２−１４１５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１により、第三者はデータを読み出すことができないが、キーワードの入力等のためにロジック回路を増やす必要がある。
【０００５】
本発明の一態様は、ロジック回路を増やすことなく、第三者が容易にアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供する。
【課題を解決するための手段】
【０００６】
本発明者はトランジスタのチャネルが酸化物半導体膜を含む場合、当該トランジスタのしきい値電圧が紫外線照射前、紫外線照射時、紫外線照射後で変化するという現象を見出した。そしてその現象を用い、当該トランジスタを有するメモリセルを有する記憶装置により上記課題を解決することができるという考えに至った。
【０００７】
本発明の第１の態様は、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモリセルは第１のトランジスタ及び第１のメモリ素子を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のメモリセルは第２のトランジスタ及び第２のメモリ素子を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のチャネルは酸化物半導体膜からなり、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、紫外線照射前における第２のトランジスタのしきい値電圧（Ｖ２１）は、第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、紫外線照射時における第２のトランジスタのしきい値電圧（Ｖ２２）は、電圧Ｖ２１よりも低く、紫外線照射後における第２のトランジスタのしきい値電圧（Ｖ２３）は、電圧Ｖ２１よりも低く、かつ電圧Ｖ２２及び電圧Ｖ１よりも高く、第２のメモリ素子に記憶されたデータの読み出しは、紫外線を照射しながら第２のトランジスタの第２のゲート電極に電圧（ＶＧ）を印加して第２のトランジスタをオンにすることによって行う記憶装置である。ただしＶ１≦ＶＧ（電圧ＶＧは電圧Ｖ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）である。
【０００８】
上記態様において、第１のメモリ素子に記憶されたデータの読み出しは、第１のゲート電極に電圧ＶＧを印加して第１のトランジスタをオンにすることによって行ってもよい。
【０００９】
上記態様において、書き込み回路、アナログスイッチ及び第３のトランジスタを有し、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体膜からなり、書き込み回路の出力はアナログスイッチに入力され、アナログスイッチの出力は第２のトランジスタのソース電極及びドレイン電極の一方に入力され、第３のソース電極及び第３のドレイン電極の一方には書き込みイネーブル信号が入力され、他方はアナログスイッチの第１の制御端子に接続され、書き込みイネーブル信号の反転信号がアナログスイッチの第２の制御端子に入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込みは、紫外線を照射しながら第３のゲート電極に電圧（ＶＡ）を印加して第３のトランジスタをオンにし、書き込みイネーブル信号が第１の制御端子に入力されて、書き込み回路からの出力が第２のソース電極及び第２のドレイン電極の一方に入力されるとともに、第２のゲート電極に電圧（ＶＷ）が印加されて第２のトランジスタがオンすることにより行われる記憶装置である。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
【００１０】
本発明の第２の態様は、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体膜からなり、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第３のゲート電極に電圧（ＶＧ）を印加して第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置である。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【００１１】
本発明の第３の態様は、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、第４のトランジスタと、を有し、前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、第４のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、第４のチャネルは酸化物半導体膜からなり、第４のソース電極及び第４のドレイン電極の一方は第３のゲート電極に電気的に接続され、他方には第３のトランジスタをオンする選択信号が入力され、紫外線照射前における第４のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第４のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第４のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第４のゲート電極に電圧（ＶＧ）を印加して第４のトランジスタをオンすることで第３のトランジスタをオンにし、第２のトランジスタをオンする選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置である。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【００１２】
上記第２の態様又は第３の態様において、デコーダ、レベルシフタ及びバッファを有し、第３のソース電極及び第３のドレイン電極の一方はレベルシフタ及びバッファを介して第２のワード線に電気的に接続され、デコーダが前記他方に選択信号を入力してもよい。
【００１３】
上記第２の態様又は第３の態様において、デコーダ、レベルシフタ、バッファ及びアドレス線を有し、第３のソース電極及び第３のドレイン電極の一方はデコーダ、レベルシフタ及びバッファを介して第２のワード線に電気的に接続され、アドレス線から選択信号が前記他方に入力されてもよい。
【発明の効果】
【００１４】
本発明の第１の態様−第３の態様は、ロジック回路を増やすことなく、第三者がメモリセルにアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供できる。
【図面の簡単な説明】
【００１５】
【図１】実施形態１の記憶装置を説明する図
【図２】しきい値電圧の変化を説明する図
【図３】記憶装置の断面図
【図４】記憶装置を説明する図
【図５】しきい値電圧の変化を説明する図
【図６】実施形態２の記憶装置を説明する図
【図７】実施形態２の記憶装置を説明する図
【図８】実施形態４の記憶装置を説明する図
【図９】しきい値電圧の変化を説明する図
【図１０】メモリモジュールを説明する図
【図１１】ＲＦＩＤタグを説明する図
【図１２】ＲＦＩＤタグを説明する図
【図１３】ＲＦＩＤタグを適用した例を説明する図
【図１４】しきい電圧の変化を説明する図
【図１５】メモリモジュールを説明する図
【図１６】実施形態３の記憶装置を説明する図
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお以下において、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
【００１７】
（実施形態１）
本実施形態は、第１のメモリセルと、第２のメモリセルと、を有し、第２のメモリセルに設けられた第２のトランジスタの第２のチャネルが酸化物半導体膜からなる記憶装置を示す。具体的には、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモリセルは第１のトランジスタ及び第１のメモリ素子を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のメモリセルは第２のトランジスタ及び第２のメモリ素子を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のチャネルは酸化物半導体膜からなり、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、紫外線照射前における第２のトランジスタのしきい値電圧（Ｖ２１）は、第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、紫外線照射時における第２のトランジスタのしきい値電圧（Ｖ２２）は、電圧Ｖ２１よりも低く、紫外線照射後における第２のトランジスタのしきい値電圧（Ｖ２３）は、電圧Ｖ２１よりも低く、かつ電圧Ｖ２２及び電圧Ｖ１よりも高く、第２のメモリ素子に記憶されたデータの読み出しは、紫外線を照射しながら第２のトランジスタの第２のゲート電極に電圧（ＶＧ）を印加して前記第２のトランジスタをオンにすることによって行う記憶装置を示す。ただしＶ１≦ＶＧ（ＶＧはＶ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）である。
【００１８】
記憶装置１は第１のメモリセル２及び第２のメモリセル３を有する（図１）。
【００１９】
第１のメモリセル２は第１のトランジスタ４及び第１のメモリ素子５を有する。第１のトランジスタ４は第１のチャネル１７、第１のゲート電極２２、電極２５（第１のソース電極及び第１のドレイン電極の一方）、電極２６（第１のソース電極及び第１のドレイン電極の他方）を有する。第１のゲート電極２２は第１のワード線６に電気的に接続され、電極２５は第１のビット線７に電気的に接続され、電極２６は第１のメモリ素子５に電気的に接続される。第１のチャネル１７はシリコンからなる半導体膜を用いる。その他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等からなる半導体膜を用いてもよい。第１のトランジスタ４のしきい値電圧はＶ１である。なお第１のゲート電極２２は第１のワード線６の一部であってもよい。電極２５は第１のビット線７の一部であってもよい。
【００２０】
第２のメモリセル３は第２のトランジスタ８及び第２のメモリ素子９を有する。第２のトランジスタ８は第２のチャネル３０１、第２のゲート電極３０、電極３３（第２のソース電極及び第２のドレイン電極の一方）及び電極３４（第２のソース電極及び第２のドレイン電極の他方）を有する。第２のゲート電極３０は第２のワード線１０に電気的に接続され、電極３３は第２のビット線１１に電気的に接続され、電極３４は第２のメモリ素子９に電気的に接続される。第２のチャネル３０１は酸化物半導体膜からなる。なお第２のゲート電極３０は第２のワード線１０の一部であってもよい。電極３３は第２のビット線１１の一部であってもよい。
【００２１】
第２のトランジスタ８のしきい値電圧は第２のチャネル３０１への紫外線照射により変化する（図２）。図２は第２のトランジスタ８のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）の関係を模式的に示している。曲線４１は紫外線照射前、曲線４２は紫外線照射時、曲線４３は紫外線照射後の第２のトランジスタ８のＶｇ−Ｉｄの関係を示す。第２のトランジスタ８のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ２１であるが、紫外線照射時にはＶ２２になり、紫外線照射後はＶ２３となる。すなわち、Ｖ２２＜Ｖ２３＜Ｖ２１となる。このようにチャネルが酸化物半導体からなる場合にはシリコンなどの酸化物半導体以外の材料とは異なる挙動を示す。この現象を用いて記憶装置１を動作させる。
【００２２】
実際にデータを読み出すときは第２のトランジスタ８の第２のゲート電極３０には電圧ＶＧを印加する。電圧ＶＧはＶ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）の関係を有する。これにより紫外線を照射していない時には第２のトランジスタ８はオフのままであるが、紫外線照射時には第２のトランジスタ８をオンさせることができる。なお紫外線照射時には第２のトランジスタ８のオフ電流が増加するが、これは光リーク電流に起因する。
【００２３】
照射する紫外線の波長は１０ｎｍ以上４００ｎｍ以下である。紫外線の波長が短いほど、Ｖ２２の値は小さくなる。光源としては市販のＵＶランプ、エキシマレーザ等を用いる。照射強度は波長及び光源に依存するが、例えば０．０１−１．００ｍＷ／ｃｍ２程度でよい。
【００２４】
次に記憶装置１の動作を説明する。第１のメモリ素子５には第三者がアクセス可能なデータが記憶され、第２のメモリ素子９には第三者にアクセスさせたくないデータが記憶される。第１のトランジスタ４のしきい値電圧はＶ１であり、Ｖ１＜Ｖ２３＜Ｖ２１である。なお第１のチャネル１７がシリコンからなる場合、必要であれば第１のチャネル１７にｎ型又はｐ型の不純物イオンをドープして第１のトランジスタ４のしきい値電圧Ｖ１をシフトさせる。
【００２５】
１．第１のメモリ素子５からデータを読み出す場合
まず第１のメモリ素子５に記憶されているデータ（電荷）を読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。ただしＶ１＜ＶＧ＜Ｖ２３＜Ｖ２１とする。
【００２６】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。電圧ＶＧは紫外線未照射状態における第２のトランジスタ８のしきい値電圧（Ｖ２１）よりも低いため、第２のトランジスタ８はオフのままである。したがって第２のメモリ素子９に記憶されているデータが読み出されることはない。
【００２７】
２．第１のメモリ素子５及び第２のメモリ素子９からデータを読み出す場合
次に第１のメモリ素子５に記憶されているデータ及び第２のメモリ素子９に記憶されているデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。
【００２８】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。このとき第２のトランジスタ８には紫外線を照射する。具体的には第２のチャネル３０１へ紫外線を照射する。第２のトランジスタ８のしきい値電圧はＶ２１からＶ２２へと変化する。電圧ＶＧは紫外線照射状態における第２のトランジスタ８のしきい値電圧（Ｖ２２）よりも高いため、第２のトランジスタ８はオンとなる。第２のトランジスタ８がオンすることにより、第２のメモリ素子９に記憶されているデータが第２のトランジスタ８を介して第２のビット線１１へ読み出される。
【００２９】
第２のメモリ素子９からデータを読み出した後は、第２のトランジスタ８への紫外線照射を止める。第２のトランジスタ８のしきい値電圧はＶ２２からＶ２３へと変化する。
【００３０】
３．第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５からデータを読み出す場合
第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５に記憶されているデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。
【００３１】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。電圧ＶＧは第２のトランジスタ８のしきい値電圧（Ｖ２３）よりも低いため、第２のトランジスタ８はオフのままである。したがって第２のメモリ素子９に記憶されているデータが読み出されることはない。
【００３２】
４．第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５及び第２のメモリ素子９からデータを読み出す場合
次に第１のメモリ素子５に記憶されているデータ及び第２のメモリ素子９に記憶されているデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。
【００３３】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。このとき第２のトランジスタ８には上記のように紫外線を照射する。第２のトランジスタ８のしきい値電圧はＶ２３からＶ２２へと変化する。電圧ＶＧは紫外線照射状態における第２のトランジスタ８のしきい値電圧（Ｖ２２）よりも高いため、第２のトランジスタ８はオンとなる。第２のトランジスタ８がオンすることにより、第２のメモリ素子９に記憶されているデータが第２のトランジスタ８を介して第２のビット線１１へ読み出される。第２のメモリ素子９からデータを読み出した後は、第２のトランジスタ８への紫外線照射を止める。
【００３４】
５．第１のメモリ素子５及び第２のメモリ素子９にデータを書き込む場合
次に第１のメモリ素子５及び第２のメモリ素子９にデータを書き込む際の動作を説明する。第１のワード線６に電圧ＶＷを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＷを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のビット線７からデータが第１のトランジスタ４を介して第１のメモリ素子５へ書き込まれる。ただしＶ１＜Ｖ２３＜Ｖ２１＜ＶＷである。
【００３５】
一方、第２のワード線１０に電圧ＶＷを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＷを印加して第２のトランジスタ８をオンにする。第２のトランジスタ８がオンすることにより、第２のビット線１１からデータが第２のトランジスタ８を介して第２のメモリ素子９へ書き込まれる。
【００３６】
次に記憶装置１が有する第１のトランジスタ４、第２のトランジスタ８、第１のメモリ素子５及び第２のメモリ素子９を説明する（図３）。図３は第１のトランジスタ４、第２のトランジスタ８、第１のメモリ素子５及び第２のメモリ素子９の断面図である。
【００３７】
（第１のトランジスタ４）
第１のトランジスタ４は第１のチャネル１７を有するシリコン膜２０、第１のゲート絶縁膜２１、第１のゲート電極２２、電極２５（第１のソース電極及び第１のドレイン電極の一方）、電極２６（第１のソース電極及び第１のドレイン電極の他方）を有する。領域１８は第１のソース領域及び第１のドレイン領域の一方であり、領域１９は第１のソース領域及び第１のドレイン領域の他方である。
【００３８】
第１のトランジスタ４は基板１５の上の下地膜となる絶縁膜１６上に設けられる。絶縁膜１６は基板１５に含まれる金属イオンなどの不純物が第１のトランジスタ４、第１のメモリ素子５、第２のトランジスタ８及び第２のメモリ素子９に侵入するのを防止する。絶縁膜１６の上にはシリコン膜２０が設けられる。シリコン膜２０の上には第１のゲート絶縁膜２１が設けられる。第１のゲート絶縁膜２１の上には第１のゲート電極２２が設けられる。電極２５は、シリコン膜２０の上に、領域１８に接するように設けられ、電極２６は、シリコン膜２０の上に、領域１９に接するように設けられる。なおここでは第１のトランジスタ４としてトップゲート型の薄膜トランジスタ（ＴＦＴ）を示したが、ボトムゲート型のＴＦＴでもよい。
【００３９】
第１のゲート電極２２は第１のワード線６に電気的に接続される（図示しない）。または第１のゲート電極２２は第１のワード線６の一部であってもよい。
【００４０】
電極２５は第１のビット線７に電気的に接続される（図示しない）。または電極２５は第１のビット線７の一部であってもよい。
【００４１】
紫外線を第２のトランジスタ８に照射する際に、第１のトランジスタ４に照射されないようにするために第１のトランジスタ４の上（例えば絶縁膜２９の上）に遮光膜を設けてもよい。
【００４２】
（第１のメモリ素子５）
第１のメモリ素子５は電極２７、第１のゲート絶縁膜２１及び電極２８を有する。
【００４３】
第１のメモリ素子５は基板１５の上の下地膜となる絶縁膜１６上に設けられる。電極２７は絶縁膜１６の上に設けられる。電極２７の上には第１のゲート絶縁膜２１が設けられる。第１のゲート絶縁膜２１の上には電極２８が設けられる。電極２６は電極２８に接するように設けられる。電極２７は接地されていてもよい。第１のメモリ素子５は上記構成に限定されることはなく、他の構成であってもよい。
【００４４】
その他、第１のゲート電極２２及び電極２８の上にはパッシベーション膜として絶縁膜２３が設けられる。絶縁膜２３の上にはパッシベーション膜及び平坦化膜として絶縁膜２４が設けられる。電極２５及び電極２６は絶縁膜２４の上にも設けられ、絶縁膜２４、絶縁膜２３及び第１のゲート絶縁膜２１に設けられたコンタクトホール内で領域１８、領域１９に接する。また電極２６は絶縁膜２４及び絶縁膜２３に設けられたコンタクトホール内で電極２８と接する。電極２５及び電極２６かつ絶縁膜２４の上にパッシベーション膜及び平坦化膜として絶縁膜２９が設けられる。
【００４５】
（第２のトランジスタ８）
第２のトランジスタ８は第２のゲート電極３０、第２のゲート絶縁膜３１、酸化物半導体膜３２、電極３３（第２のソース電極及び第２のドレイン電極の一方）及び電極３４（第２のソース電極及び第２のドレイン電極の他方）を有する。
【００４６】
第２のトランジスタ８は絶縁膜２９上に設けられる。第２のゲート電極３０は絶縁膜２９の上に設けられる。第２のゲート電極３０の上には酸化物半導体膜３２が設けられる。酸化物半導体膜３２の上に接して電極３３及び電極３４が設けられる。電極３３及び電極３４、酸化物半導体膜３２及び第２のゲート絶縁膜３１の上にはパッシベーション膜として絶縁膜３６が設けられる。なおここでは第２のトランジスタ８としてボトムゲート型の薄膜トランジスタを示したが、トップゲート型の薄膜トランジスタでもよい。
【００４７】
第２のゲート電極３０は第２のワード線１０に電気的に接続される。または第２のゲート電極３０は第２のワード線１０の一部であってもよい（図示しない）。
【００４８】
電極３３は第２のビット線１１に電気的に接続される。または電極３３は第２のビット線１１の一部であってもよい（図示しない）。
【００４９】
なお紫外線は図３に示すように第２のチャネル３０１が形成される酸化物半導体膜３２に照射する。
【００５０】
（第２のメモリ素子９）
第２のメモリ素子９は電極３５、第２のゲート絶縁膜３１及び電極３４を有する。
【００５１】
第２のメモリ素子９は絶縁膜２９上に設けられる。電極３５は絶縁膜２９の上に設けられる。電極３５の上には第２のゲート絶縁膜３１が設けられる。第２のゲート絶縁膜３１の上には電極３４が設けられる。電極３５は接地されていてもよい（図示しない）。
【００５２】
その他、絶縁膜３６の上にはパッシベーション膜及び平坦化膜として絶縁膜３８が設けられる。
【００５３】
次に各構成要素の材料等を説明する。
【００５４】
基板１５は、後の加熱処理に耐えうる程度の耐熱性を有する。基板１５としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。または基板１５は、セラミック基板、石英基板、サファイア基板、結晶化ガラス基板などの絶縁体でなる基板でもよい。後の加熱処理に耐えうる程度の耐熱性を有していれば、ポリエチレンテレフタレート、ポリイミド、アクリル樹脂、ポリカーボネート、ポリプロピレン、ポリエステル、ポリ塩化ビニル等のプラスチックフィルムなどを用いる。
【００５５】
絶縁膜１６は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いる。絶縁膜１６は１０−２００ｎｍの厚さを有すればよい。
【００５６】
シリコン膜２０は単結晶シリコン膜又は結晶性シリコン膜である。シリコン膜２０は２ｎｍ以上２００ｎｍ以下の厚さを有すればよい。シリコン膜２０はｎ型又はｐ型の不純物元素を含み、当該不純物元素を含む領域が領域１８、領域１９となる。領域１８、領域１９の間が第１のチャネル１７となる。シリコン膜２０は必要に応じてＬＤＤ領域を有していてもよい。シリコンの他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等を用いてもよい。
【００５７】
電極２７はシリコン膜２０と同じシリコン膜でよい。電極２７は２ｎｍ以上２００ｎｍ以下の厚さを有すればよい。ただし導電性を持たせるためｎ型又はｐ型の不純物が含まれている。また電極２７はシリコン膜でなく、金属等の導電膜であってもよい。
【００５８】
第１のゲート絶縁膜２１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、Ｙ２Ｏ３膜又はＨｆＯ２膜を単層でまたは積層して形成する。第１のゲート絶縁膜２１は１０−５００ｎｍの厚さを有すればよい。
【００５９】
第１のゲート電極２２はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。第１のゲート電極２２は１０−２００ｎｍの厚さを有すればよい。
【００６０】
電極２８は第１のゲート電極２２と同じ膜で設けられる。または第１のゲート電極２２とは異なる導電膜を用いてもよい。
【００６１】
電極２５、電極２６はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。電極２５、電極２６は１００−５００ｎｍの厚さを有すればよい。
【００６２】
絶縁膜２３は例えば酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、Ｙ２Ｏ３膜又はＨｆＯ２膜を単層でまたは積層して形成する。絶縁膜２３は１０−２００ｎｍの厚さを有すればよい。
【００６３】
絶縁膜２４、２９は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いる。絶縁膜２４、２９には水素、水酸基または水分が含まれないようにすることが好ましい。絶縁膜２４、２９は１０ｎｍ−１μｍの厚さを有すればよい。
【００６４】
第２のゲート電極３０及び電極３５はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。第２のゲート電極３０及び電極３５には水素、水酸基または水分が含まれないようにすることが好ましい。第２のゲート電極３０及び電極３５は１０−２００ｎｍの厚さを有すればよい。
【００６５】
第２のゲート絶縁膜３１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、ハフニウムシリケート（ＨｆＳｉＯｘ）膜、Ｎが添加されたＨｆＳｉｘＯｙ膜、ハフニウムアルミネート（ＨｆＡｌＯｘ）膜、酸化ハフニウム膜、酸化イットリウム膜を単層でまたは積層して形成する。ハフニウムシリケート（ＨｆＳｉＯｘ）膜、Ｎが添加されたＨｆＳｉｘＯｙ膜、ハフニウムアルミネート（ＨｆＡｌＯｘ）膜、酸化ハフニウム膜、酸化イットリウム膜などのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。第２のゲート絶縁膜３１には水素、水酸基または水分が含まれないようにすることが好ましい。第２のゲート絶縁膜３１は１０−５００ｎｍの厚さを有すればよい。
【００６６】
第２のゲート絶縁膜３１にハロゲン元素（例えば、フッ素または塩素）を５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度含ませてもよい。ハロゲン元素により酸化物半導体膜３２中、または第２のゲート絶縁膜３１と酸化物半導体膜３２との界面に存在しうる、水素、水分、水酸基又は水素化物などの不純物を排除することができる。例えば第２のゲート絶縁膜３１として、窒化シリコン膜と酸化シリコン膜の積層膜を用いる場合は、酸化物半導体膜３２に接する側を、上記濃度でハロゲン元素を含む酸化シリコン膜とするとよい。窒化シリコン膜が水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物が酸化シリコン膜に侵入することを防止する。
【００６７】
酸化物半導体膜３２は非晶質酸化物半導体膜又は結晶性酸化物半導体膜であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜である。酸化物半導体膜３２は２ｎｍ以上２００ｎｍ以下の厚さを有ればよい。酸化物半導体膜３２の種類及び組成によりしきい値電圧を調整することができる。
【００６８】
酸化物半導体膜３２には水素、水酸基または水分が含まれないようにすることが好ましい。具体的には水素が５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３未満である。また、３００Ｋでのキャリア濃度は５×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１２ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１２ａｔｏｍｓ／ｃｍ３以下である。即ち、酸化物半導体膜のキャリア濃度は、限りなくゼロに近い。また、エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。キャリア濃度測定はホール効果測定を行えばよい。
【００６９】
酸化物半導体において水素はドナーであり、酸化物半導体をｎ型化する一つの要因であることが知られている。したがって水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とすることができる。不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去して、高純度化されたｉ型（真性半導体）またはそれに近づけることが好ましい。不純物を除去した酸化物半導体のフェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【００７０】
上記酸化物半導体膜３２を有する第２のトランジスタ８では、第２のゲート電極３０に負の電位（逆バイアス）が印加しても、オフ電流は小さい。キャリア濃度が低いため、オフ電流に寄与する少数キャリア濃度（ホール濃度）が小さいからである。
【００７１】
例えば第２のトランジスタ８のチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（第２のゲート絶縁膜３１の厚さ１００ｎｍ）が得られる。
【００７２】
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、第２のトランジスタ８の動作を良好なものとすることができる。特に、オフ電流を低減することができる。
【００７３】
また酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。例えば電極３３及び電極３４にチタン（Ｔｉ）を用いると、Ｔｉの仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属（Ｔｉ）−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。すなわち酸化物半導体膜３２にｎ型の不純物を添加しなくてもＴｉから酸化物半導体膜３２に電子が注入される。
【００７４】
電極３３及び電極３４はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。電極３３及び電極３４には水素、水酸基または水分が含まれないようにすることが好ましい。電極３３及び電極３４は１０−５００ｎｍの厚さを有すればよい。
【００７５】
絶縁膜３６は酸化物絶縁膜であり、例えば酸化シリコン膜を用いる。絶縁膜３６には水素、水酸基または水分が含まれないようにすることが好ましい。絶縁膜３６は１０−２００ｎｍの厚さを有すればよい。なお酸化シリコン膜に代えて、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることもできる。
【００７６】
絶縁膜３６にハロゲン元素（例えば、フッ素または塩素）を５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度含ませてもよい。ハロゲン元素により酸化物半導体膜３２中、または絶縁膜３６と酸化物半導体膜３２との界面に存在しうる、水素、水分、水酸基又は水素化物などの不純物を排除することができる。
【００７７】
なお絶縁膜３６の直上であって、第２のゲート電極３０の上方にいわゆるバックゲートを設けることにより、しきい値電圧を調整することができる。
【００７８】
絶縁膜３８は例えば酸化シリコン膜や窒化シリコン膜を用いる。絶縁膜３８には水素、水酸基または水分が含まれないようにすることが好ましい。絶縁膜３８は１００ｎｍ−１μｍの厚さを有すればよい。
【００７９】
第１のワード線６、第２のワード線１０、第１のビット線７及び第２のビット線１１は、代表的には、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素でなる単体、上述の元素を成分とする合金、上述の元素を成分とする化合物（酸化物や窒化物）などの導電材料を用いることができる。また、インジウム錫酸化物（以下、ＩＴＯと示す。）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いてもよい。また、これらの材料を含む積層構造を適用することもできる。
【００８０】
次に図３に示した記憶装置１の作製方法を説明する。基板１５の上に絶縁膜１６をＣＶＤ法又はスパッタリング法により形成する。
【００８１】
絶縁膜１６の上にシリコン膜をＣＶＤ法又はスパッタリング法により成膜し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、シリコン膜２０を形成する。またシリコン膜２０と同時に電極２７となるシリコン膜を形成してもよい。
【００８２】
シリコン膜２０が単結晶シリコン膜の場合、非晶質シリコン膜を成膜し、その後連続発振レーザ光や発振周波数が１−１０ＭＨｚのレーザ光を照射して単結晶化する。または単結晶シリコン基板から単結晶シリコン膜を絶縁膜１６上に転写してもよい。
【００８３】
シリコン膜２０が結晶性シリコン膜の場合、非晶質シリコン膜を成膜し、その後エキシマレーザ光を照射して結晶化する。または非晶質シリコン膜の上にＮｉなどの金属膜を成膜した後、非晶質シリコン膜を熱結晶化してもよい。またはＣＶＤ法により結晶性シリコン膜を成膜してもよい。シリコン膜２０にはｎ型又はｐ型の不純物イオンをドープして第１のトランジスタ４のしきい値電圧Ｖ１をシフトさせてもよい。
【００８４】
電極２７にシリコン膜を用いない場合は、絶縁膜１６上に金属等の導電膜を成膜し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極２７を形成する。
【００８５】
次に、シリコン膜２０の上に第１のゲート絶縁膜２１をＣＶＤ法又はスパッタリング法により形成する。
【００８６】
第１のゲート絶縁膜２１の上に導電膜をスパッタリング法により形成し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、第１のゲート電極２２及び電極２８を形成する。なお電極２７をシリコン膜２０と同じ膜で形成する場合は、電極２８を形成する前にｎ型又はｐ型の不純物イオンを添加して導電性を付与する。
【００８７】
第１のゲート電極２２をマスクとし、ｎ型又はｐ型の不純物元素をドーピングして、シリコン膜２０に領域１８及び領域１９を形成する。ｎ型又はｐ型の不純物元素がドープされていない領域が第１のチャネル１７となる。
【００８８】
第１のゲート電極２２の上に絶縁膜２３をＣＶＤ法又はスパッタリング法により形成する。絶縁膜２３の上に絶縁膜２４をＣＶＤ法、スパッタリング法又は塗布法により形成する。
【００８９】
次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、絶縁膜２４、絶縁膜２３及びゲート絶縁膜２１に開口を形成する。開口は領域１８、領域１９及び電極２８に達する。
【００９０】
絶縁膜２４の上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極２５及び電極２６を形成する。
【００９１】
電極２５及び電極２６の上に絶縁膜２９をＣＶＤ法、スパッタリング法又は塗布法により形成する。なお絶縁膜２９中に水素が多量に含まれないようにするためにスパッタリング法で成膜することが好ましい。
【００９２】
絶縁膜２９として、例えば酸化珪素膜を形成する場合を説明する。水素、水、水酸基または水素化物（水素化合物ともいう。）などが除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、酸化珪素膜を成膜する。また成膜温度は室温でもよいし、基板１５を加熱していてもよい。
【００９３】
または石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化珪素膜を成膜する。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いてもよい。なお、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【００９４】
なお成膜室内の残留水分を除去しつつ絶縁膜２９を成膜することが好ましい。絶縁膜２９に水素、水、水酸基または水素化物などが含まれないようにするためである。
【００９５】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水素化物などが排気されるため、当該成膜室で成膜し絶縁膜２９に含まれる不純物の濃度を低減できる。
【００９６】
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度数ｐｐｍ、又は濃度数ｐｐｂまで除去された高純度ガスを用いることが好ましい。
【００９７】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００９８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００９９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【０１００】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０１０１】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
【０１０２】
絶縁膜２９として窒化珪素膜と酸化珪素膜とを積層する場合、窒化珪素膜と酸化珪素膜を同じ成膜室において、共通のシリコンターゲットを用いて成膜する。先に窒素を含むスパッタガスを導入して、成膜室内に装着されたシリコンターゲットを用いて窒化珪素膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化珪素膜を成膜する。窒化珪素膜と酸化珪素膜とを大気に曝露せずに連続して形成することができるため、窒化珪素膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【０１０３】
絶縁膜２９上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして第２のゲート電極３０、電極３５を形成する。導電膜に水素、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ましい。第２のゲート電極３０の端部はテーパ形状であると、後に積層する第２のゲート絶縁膜３１の被覆性が向上するため好ましい。
【０１０４】
第２のゲート電極３０、電極３５上に第２のゲート絶縁膜３１を形成する。第２のゲート絶縁膜３１に水素、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ましい。そのために成膜の前処理として、スパッタリング装置の予備加熱室で基板１５を予備加熱し、基板１５に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０１０５】
例えば第２のゲート絶縁膜３１として酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１０６】
第２のゲート絶縁膜３１上に酸化物半導体膜をスパッタリング法により形成する。スパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第２のゲート絶縁膜３１の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１０７】
上記した酸化物半導体を有するターゲットに用いる。例えば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いることができる。Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いてもよい。
【０１０８】
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において酸化物半導体膜を成膜する。
【０１０９】
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度数ｐｐｍ、又は濃度数ｐｐｂまで除去された高純度ガスを用いることが好ましい。
【０１１０】
減圧状態に保持された成膜室内に基板１５を保持し、成膜室内の残留水分を除去しつつ水素、水、水酸基または水素化物などの不純物が除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板１５を、例えば４００℃未満の温度に加熱してもよい。
【０１１１】
成膜条件の一例としては、基板１５の温度を室温とし、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは２ｎｍ以上２００ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１１２】
次に、フォトリソグラフィ工程により形成したレジストマスクを用いて酸化物半導体膜をエッチングして酸化物半導体膜３２を形成する。なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１１３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１１４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１１５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。
【０１１６】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１１７】
酸化物半導体膜３２に加熱処理を行ってもよい。加熱処理の温度は４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。加熱処理によって酸化物半導体膜３２の脱水化または脱水素化を行うことができる。例えば電気炉にて酸化物半導体膜３２に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体膜３２への水素、水、水酸基または水素化物などの再浸入を防ぐことができる。
【０１１８】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１１９】
また加熱処理はＧＲＴＡを行ってもよい。ＧＲＴＡは６５０℃〜７００℃の高温に加熱した不活性ガス雰囲気にて数分間加熱する。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１２０】
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２１】
加熱処理の条件、または酸化物半導体膜３２の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、加熱処理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
【０１２２】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜３２及び第２のゲート絶縁膜３１の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１２３】
酸化物半導体膜３２及び第２のゲート絶縁膜３１上に導電膜をスパッタリング法にて形成する。導電膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜前に上記の前処理を行うことが好ましい。導電膜をフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極３３、電極３４を形成する。
【０１２４】
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体膜３２の表面に付着した吸着水などを除去する。または酸素とアルゴンの混合ガスを用いてプラズマ処理を行う。
【０１２５】
プラズマ処理後、大気に触れることなく、酸化物半導体膜３２上に接するパッシベーション膜となる絶縁膜３６を形成する。酸化物半導体膜３２が電極３３、電極３４と接する領域以外の領域において、酸化物半導体膜３２と絶縁膜３６とが接する。
【０１２６】
絶縁膜３６として酸化シリコン膜を用いる場合、基板１５を室温または１００℃未満の温度に加熱した状態で、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン膜を成膜する。
【０１２７】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１２８】
この場合において、処理室内の残留水分を除去しつつ絶縁膜３６を成膜することが好ましい。酸化物半導体膜３２及び絶縁膜３６に水素、水酸基または水分が含まれないようにするためである。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
【０１２９】
さらに、絶縁膜３６と酸化物半導体膜３２とを接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。絶縁膜３６は欠陥を多く含むため、この加熱処理によって酸化物半導体膜３２中に含まれる水素、水分、水酸基または水素化物などの不純物を絶縁膜３６に拡散させ、酸化物半導体膜３２中に含まれる該不純物をより低減させることができる。
【０１３０】
上記のように酸化物半導体膜３２を形成するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜３２中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜３２の安定化を図ることができる。
【０１３１】
絶縁膜３６上に平坦化膜として絶縁膜３８を形成する。絶縁膜３８は、基板１５を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、例えば窒化シリコン膜を成膜する。この場合においても、絶縁膜３６と同様に、処理室内の残留水分を除去しつつ絶縁膜３８を成膜することが好ましい。
【０１３２】
第１のワード線６は第１のゲート電極２２を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第１のワード線６を形成してもよい。また第２のワード線１０は第２のゲート電極３０を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第２のワード線１０を形成してもよい。
【０１３３】
第１のビット線７は電極２５を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第１のビット線７を形成してもよい。また第２のビット線１１は電極３３を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第２のビット線１１を形成してもよい。
【０１３４】
（実施形態２）
本実施形態は、第１のメモリセルと、第２のメモリセルとを有し、第１のメモリセル及び第２のメモリセルに設けられるトランジスタとは別に第３のトランジスタを有し、第３のトランジスタの第３のチャネルが酸化物半導体膜からなる記憶装置を示す。具体的には、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体膜からなり、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、紫外線照射前における前記第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第３のゲート電極に電圧（ＶＧ）を印加して第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置を示す。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【０１３５】
記憶装置５１は第１のメモリセル５２、第２のメモリセル５３及び第３のトランジスタ６２を有する（図４）。
【０１３６】
第１のメモリセル５２は第１のトランジスタ５４及び第１のメモリ素子５５を有する。第１のトランジスタ５４の第１のゲート電極３０４は第１のワード線５６に電気的に接続され、電極３０３（第１のソース電極及び第１のドレイン電極の一方）は第１のビット線５７に電気的に接続され、電極３０５（第１のソース電極及び第１のドレイン電極の他方）は第１のメモリ素子５５に電気的に接続される。なお第１のゲート電極３０４は第１のワード線５６の一部であってもよい。電極３０３は第１のビット線５７の一部であってもよい。
【０１３７】
第２のメモリセル５３は第２のトランジスタ５８及び第２のメモリ素子５９を有する。第２のトランジスタ５８の第２のゲート電極３０８は第２のワード線６０に電気的に接続され、電極３０７（第２のソース電極及び第２のドレイン電極の一方）は第２のビット線６１に電気的に接続され、電極３０９（第２のソース電極及び第２のドレイン電極の他方）は第２のメモリ素子５９に電気的に接続される。なお第２のゲート電極３０８は第２のワード線６０の一部であってもよい。電極３０７は第２のビット線６１の一部であってもよい。
【０１３８】
第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチャネル３０６はシリコンからなる半導体膜を用いる。その他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等からなる半導体膜を用いてもよい。第１のトランジスタ５４の第１のゲート電極３０４及び第２のトランジスタ５８の第２のゲート電極３０８には同じ電圧（ＶＷ）印加してオンさせるのが好ましい。ただし第１のトランジスタのしきい値電圧はＶ１であり、第２のトランジスタのしきい値電圧はＶ２であり、Ｖ１、Ｖ２＜ＶＷである。したがって第１のトランジスタ５４及び第２のトランジスタ５８は同じ構成を有することが好ましい。
【０１３９】
第３のトランジスタ６２の第３のチャネル３１０は酸化物半導体膜からなる。第３のトランジスタ６２の第３のゲート電極３１２には当該第３のトランジスタ６２をオン又はオフさせるための信号が入力される。電極３１３（第３のソース電極及び第３のドレイン電極の一方）は第２のワード線６０に電気的に接続される。ここで「電気的に接続」とは直接電気的に接続されることの他、間接的に電気的に接続されることも含む。したがって電極３１３は第２のワード線６０に直接電気的に接続されることの他、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることやデコーダ、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることも含む。
【０１４０】
一方、第３のトランジスタ６２の電極３１１（第３のソース電極及び第３のドレイン電極の他方）は入力端子６３に電気的に接続され、前記第２のトランジスタ５８をオン又はオフする選択信号が入力される。
【０１４１】
第３のトランジスタ６２のしきい値電圧は第３のチャネルへの紫外線照射により変化する（図５）。図５は第３のトランジスタ６２のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）の関係を模式的に示している。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線７３は紫外線照射後の第３のトランジスタ６２のＶｇ−Ｉｄの関係を示す。第３のトランジスタ６２のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いて記憶装置５１を動作させる。
【０１４２】
実際にデータを書き込み、読み出すときは第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧを印加する。電圧ＶＧはＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）の関係を有する。これにより紫外線を照射していない時には第３のトランジスタ６２はオフのままであるが、紫外線照射時には第３のトランジスタ６２をオンさせることができる。なお紫外線照射時には第３のトランジスタ６２のオフ電流が増加するが、これは光リーク電流に起因する。
【０１４３】
次に記憶装置５１の動作を説明する。第１のメモリ素子５５には第三者がアクセス可能なデータを書き込み、読み出す。第２のメモリ素子５９には第三者にアクセスさせたくないデータを書き込み、読み出す。
【０１４４】
１．第１のメモリ素子５５にデータを書き込み、読み出す場合
まず第１のメモリ素子５５にデータ（電荷）を書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１４５】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧが印加される。ただし第３のトランジスタには紫外線は照射されない。ＶＧは第３のトランジスタ６２のしきい値電圧（Ｖ３１）よりも低いため、第３のトランジスタ６２はオフのままである。したがって第２のトランジスタ５８はオフのままであり、第２のメモリ素子５９にデータを書き込むことはできず、データを読み出すことはできない。
【０１４６】
２．第２のメモリ素子５９にデータを書き込み、読み出す場合
第２のメモリ素子５９にデータ（電荷）を書き込み、読み出す際の動作を説明する。第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。具体的には第３のチャネル３１０に紫外線を照射する。第３のトランジスタ６２のしきい値電圧はＶ３１からＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１４７】
次にデータを読み出すときは、第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。第３のトランジスタ６２のしきい値電圧はＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１４８】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第３のトランジスタ６２への紫外線照射を止める。第３のトランジスタ６２のしきい値電圧はＶ３３となる。
【０１４９】
３．第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第１のメモリ素子５５にデータを書き込み、読み出す場合
第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第１のメモリ素子５５に記憶されているデータを書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１５０】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧが印加される。ただし第３のトランジスタには紫外線は照射されない。ＶＧは第３のトランジスタ６２のしきい値電圧（Ｖ３３）よりも低いため、第３のトランジスタ６２はオフのままである。したがって第２のトランジスタ５８はオフのままであり、第２のメモリ素子９にデータを書き込むことはできず、データを読み出すことはできない。
【０１５１】
４．第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第２のメモリ素子５９にデータを書き込み、読み出す場合
第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。第３のトランジスタ６２のしきい値電圧はＶ３３からＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１５２】
次にデータを読み出すときは、第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１５３】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第３のトランジスタ６２への紫外線照射を止める。
【０１５４】
次に第３のトランジスタ６２をデコーダとレベルシフタの間に設け、第３のトランジスタ６２をレベルシフタ及びバッファを介してワード線に接続する例を示す（図６）。
【０１５５】
第１のメモリセル５２が複数設けられ、第２のメモリセル５３が複数設けられている。ワード線１０１−１０６、バッファ１０７−１１２、レベルシフタ１１４−１１９、デコーダ１２０−１２５が設けられる。
【０１５６】
第１のメモリセル５２は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、ワード線１０１はバッファ１０７の出力部に電気的に接続され、バッファ１０７の入力部はレベルシフタ１１４の出力部に電気的に接続される。レベルシフタ１１４の入力部はデコーダ１２０の出力部に電気的に接続される。デコーダ１２０の入力部にはアドレス線Ａ１及びアドレス線Ａ２から選択信号が入力される。
【０１５７】
第２のメモリセル５３はワード線１０５又はワード線１０６に電気的に接続される。例えばデコーダ１２４、レベルシフタ１１８及びワード線１０５に関して説明すると、ワード線１０５はバッファ１１１の出力部に電気的に接続され、バッファ１１１の入力部はレベルシフタ１１８の出力部に電気的に接続される。レベルシフタ１１８の入力部は第３のトランジスタ６２の電極３１３（第３のソース電極及び第３のドレイン電極の一方）に電気的に接続され、電極３１１（第３のソース電極及び第３のドレイン電極の他方）はデコーダ１２４の出力部に電気的に接続される。デコーダ１２４の入力部にはアドレス線ＡＸ及びアドレス線Ａ２から選択信号が入力される。
【０１５８】
アドレス線ＡＸ及びアドレス線Ａ２からの選択信号によりデコーダ１２４は第２のメモリセル５３にデータを書き込み、データを読み出すための選択信号を出力する。選択信号は第３のトランジスタ６２の電極３１１に入力される。第３のトランジスタ６２の第３のゲート電極３１２には制御線ＣＴＲＬからＶＧが入力される。このとき第３のトランジスタ６２に紫外線が照射されていれば、第３のトランジスタ６２はオンになり、選択信号はレベルシフタ１１８、バッファ１１１を介してワード線１０５に印加され、第２のメモリセル５３がオンする。第２のメモリセル５３がオンすることにより、データを書き込むこと、及びデータを読み出すことができる。
【０１５９】
デコーダ１２５、第３のトランジスタ６２、レベルシフタ１１９及びバッファ１１２、ワード線１０６及び第２のメモリセル５３の動作も同様である。第２のメモリセル５３に関しては第３のトランジスタが設けられるため、第三者がアクセスできない。
【０１６０】
一方、第１のメモリセル５２の方は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、アドレス線Ａ１及びアドレス線Ａ２からの信号によりデコーダ１２０は第１のメモリセル５２にデータを書き込み、データを読み出すための選択信号を出力する。選択信号はレベルシフタ１１４及びバッファ１０７を介してワード線１０１に印加され、第１のメモリセル５２がオンする。第１のメモリセル５２がオンすることにより、データを書き込み、データを読み出すことができる。第１のメモリセル５２に関しては第３のトランジスタが設けられていないため、第三者がアクセス可能である。
【０１６１】
次に第３のトランジスタ６２の電極３１３（第３のソース電極及び第３のドレイン電極の一方）をデコーダへの入力部と接続させる例を示す（図７）。
【０１６２】
第１のメモリセル５２が複数設けられ、第２のメモリセル５３が複数設けられている。ワード線１０１−１０６、バッファ１０７−１１２、レベルシフタ１１４−１１９、デコーダ１２０−１２５が設けられる。
【０１６３】
第１のメモリセル５２は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、ワード線１０１はバッファ１０７の出力部に電気的に接続され、バッファ１０７の入力部はレベルシフタ１１４の出力部に電気的に接続される。レベルシフタ１１４の入力部はデコーダ１２０の出力部に電気的に接続される。デコーダ１２０の入力部にはアドレス線Ａ１及びアドレス線Ａ２から選択信号が入力される。
【０１６４】
第２のメモリセル５３はワード線１０５又はワード線１０６に電気的に接続される。例えばデコーダ１１１、レベルシフタ１１８及びワード線１０５に関して説明すると、ワード線１０５はバッファ１１１の出力部に電気的に接続され、バッファ１１１の入力部はレベルシフタ１１８の出力部に電気的に接続される。レベルシフタ１１８の入力部はデコーダ１２４の出力部に電気的に接続される。デコーダ１２４の入力部の一方は第３のトランジスタ６２の電極３１３に電気的に接続され、他方はアドレス線Ａ２に電気的に接続される。第３のトランジスタ６２の電極３１１はアドレス線ＡＸに電気的に接続される。
【０１６５】
アドレス線ＡＸ及びアドレス線Ａ２からの信号によりデコーダ１２４は第２のメモリセル５３にデータを書き込み、データを読み出すための選択信号を出力する。ここでアドレス線ＡＸからの信号は、まず第３のトランジスタ６２の電極３１１に入力される。第３のトランジスタ６２の第３のゲート電極３１２には制御線ＣＴＲＬからＶＧが入力される。このとき第３のトランジスタ６２に紫外線が照射されていれば、第３のトランジスタ６２はオンになり、アドレス線ＡＸからの信号はデコーダ１２４へ入力される。その後、選択信号はレベルシフタ１１８、バッファ１１１を介してワード線１０５に印加され、第２のメモリセル５３がオンする。第２のメモリセル５３がオンすることにより、データを書き込み、データを読み出すことができる。
【０１６６】
デコーダ１２５、第３のトランジスタ６２、レベルシフタ１１９及びバッファ１１２、ワード線１０６及び第２のメモリセル５３の動作も同様である。第２のメモリセルに関しては第３のトランジスタが設けられるため、第三者がアクセスできない。
【０１６７】
一方、第１のメモリセル５２の方は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、アドレス線Ａ１及びアドレス線Ａ２からの信号によりバッファ１２０は第１のメモリセル５２にデータを書き込み、データを読み出すための選択信号を出力する。選択信号はレベルシフタ１１４及びバッファ１０７を介してワード線１０１に印加され、第１のメモリセル５２がオンする。第１のメモリセル５２がオンすることにより、データを書き込み、データを読み出すことができる。第１のメモリセル５２に関しては第３のトランジスタ６２が設けられていないため、第三者がアクセス可能である。
【０１６８】
第１のトランジスタ５４は実施形態１の第１のトランジスタ４と同様の構成及び材料を有する。また第２のトランジスタ５８も実施形態１の第１のトランジスタ４と同様の構成、材料を有する。
【０１６９】
第１のメモリ素子５５は実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。また第２のメモリ素子５９も実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。
【０１７０】
第３のトランジスタ６２は実施形態１の第２のトランジスタ８と同様の構成及び材料を有する。
【０１７１】
記憶装置５１は実施形態１に示した方法を適用して作製することができる。
【０１７２】
（実施形態３）
本実施形態は実施形態２の変形例である。第３のトランジスタに加えて第４のトランジスタを有する記憶装置を示す。第３のトランジスタの第３のチャネルは第１のトランジスタの第１のチャネル及び第２のトランジスタの第２のチャネルと同様にシリコン等の半導体膜からなるが、第４のトランジスタの第４のチャネルは酸化物半導体膜からなる。そして第４のトランジスタの第４のソース電極及び第４のドレイン電極の一方は、第３のトランジスタの第３のゲート電極と電気的に接続されている。
【０１７３】
具体的には、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、
第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、第４のトランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、第４のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、第４のチャネルは酸化物半導体膜からなり、第４のソース電極及び第４のドレイン電極の一方は第３のゲート電極に電気的に接続され、他方には第３のトランジスタをオンする選択信号が入力され、紫外線照射前における第４のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第４のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第４のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第４のゲート電極に電圧（ＶＧ）を印加して第４のトランジスタをオンすることで第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置を示す。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【０１７４】
記憶装置５１は第１のメモリセル５２、第２のメモリセル５３、第３のトランジスタ６２及び第４のトランジスタ２００を有する（図１６）。
【０１７５】
第１のメモリセル５２及び第２のメモリセル５３は実施形態２の第１のメモリセル５２及び第２のメモリセル５３と同じである。
【０１７６】
第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチャネル３０６はシリコン等の半導体からなる。第１のトランジスタ５４の第１のゲート電極３０４及び第２のトランジスタ５８の第２のゲート電極３０８には同じ電圧（ＶＷ）印加してオンさせるのが好ましい。ただし第１のトランジスタのしきい値電圧はＶ１であり、第２のトランジスタのしきい値電圧はＶ２であり、Ｖ１、Ｖ２＜ＶＷである。したがって第１のトランジスタ５４及び第２のトランジスタ５８は同じ構成を有することが好ましい。
【０１７７】
第３のトランジスタ６２の第３のチャネル３１０は第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチャネル３０６と同じであり、シリコンからなる。その他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等を用いてもよい。第４のトランジスタ２００の第４のチャネル３１４は酸化物半導体膜からなる。
【０１７８】
第１のトランジスタ５４の第１のゲート電極３０４、第２のトランジスタ５８の第２のゲート電極３０８及び第３のトランジスタ６２の第３のゲート電極３１２には同じ電圧（ＶＷ）印加してオンさせるのが好ましい。ただし第１のトランジスタ５４のしきい値電圧はＶ１であり、第２のトランジスタ５８のしきい値電圧はＶ２であり、第３のトランジスタ６２のしきい値電圧はＶ３であり、Ｖ１、Ｖ２、Ｖ３＜ＶＷである。したがって第１のトランジスタ５４、第２のトランジスタ５８及び第３のトランジスタ６２は同じ構成を有することが好ましい。
【０１７９】
第３のトランジスタ６２の第３のゲート電極３１２には当該第３のトランジスタ６２をオン又はオフさせるための信号が入力される。電極３１３（第３のソース電極及び第３のドレイン電極の一方）は第２のワード線６０に電気的に接続される。ここで「電気的に接続」とは直接電気的に接続されることの他、間接的に電気的に接続されることも含む。したがって電極３１３は第２のワード線６０に直接電気的に接続されることの他、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることやデコーダ、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることも含む。
【０１８０】
一方、第３のトランジスタ６２の電極３１１（第３のソース電極及び第３のドレイン電極の他方）は入力端子６３に電気的に接続され、前記第２のトランジスタ５８をオン又はオフする選択信号が入力される。
【０１８１】
第４のトランジスタ２００の第４のゲート電極３１６には当該第４のトランジスタ２００をオン又はオフさせるための信号が入力される。電極３１５（第４のソース電極及び第４のドレイン電極の一方）は第３のトランジスタ６２の第３のゲート電極３１２に電気的に接続される。電極３１７（第４のソース電極及び第４のドレイン電極の他方）には第３のトランジスタ６２をオン又はオフする選択信号が入力される。必要に応じて、容量２０１を設けてよい。容量２０１は第４のトランジスタ２００がオフになっても、第３のトランジスタをオンさせるための電荷を保持する。容量２０１の一方の電極３１８は電極３１５及び第３のトランジスタ６２の第３のゲート電極３１２に電気的に接続される。他方の電極３１９には基準電圧が印加される。
【０１８２】
第４のトランジスタ２００のしきい値電圧は第４のチャネル３１４への紫外線照射により変化する（図５）。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線７３は紫外線照射後の第４のトランジスタ２００のＶｇ−Ｉｄの関係を示す。第４のトランジスタ２００のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いて記憶装置５１を動作させる。
【０１８３】
実際にデータを書き込み、読み出すときは第４のトランジスタ２００の第４のゲート電極には電圧ＶＧを印加する。電圧ＶＧはＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）の関係を有する。これにより紫外線を照射していない時には第４のトランジスタ２００はオフのままであるが、紫外線照射時には第４のトランジスタ２００をオンさせることができる。紫外線照射前及び紫外線照射後の第４のトランジスタ２００がノーマリーオフ型のトランジスタである場合にはＶＧ＝０Ｖとすることもできる。
【０１８４】
紫外線を第４のチャネル３１４に照射することで第４のトランジスタ２００がオンになると、電極３１７から第３のゲート電極３１２に、第３のトランジスタ６２をオン又はオフする選択信号が入力される。
【０１８５】
次に記憶装置５１の動作を説明する。第１のメモリ素子５５には第三者がアクセス可能なデータを書き込み、読み出す。第２のメモリ素子５９には第三者にアクセスさせたくないデータを書き込み、読み出す。
【０１８６】
１．第１のメモリ素子５５にデータを書き込み、読み出す場合
まず第１のメモリ素子５５にデータ（電荷）を書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１８７】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第４のトランジスタ２００の第４のゲート電極３１６には電圧ＶＧが印加される。ただし第４のトランジスタ２００には紫外線は照射されない。ＶＧは第４のトランジスタ２００のしきい値電圧（Ｖ３１）よりも低いため、第４のトランジスタ２００はオフのままである。したがって第３のトランジスタ６２及び第２のトランジスタ５８はオフのままであり、第２のメモリ素子９にデータを書き込むことはできず、第２のメモリ素子９からデータを読み出すことはできない。
【０１８８】
２．第２のメモリ素子５９にデータを書き込み、読み出す場合
第２のメモリ素子５９にデータ（電荷）を書き込み、読み出す際の動作を説明する。第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のチャネル３１４に紫外線を照射する。第４のトランジスタ２００のしきい値電圧はＶ３１からＶ３２へ変化する。電圧ＶＧは紫外線照射状態における第４のトランジスタ２００のしきい値電圧（Ｖ３２）よりも高いため、第４のトランジスタ２００はオンとなる。第４のトランジスタ２００がオンすることにより、電極３１７から第３のゲート電極３１２に、第３のトランジスタ６２をオンする選択信号（電圧ＶＷ）が入力される。第３のトランジスタ６２がオンになると、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１８９】
次にデータを読み出すときは、第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射することにより、第４のトランジスタ２００をオンにする。第４のトランジスタ２００がオンすることにより、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１９０】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第４のトランジスタ２００への紫外線照射を止める。第４のトランジスタ２００のしきい値電圧はＶ３３となり、第４のトランジスタ２００はオフになる。第４のチャネル３１４は酸化物半導体からなるため、第４のトランジスタのオフ電流は低い。このため第３のトランジスタ６２の第３のゲート電極３１２の電位は保持され得る。また容量２０１が設けられている場合、容量２０１に保持された電荷により、第３のゲート電極３１２の電位は保持され得る。第３のゲート電極３１２の電位が保持されることにより、紫外線を照射していなくても第３のトランジスタ６２がオンになり得る。
【０１９１】
３．第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第１のメモリ素子５５にデータを書き込み、読み出す場合
第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第１のメモリ素子５５に記憶されているデータを書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１９２】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第４のトランジスタ２００の第４のゲート電極３１６には電圧ＶＧが印加される。ただし第４のトランジスタ２００には紫外線は照射されない。ＶＧは第４のトランジスタ２００のしきい値電圧（Ｖ３３）よりも低いため、第４のトランジスタ２００はオフのままである。したがって第２のトランジスタ５８及び第３のトランジスタ６２はオフのままであり、第２のメモリ素子９にデータを書き込むことはできず、第２のメモリ素子９からデータを読み出すことはできない。
【０１９３】
４．第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第２のメモリ素子５９にデータを書き込み、読み出す場合
第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射する。電圧ＶＧは紫外線照射状態における第４のトランジスタ２００のしきい値電圧（Ｖ３２）よりも高いため、第４のトランジスタ２００はオンとなる。第４のトランジスタ２００がオンすることにより、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１９４】
次にデータを読み出すときは、第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射することにより、第４のトランジスタ２００をオンにする。第４のトランジスタ２００がオンすることにより、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１９５】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第４のトランジスタ２００への紫外線照射を止める。ただし第４のトランジスタ２００のオフ電流は低いため、このため第３のトランジスタ６２の第３のゲート電極３１２の電位は保持され得る。また容量２０１が設けられている場合、容量２０１に保持された電荷により、第３のゲート電極３１２の電位は保持され得る。
【０１９６】
第１のトランジスタ５４は実施形態１の第１のトランジスタ４と同様の構成及び材料を有する。また第２のトランジスタ５５、第３のトランジスタ６２も実施形態１の第１のトランジスタ４と同様の構成及び材料を有する。
【０１９７】
第１のメモリ素子５５は実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。また第２のメモリ素子５９も実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。
【０１９８】
第４のトランジスタ２００は実施形態１の第２のトランジスタ８と同様の構成及び材料を有する。
【０１９９】
記憶装置５１は実施形態１に示した方法を適用して作製することができる。
【０２００】
（実施形態４）
本実施形態は、実施形態１の構成において、第三者が第２のメモリ素子９へデータを書き込むことができない構成を示す。具体的には、書き込み回路、アナログスイッチ及び第３のトランジスタを有し、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体でなり、書き込み回路の出力は前記アナログスイッチに入力され、アナログスイッチの出力は第２のトランジスタのソース及びドレインの一方に入力され、第３のソース電極及び第３のドレイン電極の一方には書き込みイネーブル信号が入力され、他方はアナログスイッチの第１の制御端子に接続され、書き込みイネーブル信号の反転信号がアナログスイッチの第２の制御端子に入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込みは、紫外線を照射しながら第３のゲート電極に電圧（ＶＡ）を印加して第３のトランジスタをオンにし、書き込みイネーブル信号が第１の制御端子に入力されて、書き込み回路からの出力が第２のソース電極及び第２のドレイン電極の一方に入力されるとともに、第２のゲート電極に電圧（ＶＷ）が印加されて第２のトランジスタがオンすることにより行われる記憶装置を示す。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
【０２０１】
本実施形態に示す記憶装置１は図１の構成に加えて、書き込み回路８３、アナログスイッチ８２及び第３のトランジスタ８１を有する（図８）。第３のトランジスタ８１は第３のチャネル３２０、第３のゲート電極３２２、電極３２１（第３のソース電極及び第３のドレイン電極の一方）及び電極３２３（第３のソース電極及び第３のドレイン電極の他方）を有する。第３のトランジスタ８１の第３のチャネル３２０は酸化物半導体膜からなる。
【０２０２】
書き込み回路８３の出力はアナログスイッチ８２に入力される。書き込み回路８３は書き込み電圧を出力する回路であり、公知の回路を適用できる。アナログスイッチ８２の出力は第２のトランジスタ８の電極３３に入力される。第３のトランジスタ８１の電極３２１には書き込みイネーブル信号（ＥＮ）が入力され、他方の電極３２３はアナログスイッチ８２の第１の制御端子３２４に接続される。アナログスイッチ８２の第２の制御端子３２５には書き込みイネーブル信号の反転信号（ＥＮ’）が入力される。
【０２０３】
第３のトランジスタ８１のしきい値電圧は第３のチャネル３２０への紫外線照射により変化する（図９）。図９は第３のトランジスタ８１のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）の関係を模式的に示している。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線７３は紫外線照射後の第３のトランジスタ８１のＶｇ−Ｉｄの関係を示す。第３のトランジスタ８１のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いてデータの書き込みを行う。
【０２０４】
実際にデータを書き込むときは第３のトランジスタ８１の第３のゲート電極３２２に電圧ＶＡを印加する。電圧ＶＡはＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）の関係を有する。これにより紫外線を照射していない時には第３のトランジスタ８１はオフのままであるが、紫外線照射時には第３のトランジスタ８１をオンさせることができる。なお紫外線照射時には第３のトランジスタ８１のオフ電流が増加するが、これは光リーク電流に起因する。
【０２０５】
書き込み回路８３から第２のメモリ素子９に記憶させるデータが出力され、アナログスイッチ８２に入力される。書き込みイネーブル信号（ＥＮ）がアナログスイッチ８２の第１の制御端子３２４に入力され、書き込みイネーブル信号の反転信号（ＥＮ’）がアナログスイッチ８２の第２の制御端子３２５に入力される。ここで書き込みイネーブル信号は、まず第３のトランジスタ８１の電極３２１に入力される。第３のトランジスタ８１の第３のゲート電極３２２には制御線ＣＴＲＬから電圧ＶＡが入力される。このとき第３のトランジスタ８１に紫外線が照射されていれば、第３のトランジスタ８１はオンになり、書き込みイネーブル信号はアナログスイッチ８２の第１の制御端子３２４へ入力される。そしてアナログスイッチ８２がオンして書き込み回路８３からデータが第２のビット線１１を介して第２のトランジスタ８の電極３３に入力される。このとき第２のワード線１０から第２のトランジスタ８の第２のゲート電極３０に電圧ＶＷ（Ｖ２３＜Ｖ２１＜ＶＷ）が入力され、第２のトランジスタ８がオンになると、データが第２のメモリ素子９に記憶される。このように第３のトランジスタ８１を設けることにより、第三者は第２のメモリ素子９へデータを書き込むことができなくなる。
【０２０６】
なお図８では読み出し回路を示していないが、記憶装置１が読み出し回路を有していることは言うまでもない。またアナログスイッチ８２は２つの制御端子、すなわち第１の制御端子３２４及び第２の制御端子３２５を有している。一方の制御端子がオンになり、他方がオフになるという不安定な状態を防ぐために、図８のようにプルダウン抵抗９０を設けてもよい。
【０２０７】
第３のトランジスタ８１は第２のトランジスタ８と同様の構成及び材料を有する。
【０２０８】
記憶装置１は実施形態１に示した方法を適用して作製することができる。
【０２０９】
（実施形態５）
本実施形態は実施形態１−４のいずれかを適用したメモリモジュール１５０を示す（図１０）。メモリモジュール１５０は第１のメモリセル領域１５１、第２のメモリセル領域１５２、インターフェース１５３、ローデコーダー１５４、ローデコーダー１５５、コラムデコーダー１５６を有する。
【０２１０】
第１のメモリセル領域１５１には上記実施形態にて示した第１のメモリセル２（５２）が複数設けられる。第２のメモリセル領域１５２には上記実施形態にて示した第２のメモリセル３（５３）が複数設けられる（図１５）。
【０２１１】
ローデコーダー１５４は例えば上記実施形態に示したデコーダ１２０−１２３、レベルシフタ１１４−１１７、バッファ１０７−１１０を有し、ワード線１５７で第１のメモリセル領域１５１に接続される。またローデコーダー１５５は例えば上記実施形態に示したデコーダ１２４−１２５、レベルシフタ１１８−１１９、バッファ１１１−１１２を有し、ワード線１５８で第２のメモリセル領域１５２に接続される。
【０２１２】
コラムデコーダー１５６は例えば上記実施形態に示した書き込み回路８３や読み出し回路を有し、ビット線１５９で第１のメモリセル領域１５１及び第２のメモリセル領域１５２に接続される。
【０２１３】
ローデコーダー１５４、ローデコーダー１５５、コラムデコーダー１５６はそれぞれインターフェース１５３に接続される。
【０２１４】
上記実施形態にて示したように、第２のメモリセル領域１５２、ローデコーダー１５５及びカラムデコーダー１５６のいずれかにはチャネルが酸化物半導体膜からなるトランジスタが設けられる。本発明では当該トランジスタに紫外線を照射して当該トランジスタのしきい値電圧を変化させる。したがって当該領域は通常、紫外線を遮光する遮光物で覆われて遮光されていることが好ましい。当該領域へのアクセスが許可された者は遮光物を除去した後、当該トランジスタに紫外線を照射する。遮光物で当該領域を覆うことにより、第三者は当該領域にアクセスできない。
【０２１５】
（実施形態６）
本実施形態は上記実施の形態で示したメモリモジュールを有するＲＦＩＤタグ５００を示す（図１１）。
【０２１６】
ＲＦＩＤタグ５００は、アンテナ回路５０１及び信号処理回路５０２を有する。信号処理回路５０２は、整流回路５０３、電源回路５０４、復調回路５０５、発振回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アンプ５１１、変調回路５１２を有する。メモリ回路５０９は上記実施形態のメモリモジュールを有する。
【０２１７】
アンテナ回路５０１によって受信された通信信号は復調回路５０５に入力される。受信される通信信号、すなわちアンテナ回路５０１とリーダ／ライタ間で送受信される信号の周波数は極超短波帯においては１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがあり、それぞれＩＳＯ規格などで規定される。もちろん、アンテナ回路５０１とリーダ／ライタ間で送受信される信号の周波数はこれに限定されず、例えばサブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚのいずれの周波数も用いることができる。また、アンテナ回路５０１とリーダ／ライタ間で送受信される信号は、搬送波を変調した信号である。搬送波の変調方式は、アナログ変調またはデジタル変調であり、振幅変調、位相変調、周波数変調及びスペクトラム拡散のいずれかでよい。好ましくは、振幅変調または周波数変調である。
【０２１８】
発振回路５０６から出力された発振信号は、クロック信号として論理回路５０７に供給される。また、変調された搬送波は復調回路５０５で復調される。復調後の信号も論理回路５０７に送られ解析される。論理回路５０７で解析された信号はメモリコントロール回路５０８に送られる。メモリコントロール回路５０８はメモリ回路５０９を制御し、メモリ回路５０９に記憶されたデータを取り出し、論理回路５１０に送る。論理回路５１０に送られた信号は論理回路５１０でエンコード処理されたのちアンプ５１１で増幅され、その信号によって変調回路５１２は搬送波に変調をかける。この変調された搬送波によりリーダ／ライタがＲＦＩＤタグ５００からの信号を認識する。
【０２１９】
整流回路５０３に入った搬送波は整流された後、電源回路５０４に入力される。このようにして得られた電源電圧を電源回路５０４より復調回路５０５、発振回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アンプ５１１、変調回路５１２などに供給する。
【０２２０】
信号処理回路５０２とアンテナ回路５０１におけるアンテナとの接続については特に限定されない。例えばアンテナと信号処理回路５０２をワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した信号処理回路５０２の一面を電極にしてアンテナに貼り付ける。信号処理回路５０２とアンテナとの貼り付けにはＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いることができる。
【０２２１】
アンテナは、信号処理回路５０２と共に同じ基板上に積層して設けるか、外付けのアンテナを用いる。もちろん、信号処理回路の上部もしくは下部にアンテナが設けられる。
【０２２２】
整流回路５０３は、アンテナ回路５０１が受信する搬送波により誘導される交流信号を直流信号に変換する。
【０２２３】
ＲＦＩＤタグ５００はバッテリー５６１を有してもよい（図１２）。整流回路５０３から出力される電源電圧が、信号処理回路５０２を動作させるのに十分でないときには、バッテリー５６１からも信号処理回路５０２を構成する各回路、例えば復調回路５０５、発振回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アンプ５１１、変調回路５１２などに電源電圧を供給する。
【０２２４】
整流回路５０３から出力される電源電圧のうちの余剰分をバッテリー５６１に充電すれば良い。ＲＦＩＤタグにアンテナ回路５０１及び整流回路５０３とは別にさらにアンテナ回路及び整流回路を設けることにより、無作為に生じている電磁波等からバッテリー５６１に蓄えるエネルギーを得ることができる。
【０２２５】
バッテリーは充電することで連続的に使用できる。バッテリーはシート状に形成された電池を用いる。例えばゲル状電解質を用いるリチウムポリマー電池や、リチウムイオン電池、リチウム２次電池等を用いると、バッテリーの小型化が可能である。例えばニッケル水素電池、ニッケルカドミウム電池などが挙げられる。または大容量のコンデンサーなどを用いる。
【０２２６】
（実施形態７）
本実施形態では、上記実施形態で示したＲＦＩＤタグ８００の使用例を示す（図１３）。
【０２２７】
ＲＦＩＤタグ８００の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ））、包装用容器類（包装紙やボトル等、図１３（Ｃ））、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ））、乗り物類（自転車等、図１３（Ｄ））、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１３（Ｅ）、図１３（Ｆ））等に設けて使用することができる。
【０２２８】
ＲＦＩＤタグ８００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケージであれば当該有機樹脂に埋め込み、各物品に固定される。ＲＦＩＤタグ８００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等にＲＦＩＤタグ８００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の半導体装置を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、ＲＦＩＤタグ８００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【実施例１】
【０２２９】
薄膜トランジスタのＶｇ（Ｖ（ボルト））とＩｄ（Ａ（アンペア））の関係を測定した一例を図１４に示す。当該薄膜トランジスタのチャネルは酸化物半導体膜からなる。図１４（Ａ）は紫外線照射前のＶｇ−Ｉｄ曲線、図１４（Ｂ）は紫外線照射時のＶｇ−Ｉｄ曲線、図１４（Ｃ）は紫外線照射後のＶｇ−Ｉｄ曲線を示す。図中のＶｔｈはしきい値電圧、Ｓ−ｖａｌｕｅはＳ値、ＶＤＳはドレイン電圧を示す。紫外線の波長は２５４ｎｍ、紫外線強度は０．０６ｍＷ／ｃｍ２、照射時間は３分とした。チャネルにはＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜を用いた。薄膜トランジスタの構造は図３に示したようなボトムゲート型である。紫外線はチャネルの上方からチャネルに向けて照射した。
【０２３０】
薄膜トランジスタに紫外線を照射すると、しきい値電圧が−０．５４Ｖから−３．２３Ｖに変化し、さらに紫外線照射後は−２．１６Ｖに変化している。この現象を用いて薄膜トランジスタを駆動させる。
【符号の説明】
【０２３１】
１ 記憶装置
２ 第１のメモリセル
３ 第２のメモリセル
４ 第１のトランジスタ
５ 第１のメモリ素子
６ 第１のワード線
７ 第１のビット線
８ 第２のトランジスタ
９ 第２のメモリ素子
１０ 第２のワード線
１１ 第２のビット線
１５ 基板
１６ 絶縁膜
１７ 第１のチャネル
１８ 領域
１９ 領域
２０ シリコン膜
２１ 第１のゲート絶縁膜
２２ 第１のゲート電極
２３ 絶縁膜
２４ 絶縁膜
２５ 電極
２６ 電極
２７ 電極
２８ 電極
２９ 絶縁膜
３０ 第２のゲート電極
３１ 第２のゲート絶縁膜
３２ 酸化物半導体膜
３３ 電極
３４ 電極
３５ 電極
３６ 絶縁膜
３８ 絶縁膜
４１ 曲線
４２ 曲線
４３ 曲線
５１ 記憶装置
５２ 第１のメモリセル
５３ 第２のメモリセル
５４ 第１のトランジスタ
５５ 第１のメモリ素子
５６ 第１のワード線
５７ 第１のビット線
５８ 第２のトランジスタ
５９ 第２のメモリ素子
６２ 第３のトランジスタ
６０ 第２のワード線
６１ 第２のビット線
６２ 第３のトランジスタ
７１ 曲線
７２ 曲線
７３ 曲線
８１ 第３のトランジスタ
８２ アナログスイッチ
８３ 書き込み回路
９０ プルダウン抵抗
１０１ ワード線
１０２ ワード線
１０３ ワード線
１０４ ワード線
１０５ ワード線
１０６ ワード線
１０７ バッファ
１０８ バッファ
１０９ バッファ
１１０ バッファ
１１１ バッファ
１１２ バッファ
１１４ レベルシフタ
１１５ レベルシフタ
１１６ レベルシフタ
１１７ レベルシフタ
１１８ レベルシフタ
１１９ レベルシフタ
１２０ デコーダ
１２１ デコーダ
１２２ デコーダ
１２３ デコーダ
１２４ デコーダ
１２５ デコーダ
１５０ メモリモジュール
１５１ 第１のメモリセル領域
１５２ 第２のメモリセル領域
１５３ インターフェース
１５４ ローデコーダー
１５５ ローデコーダー
１５６ コラムデコーダー
１５７ ワード線
１５８ ワード線
１５９ ビット線
２００ 第４のトランジスタ
２０１ 容量
３０１ 第２のチャネル
３０２ 第１のチャネル
３０３ 電極
３０４ 第１のゲート電極
３０５ 電極
３０６ 第２のチャネル
３０７ 電極
３０８ 第２のゲート電極
３０９ 電極
３１０ 第３のチャネル
３１１ 電極
３１２ 第３のゲート電極
３１３ 電極
３１４ 第４のチャネル
３１５ 電極
３１６ 第４のゲート電極
３１７ 電極
３１８ 電極
３１９ 電極
５００ ＲＦＩＤタグ
５０１ アンテナ回路
５０２ 信号処理回路
５０３ 整流回路
５０４ 電源回路
５０５ 復調回路
５０６ 発振回路
５０７ 論理回路
５０８ メモリコントロール回路
５０９ メモリ回路
５１０ 論理回路
５１１ アンプ
５１２ 変調回路
５６１ バッテリー
８００ ＲＦＩＤタグ
【技術分野】
【０００１】
本発明はトランジスタを有する記憶装置であって、当該トランジスタのチャネルが酸化物半導体膜を含む記憶装置に関する。
【背景技術】
【０００２】
記憶装置は複数のメモリセルを有する。複数のメモリセルの一部には一般ユーザなどの第三者がアクセスできないように設定したい場合がある。特許文献１は、データを読み出す際に、あらかじめ設定されたキーワードの入力が必要なメモリを開示している。キーワードの入力が必要なため、第三者はデータを読み出すことができない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開平２−１４１５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１により、第三者はデータを読み出すことができないが、キーワードの入力等のためにロジック回路を増やす必要がある。
【０００５】
本発明の一態様は、ロジック回路を増やすことなく、第三者が容易にアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供する。
【課題を解決するための手段】
【０００６】
本発明者はトランジスタのチャネルが酸化物半導体膜を含む場合、当該トランジスタのしきい値電圧が紫外線照射前、紫外線照射時、紫外線照射後で変化するという現象を見出した。そしてその現象を用い、当該トランジスタを有するメモリセルを有する記憶装置により上記課題を解決することができるという考えに至った。
【０００７】
本発明の第１の態様は、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモリセルは第１のトランジスタ及び第１のメモリ素子を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のメモリセルは第２のトランジスタ及び第２のメモリ素子を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のチャネルは酸化物半導体膜からなり、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、紫外線照射前における第２のトランジスタのしきい値電圧（Ｖ２１）は、第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、紫外線照射時における第２のトランジスタのしきい値電圧（Ｖ２２）は、電圧Ｖ２１よりも低く、紫外線照射後における第２のトランジスタのしきい値電圧（Ｖ２３）は、電圧Ｖ２１よりも低く、かつ電圧Ｖ２２及び電圧Ｖ１よりも高く、第２のメモリ素子に記憶されたデータの読み出しは、紫外線を照射しながら第２のトランジスタの第２のゲート電極に電圧（ＶＧ）を印加して第２のトランジスタをオンにすることによって行う記憶装置である。ただしＶ１≦ＶＧ（電圧ＶＧは電圧Ｖ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）である。
【０００８】
上記態様において、第１のメモリ素子に記憶されたデータの読み出しは、第１のゲート電極に電圧ＶＧを印加して第１のトランジスタをオンにすることによって行ってもよい。
【０００９】
上記態様において、書き込み回路、アナログスイッチ及び第３のトランジスタを有し、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体膜からなり、書き込み回路の出力はアナログスイッチに入力され、アナログスイッチの出力は第２のトランジスタのソース電極及びドレイン電極の一方に入力され、第３のソース電極及び第３のドレイン電極の一方には書き込みイネーブル信号が入力され、他方はアナログスイッチの第１の制御端子に接続され、書き込みイネーブル信号の反転信号がアナログスイッチの第２の制御端子に入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込みは、紫外線を照射しながら第３のゲート電極に電圧（ＶＡ）を印加して第３のトランジスタをオンにし、書き込みイネーブル信号が第１の制御端子に入力されて、書き込み回路からの出力が第２のソース電極及び第２のドレイン電極の一方に入力されるとともに、第２のゲート電極に電圧（ＶＷ）が印加されて第２のトランジスタがオンすることにより行われる記憶装置である。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
【００１０】
本発明の第２の態様は、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体膜からなり、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第３のゲート電極に電圧（ＶＧ）を印加して第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置である。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【００１１】
本発明の第３の態様は、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、第４のトランジスタと、を有し、前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、第４のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、第４のチャネルは酸化物半導体膜からなり、第４のソース電極及び第４のドレイン電極の一方は第３のゲート電極に電気的に接続され、他方には第３のトランジスタをオンする選択信号が入力され、紫外線照射前における第４のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第４のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第４のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第４のゲート電極に電圧（ＶＧ）を印加して第４のトランジスタをオンすることで第３のトランジスタをオンにし、第２のトランジスタをオンする選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置である。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【００１２】
上記第２の態様又は第３の態様において、デコーダ、レベルシフタ及びバッファを有し、第３のソース電極及び第３のドレイン電極の一方はレベルシフタ及びバッファを介して第２のワード線に電気的に接続され、デコーダが前記他方に選択信号を入力してもよい。
【００１３】
上記第２の態様又は第３の態様において、デコーダ、レベルシフタ、バッファ及びアドレス線を有し、第３のソース電極及び第３のドレイン電極の一方はデコーダ、レベルシフタ及びバッファを介して第２のワード線に電気的に接続され、アドレス線から選択信号が前記他方に入力されてもよい。
【発明の効果】
【００１４】
本発明の第１の態様−第３の態様は、ロジック回路を増やすことなく、第三者がメモリセルにアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供できる。
【図面の簡単な説明】
【００１５】
【図１】実施形態１の記憶装置を説明する図
【図２】しきい値電圧の変化を説明する図
【図３】記憶装置の断面図
【図４】記憶装置を説明する図
【図５】しきい値電圧の変化を説明する図
【図６】実施形態２の記憶装置を説明する図
【図７】実施形態２の記憶装置を説明する図
【図８】実施形態４の記憶装置を説明する図
【図９】しきい値電圧の変化を説明する図
【図１０】メモリモジュールを説明する図
【図１１】ＲＦＩＤタグを説明する図
【図１２】ＲＦＩＤタグを説明する図
【図１３】ＲＦＩＤタグを適用した例を説明する図
【図１４】しきい電圧の変化を説明する図
【図１５】メモリモジュールを説明する図
【図１６】実施形態３の記憶装置を説明する図
【発明を実施するための形態】
【００１６】
以下に、本発明の実施形態を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお以下において、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
【００１７】
（実施形態１）
本実施形態は、第１のメモリセルと、第２のメモリセルと、を有し、第２のメモリセルに設けられた第２のトランジスタの第２のチャネルが酸化物半導体膜からなる記憶装置を示す。具体的には、第１のメモリセルと、第２のメモリセルと、を有し、第１のメモリセルは第１のトランジスタ及び第１のメモリ素子を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のメモリセルは第２のトランジスタ及び第２のメモリ素子を有し、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のチャネルは酸化物半導体膜からなり、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、紫外線照射前における第２のトランジスタのしきい値電圧（Ｖ２１）は、第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、紫外線照射時における第２のトランジスタのしきい値電圧（Ｖ２２）は、電圧Ｖ２１よりも低く、紫外線照射後における第２のトランジスタのしきい値電圧（Ｖ２３）は、電圧Ｖ２１よりも低く、かつ電圧Ｖ２２及び電圧Ｖ１よりも高く、第２のメモリ素子に記憶されたデータの読み出しは、紫外線を照射しながら第２のトランジスタの第２のゲート電極に電圧（ＶＧ）を印加して前記第２のトランジスタをオンにすることによって行う記憶装置を示す。ただしＶ１≦ＶＧ（ＶＧはＶ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）である。
【００１８】
記憶装置１は第１のメモリセル２及び第２のメモリセル３を有する（図１）。
【００１９】
第１のメモリセル２は第１のトランジスタ４及び第１のメモリ素子５を有する。第１のトランジスタ４は第１のチャネル１７、第１のゲート電極２２、電極２５（第１のソース電極及び第１のドレイン電極の一方）、電極２６（第１のソース電極及び第１のドレイン電極の他方）を有する。第１のゲート電極２２は第１のワード線６に電気的に接続され、電極２５は第１のビット線７に電気的に接続され、電極２６は第１のメモリ素子５に電気的に接続される。第１のチャネル１７はシリコンからなる半導体膜を用いる。その他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等からなる半導体膜を用いてもよい。第１のトランジスタ４のしきい値電圧はＶ１である。なお第１のゲート電極２２は第１のワード線６の一部であってもよい。電極２５は第１のビット線７の一部であってもよい。
【００２０】
第２のメモリセル３は第２のトランジスタ８及び第２のメモリ素子９を有する。第２のトランジスタ８は第２のチャネル３０１、第２のゲート電極３０、電極３３（第２のソース電極及び第２のドレイン電極の一方）及び電極３４（第２のソース電極及び第２のドレイン電極の他方）を有する。第２のゲート電極３０は第２のワード線１０に電気的に接続され、電極３３は第２のビット線１１に電気的に接続され、電極３４は第２のメモリ素子９に電気的に接続される。第２のチャネル３０１は酸化物半導体膜からなる。なお第２のゲート電極３０は第２のワード線１０の一部であってもよい。電極３３は第２のビット線１１の一部であってもよい。
【００２１】
第２のトランジスタ８のしきい値電圧は第２のチャネル３０１への紫外線照射により変化する（図２）。図２は第２のトランジスタ８のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）の関係を模式的に示している。曲線４１は紫外線照射前、曲線４２は紫外線照射時、曲線４３は紫外線照射後の第２のトランジスタ８のＶｇ−Ｉｄの関係を示す。第２のトランジスタ８のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ２１であるが、紫外線照射時にはＶ２２になり、紫外線照射後はＶ２３となる。すなわち、Ｖ２２＜Ｖ２３＜Ｖ２１となる。このようにチャネルが酸化物半導体からなる場合にはシリコンなどの酸化物半導体以外の材料とは異なる挙動を示す。この現象を用いて記憶装置１を動作させる。
【００２２】
実際にデータを読み出すときは第２のトランジスタ８の第２のゲート電極３０には電圧ＶＧを印加する。電圧ＶＧはＶ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）の関係を有する。これにより紫外線を照射していない時には第２のトランジスタ８はオフのままであるが、紫外線照射時には第２のトランジスタ８をオンさせることができる。なお紫外線照射時には第２のトランジスタ８のオフ電流が増加するが、これは光リーク電流に起因する。
【００２３】
照射する紫外線の波長は１０ｎｍ以上４００ｎｍ以下である。紫外線の波長が短いほど、Ｖ２２の値は小さくなる。光源としては市販のＵＶランプ、エキシマレーザ等を用いる。照射強度は波長及び光源に依存するが、例えば０．０１−１．００ｍＷ／ｃｍ２程度でよい。
【００２４】
次に記憶装置１の動作を説明する。第１のメモリ素子５には第三者がアクセス可能なデータが記憶され、第２のメモリ素子９には第三者にアクセスさせたくないデータが記憶される。第１のトランジスタ４のしきい値電圧はＶ１であり、Ｖ１＜Ｖ２３＜Ｖ２１である。なお第１のチャネル１７がシリコンからなる場合、必要であれば第１のチャネル１７にｎ型又はｐ型の不純物イオンをドープして第１のトランジスタ４のしきい値電圧Ｖ１をシフトさせる。
【００２５】
１．第１のメモリ素子５からデータを読み出す場合
まず第１のメモリ素子５に記憶されているデータ（電荷）を読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。ただしＶ１＜ＶＧ＜Ｖ２３＜Ｖ２１とする。
【００２６】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。電圧ＶＧは紫外線未照射状態における第２のトランジスタ８のしきい値電圧（Ｖ２１）よりも低いため、第２のトランジスタ８はオフのままである。したがって第２のメモリ素子９に記憶されているデータが読み出されることはない。
【００２７】
２．第１のメモリ素子５及び第２のメモリ素子９からデータを読み出す場合
次に第１のメモリ素子５に記憶されているデータ及び第２のメモリ素子９に記憶されているデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。
【００２８】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。このとき第２のトランジスタ８には紫外線を照射する。具体的には第２のチャネル３０１へ紫外線を照射する。第２のトランジスタ８のしきい値電圧はＶ２１からＶ２２へと変化する。電圧ＶＧは紫外線照射状態における第２のトランジスタ８のしきい値電圧（Ｖ２２）よりも高いため、第２のトランジスタ８はオンとなる。第２のトランジスタ８がオンすることにより、第２のメモリ素子９に記憶されているデータが第２のトランジスタ８を介して第２のビット線１１へ読み出される。
【００２９】
第２のメモリ素子９からデータを読み出した後は、第２のトランジスタ８への紫外線照射を止める。第２のトランジスタ８のしきい値電圧はＶ２２からＶ２３へと変化する。
【００３０】
３．第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５からデータを読み出す場合
第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５に記憶されているデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。
【００３１】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。電圧ＶＧは第２のトランジスタ８のしきい値電圧（Ｖ２３）よりも低いため、第２のトランジスタ８はオフのままである。したがって第２のメモリ素子９に記憶されているデータが読み出されることはない。
【００３２】
４．第２のトランジスタ８のしきい値電圧がＶ２３となった後、第１のメモリ素子５及び第２のメモリ素子９からデータを読み出す場合
次に第１のメモリ素子５に記憶されているデータ及び第２のメモリ素子９に記憶されているデータを読み出す際の動作を説明する。第１のワード線６に電圧ＶＧを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＧを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のメモリ素子５に記憶されているデータが第１のトランジスタ４を介して第１のビット線７へ読み出される。
【００３３】
一方、第２のワード線１０に電圧ＶＧを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＧを印加する。このとき第２のトランジスタ８には上記のように紫外線を照射する。第２のトランジスタ８のしきい値電圧はＶ２３からＶ２２へと変化する。電圧ＶＧは紫外線照射状態における第２のトランジスタ８のしきい値電圧（Ｖ２２）よりも高いため、第２のトランジスタ８はオンとなる。第２のトランジスタ８がオンすることにより、第２のメモリ素子９に記憶されているデータが第２のトランジスタ８を介して第２のビット線１１へ読み出される。第２のメモリ素子９からデータを読み出した後は、第２のトランジスタ８への紫外線照射を止める。
【００３４】
５．第１のメモリ素子５及び第２のメモリ素子９にデータを書き込む場合
次に第１のメモリ素子５及び第２のメモリ素子９にデータを書き込む際の動作を説明する。第１のワード線６に電圧ＶＷを印加することにより、第１のトランジスタ４の第１のゲート電極２２に電圧ＶＷを印加して第１のトランジスタ４をオンにする。第１のトランジスタ４がオンすることにより、第１のビット線７からデータが第１のトランジスタ４を介して第１のメモリ素子５へ書き込まれる。ただしＶ１＜Ｖ２３＜Ｖ２１＜ＶＷである。
【００３５】
一方、第２のワード線１０に電圧ＶＷを印加することにより、第２のトランジスタ８の第２のゲート電極３０に電圧ＶＷを印加して第２のトランジスタ８をオンにする。第２のトランジスタ８がオンすることにより、第２のビット線１１からデータが第２のトランジスタ８を介して第２のメモリ素子９へ書き込まれる。
【００３６】
次に記憶装置１が有する第１のトランジスタ４、第２のトランジスタ８、第１のメモリ素子５及び第２のメモリ素子９を説明する（図３）。図３は第１のトランジスタ４、第２のトランジスタ８、第１のメモリ素子５及び第２のメモリ素子９の断面図である。
【００３７】
（第１のトランジスタ４）
第１のトランジスタ４は第１のチャネル１７を有するシリコン膜２０、第１のゲート絶縁膜２１、第１のゲート電極２２、電極２５（第１のソース電極及び第１のドレイン電極の一方）、電極２６（第１のソース電極及び第１のドレイン電極の他方）を有する。領域１８は第１のソース領域及び第１のドレイン領域の一方であり、領域１９は第１のソース領域及び第１のドレイン領域の他方である。
【００３８】
第１のトランジスタ４は基板１５の上の下地膜となる絶縁膜１６上に設けられる。絶縁膜１６は基板１５に含まれる金属イオンなどの不純物が第１のトランジスタ４、第１のメモリ素子５、第２のトランジスタ８及び第２のメモリ素子９に侵入するのを防止する。絶縁膜１６の上にはシリコン膜２０が設けられる。シリコン膜２０の上には第１のゲート絶縁膜２１が設けられる。第１のゲート絶縁膜２１の上には第１のゲート電極２２が設けられる。電極２５は、シリコン膜２０の上に、領域１８に接するように設けられ、電極２６は、シリコン膜２０の上に、領域１９に接するように設けられる。なおここでは第１のトランジスタ４としてトップゲート型の薄膜トランジスタ（ＴＦＴ）を示したが、ボトムゲート型のＴＦＴでもよい。
【００３９】
第１のゲート電極２２は第１のワード線６に電気的に接続される（図示しない）。または第１のゲート電極２２は第１のワード線６の一部であってもよい。
【００４０】
電極２５は第１のビット線７に電気的に接続される（図示しない）。または電極２５は第１のビット線７の一部であってもよい。
【００４１】
紫外線を第２のトランジスタ８に照射する際に、第１のトランジスタ４に照射されないようにするために第１のトランジスタ４の上（例えば絶縁膜２９の上）に遮光膜を設けてもよい。
【００４２】
（第１のメモリ素子５）
第１のメモリ素子５は電極２７、第１のゲート絶縁膜２１及び電極２８を有する。
【００４３】
第１のメモリ素子５は基板１５の上の下地膜となる絶縁膜１６上に設けられる。電極２７は絶縁膜１６の上に設けられる。電極２７の上には第１のゲート絶縁膜２１が設けられる。第１のゲート絶縁膜２１の上には電極２８が設けられる。電極２６は電極２８に接するように設けられる。電極２７は接地されていてもよい。第１のメモリ素子５は上記構成に限定されることはなく、他の構成であってもよい。
【００４４】
その他、第１のゲート電極２２及び電極２８の上にはパッシベーション膜として絶縁膜２３が設けられる。絶縁膜２３の上にはパッシベーション膜及び平坦化膜として絶縁膜２４が設けられる。電極２５及び電極２６は絶縁膜２４の上にも設けられ、絶縁膜２４、絶縁膜２３及び第１のゲート絶縁膜２１に設けられたコンタクトホール内で領域１８、領域１９に接する。また電極２６は絶縁膜２４及び絶縁膜２３に設けられたコンタクトホール内で電極２８と接する。電極２５及び電極２６かつ絶縁膜２４の上にパッシベーション膜及び平坦化膜として絶縁膜２９が設けられる。
【００４５】
（第２のトランジスタ８）
第２のトランジスタ８は第２のゲート電極３０、第２のゲート絶縁膜３１、酸化物半導体膜３２、電極３３（第２のソース電極及び第２のドレイン電極の一方）及び電極３４（第２のソース電極及び第２のドレイン電極の他方）を有する。
【００４６】
第２のトランジスタ８は絶縁膜２９上に設けられる。第２のゲート電極３０は絶縁膜２９の上に設けられる。第２のゲート電極３０の上には酸化物半導体膜３２が設けられる。酸化物半導体膜３２の上に接して電極３３及び電極３４が設けられる。電極３３及び電極３４、酸化物半導体膜３２及び第２のゲート絶縁膜３１の上にはパッシベーション膜として絶縁膜３６が設けられる。なおここでは第２のトランジスタ８としてボトムゲート型の薄膜トランジスタを示したが、トップゲート型の薄膜トランジスタでもよい。
【００４７】
第２のゲート電極３０は第２のワード線１０に電気的に接続される。または第２のゲート電極３０は第２のワード線１０の一部であってもよい（図示しない）。
【００４８】
電極３３は第２のビット線１１に電気的に接続される。または電極３３は第２のビット線１１の一部であってもよい（図示しない）。
【００４９】
なお紫外線は図３に示すように第２のチャネル３０１が形成される酸化物半導体膜３２に照射する。
【００５０】
（第２のメモリ素子９）
第２のメモリ素子９は電極３５、第２のゲート絶縁膜３１及び電極３４を有する。
【００５１】
第２のメモリ素子９は絶縁膜２９上に設けられる。電極３５は絶縁膜２９の上に設けられる。電極３５の上には第２のゲート絶縁膜３１が設けられる。第２のゲート絶縁膜３１の上には電極３４が設けられる。電極３５は接地されていてもよい（図示しない）。
【００５２】
その他、絶縁膜３６の上にはパッシベーション膜及び平坦化膜として絶縁膜３８が設けられる。
【００５３】
次に各構成要素の材料等を説明する。
【００５４】
基板１５は、後の加熱処理に耐えうる程度の耐熱性を有する。基板１５としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。または基板１５は、セラミック基板、石英基板、サファイア基板、結晶化ガラス基板などの絶縁体でなる基板でもよい。後の加熱処理に耐えうる程度の耐熱性を有していれば、ポリエチレンテレフタレート、ポリイミド、アクリル樹脂、ポリカーボネート、ポリプロピレン、ポリエステル、ポリ塩化ビニル等のプラスチックフィルムなどを用いる。
【００５５】
絶縁膜１６は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いる。絶縁膜１６は１０−２００ｎｍの厚さを有すればよい。
【００５６】
シリコン膜２０は単結晶シリコン膜又は結晶性シリコン膜である。シリコン膜２０は２ｎｍ以上２００ｎｍ以下の厚さを有すればよい。シリコン膜２０はｎ型又はｐ型の不純物元素を含み、当該不純物元素を含む領域が領域１８、領域１９となる。領域１８、領域１９の間が第１のチャネル１７となる。シリコン膜２０は必要に応じてＬＤＤ領域を有していてもよい。シリコンの他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等を用いてもよい。
【００５７】
電極２７はシリコン膜２０と同じシリコン膜でよい。電極２７は２ｎｍ以上２００ｎｍ以下の厚さを有すればよい。ただし導電性を持たせるためｎ型又はｐ型の不純物が含まれている。また電極２７はシリコン膜でなく、金属等の導電膜であってもよい。
【００５８】
第１のゲート絶縁膜２１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、Ｙ２Ｏ３膜又はＨｆＯ２膜を単層でまたは積層して形成する。第１のゲート絶縁膜２１は１０−５００ｎｍの厚さを有すればよい。
【００５９】
第１のゲート電極２２はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。第１のゲート電極２２は１０−２００ｎｍの厚さを有すればよい。
【００６０】
電極２８は第１のゲート電極２２と同じ膜で設けられる。または第１のゲート電極２２とは異なる導電膜を用いてもよい。
【００６１】
電極２５、電極２６はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。電極２５、電極２６は１００−５００ｎｍの厚さを有すればよい。
【００６２】
絶縁膜２３は例えば酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、Ｙ２Ｏ３膜又はＨｆＯ２膜を単層でまたは積層して形成する。絶縁膜２３は１０−２００ｎｍの厚さを有すればよい。
【００６３】
絶縁膜２４、２９は酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などを用いる。絶縁膜２４、２９には水素、水酸基または水分が含まれないようにすることが好ましい。絶縁膜２４、２９は１０ｎｍ−１μｍの厚さを有すればよい。
【００６４】
第２のゲート電極３０及び電極３５はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。第２のゲート電極３０及び電極３５には水素、水酸基または水分が含まれないようにすることが好ましい。第２のゲート電極３０及び電極３５は１０−２００ｎｍの厚さを有すればよい。
【００６５】
第２のゲート絶縁膜３１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、ハフニウムシリケート（ＨｆＳｉＯｘ）膜、Ｎが添加されたＨｆＳｉｘＯｙ膜、ハフニウムアルミネート（ＨｆＡｌＯｘ）膜、酸化ハフニウム膜、酸化イットリウム膜を単層でまたは積層して形成する。ハフニウムシリケート（ＨｆＳｉＯｘ）膜、Ｎが添加されたＨｆＳｉｘＯｙ膜、ハフニウムアルミネート（ＨｆＡｌＯｘ）膜、酸化ハフニウム膜、酸化イットリウム膜などのｈｉｇｈ−ｋ材料を用いることでゲートリークを低減できる。第２のゲート絶縁膜３１には水素、水酸基または水分が含まれないようにすることが好ましい。第２のゲート絶縁膜３１は１０−５００ｎｍの厚さを有すればよい。
【００６６】
第２のゲート絶縁膜３１にハロゲン元素（例えば、フッ素または塩素）を５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度含ませてもよい。ハロゲン元素により酸化物半導体膜３２中、または第２のゲート絶縁膜３１と酸化物半導体膜３２との界面に存在しうる、水素、水分、水酸基又は水素化物などの不純物を排除することができる。例えば第２のゲート絶縁膜３１として、窒化シリコン膜と酸化シリコン膜の積層膜を用いる場合は、酸化物半導体膜３２に接する側を、上記濃度でハロゲン元素を含む酸化シリコン膜とするとよい。窒化シリコン膜が水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物が酸化シリコン膜に侵入することを防止する。
【００６７】
酸化物半導体膜３２は非晶質酸化物半導体膜又は結晶性酸化物半導体膜であり、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜である。酸化物半導体膜３２は２ｎｍ以上２００ｎｍ以下の厚さを有ればよい。酸化物半導体膜３２の種類及び組成によりしきい値電圧を調整することができる。
【００６８】
酸化物半導体膜３２には水素、水酸基または水分が含まれないようにすることが好ましい。具体的には水素が５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１６ａｔｏｍｓ／ｃｍ３未満である。また、３００Ｋでのキャリア濃度は５×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１４ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１２ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１２ａｔｏｍｓ／ｃｍ３以下である。即ち、酸化物半導体膜のキャリア濃度は、限りなくゼロに近い。また、エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。なお、酸化物半導体膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行えばよい。キャリア濃度測定はホール効果測定を行えばよい。
【００６９】
酸化物半導体において水素はドナーであり、酸化物半導体をｎ型化する一つの要因であることが知られている。したがって水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（ｉ型）とすることができる。不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去して、高純度化されたｉ型（真性半導体）またはそれに近づけることが好ましい。不純物を除去した酸化物半導体のフェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【００７０】
上記酸化物半導体膜３２を有する第２のトランジスタ８では、第２のゲート電極３０に負の電位（逆バイアス）が印加しても、オフ電流は小さい。キャリア濃度が低いため、オフ電流に寄与する少数キャリア濃度（ホール濃度）が小さいからである。
【００７１】
例えば第２のトランジスタ８のチャネル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３Ａ以下であり、サブスレッショルドスイング値（Ｓ値）が０．１Ｖ／ｄｅｃ．（第２のゲート絶縁膜３１の厚さ１００ｎｍ）が得られる。
【００７２】
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、第２のトランジスタ８の動作を良好なものとすることができる。特に、オフ電流を低減することができる。
【００７３】
また酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶである場合、電子親和力（χ）は４．３ｅＶと言われている。例えば電極３３及び電極３４にチタン（Ｔｉ）を用いると、Ｔｉの仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属（Ｔｉ）−酸化物半導体界面において、電子に対してショットキー型の障壁は形成されない。すなわち酸化物半導体膜３２にｎ型の不純物を添加しなくてもＴｉから酸化物半導体膜３２に電子が注入される。
【００７４】
電極３３及び電極３４はモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成する。電極３３及び電極３４には水素、水酸基または水分が含まれないようにすることが好ましい。電極３３及び電極３４は１０−５００ｎｍの厚さを有すればよい。
【００７５】
絶縁膜３６は酸化物絶縁膜であり、例えば酸化シリコン膜を用いる。絶縁膜３６には水素、水酸基または水分が含まれないようにすることが好ましい。絶縁膜３６は１０−２００ｎｍの厚さを有すればよい。なお酸化シリコン膜に代えて、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いることもできる。
【００７６】
絶縁膜３６にハロゲン元素（例えば、フッ素または塩素）を５×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３程度含ませてもよい。ハロゲン元素により酸化物半導体膜３２中、または絶縁膜３６と酸化物半導体膜３２との界面に存在しうる、水素、水分、水酸基又は水素化物などの不純物を排除することができる。
【００７７】
なお絶縁膜３６の直上であって、第２のゲート電極３０の上方にいわゆるバックゲートを設けることにより、しきい値電圧を調整することができる。
【００７８】
絶縁膜３８は例えば酸化シリコン膜や窒化シリコン膜を用いる。絶縁膜３８には水素、水酸基または水分が含まれないようにすることが好ましい。絶縁膜３８は１００ｎｍ−１μｍの厚さを有すればよい。
【００７９】
第１のワード線６、第２のワード線１０、第１のビット線７及び第２のビット線１１は、代表的には、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素でなる単体、上述の元素を成分とする合金、上述の元素を成分とする化合物（酸化物や窒化物）などの導電材料を用いることができる。また、インジウム錫酸化物（以下、ＩＴＯと示す。）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いてもよい。また、これらの材料を含む積層構造を適用することもできる。
【００８０】
次に図３に示した記憶装置１の作製方法を説明する。基板１５の上に絶縁膜１６をＣＶＤ法又はスパッタリング法により形成する。
【００８１】
絶縁膜１６の上にシリコン膜をＣＶＤ法又はスパッタリング法により成膜し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、シリコン膜２０を形成する。またシリコン膜２０と同時に電極２７となるシリコン膜を形成してもよい。
【００８２】
シリコン膜２０が単結晶シリコン膜の場合、非晶質シリコン膜を成膜し、その後連続発振レーザ光や発振周波数が１−１０ＭＨｚのレーザ光を照射して単結晶化する。または単結晶シリコン基板から単結晶シリコン膜を絶縁膜１６上に転写してもよい。
【００８３】
シリコン膜２０が結晶性シリコン膜の場合、非晶質シリコン膜を成膜し、その後エキシマレーザ光を照射して結晶化する。または非晶質シリコン膜の上にＮｉなどの金属膜を成膜した後、非晶質シリコン膜を熱結晶化してもよい。またはＣＶＤ法により結晶性シリコン膜を成膜してもよい。シリコン膜２０にはｎ型又はｐ型の不純物イオンをドープして第１のトランジスタ４のしきい値電圧Ｖ１をシフトさせてもよい。
【００８４】
電極２７にシリコン膜を用いない場合は、絶縁膜１６上に金属等の導電膜を成膜し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極２７を形成する。
【００８５】
次に、シリコン膜２０の上に第１のゲート絶縁膜２１をＣＶＤ法又はスパッタリング法により形成する。
【００８６】
第１のゲート絶縁膜２１の上に導電膜をスパッタリング法により形成し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、第１のゲート電極２２及び電極２８を形成する。なお電極２７をシリコン膜２０と同じ膜で形成する場合は、電極２８を形成する前にｎ型又はｐ型の不純物イオンを添加して導電性を付与する。
【００８７】
第１のゲート電極２２をマスクとし、ｎ型又はｐ型の不純物元素をドーピングして、シリコン膜２０に領域１８及び領域１９を形成する。ｎ型又はｐ型の不純物元素がドープされていない領域が第１のチャネル１７となる。
【００８８】
第１のゲート電極２２の上に絶縁膜２３をＣＶＤ法又はスパッタリング法により形成する。絶縁膜２３の上に絶縁膜２４をＣＶＤ法、スパッタリング法又は塗布法により形成する。
【００８９】
次に、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、絶縁膜２４、絶縁膜２３及びゲート絶縁膜２１に開口を形成する。開口は領域１８、領域１９及び電極２８に達する。
【００９０】
絶縁膜２４の上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極２５及び電極２６を形成する。
【００９１】
電極２５及び電極２６の上に絶縁膜２９をＣＶＤ法、スパッタリング法又は塗布法により形成する。なお絶縁膜２９中に水素が多量に含まれないようにするためにスパッタリング法で成膜することが好ましい。
【００９２】
絶縁膜２９として、例えば酸化珪素膜を形成する場合を説明する。水素、水、水酸基または水素化物（水素化合物ともいう。）などが除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、酸化珪素膜を成膜する。また成膜温度は室温でもよいし、基板１５を加熱していてもよい。
【００９３】
または石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により酸化珪素膜を成膜する。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いてもよい。なお、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【００９４】
なお成膜室内の残留水分を除去しつつ絶縁膜２９を成膜することが好ましい。絶縁膜２９に水素、水、水酸基または水素化物などが含まれないようにするためである。
【００９５】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水素化物などが排気されるため、当該成膜室で成膜し絶縁膜２９に含まれる不純物の濃度を低減できる。
【００９６】
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度数ｐｐｍ、又は濃度数ｐｐｂまで除去された高純度ガスを用いることが好ましい。
【００９７】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００９８】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００９９】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【０１００】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【０１０１】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング方法を適宜用いることができる。
【０１０２】
絶縁膜２９として窒化珪素膜と酸化珪素膜とを積層する場合、窒化珪素膜と酸化珪素膜を同じ成膜室において、共通のシリコンターゲットを用いて成膜する。先に窒素を含むスパッタガスを導入して、成膜室内に装着されたシリコンターゲットを用いて窒化珪素膜を形成し、次に酸素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて酸化珪素膜を成膜する。窒化珪素膜と酸化珪素膜とを大気に曝露せずに連続して形成することができるため、窒化珪素膜表面に水素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【０１０３】
絶縁膜２９上に導電膜を形成した後、フォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして第２のゲート電極３０、電極３５を形成する。導電膜に水素、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ましい。第２のゲート電極３０の端部はテーパ形状であると、後に積層する第２のゲート絶縁膜３１の被覆性が向上するため好ましい。
【０１０４】
第２のゲート電極３０、電極３５上に第２のゲート絶縁膜３１を形成する。第２のゲート絶縁膜３１に水素、水酸基または水分が含まれないようにするためスパッタリング法で成膜することが好ましい。そのために成膜の前処理として、スパッタリング装置の予備加熱室で基板１５を予備加熱し、基板１５に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０１０５】
例えば第２のゲート絶縁膜３１として酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１０６】
第２のゲート絶縁膜３１上に酸化物半導体膜をスパッタリング法により形成する。スパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第２のゲート絶縁膜３１の表面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１０７】
上記した酸化物半導体を有するターゲットに用いる。例えば、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ％］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いることができる。Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ％］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ％］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いてもよい。
【０１０８】
希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において酸化物半導体膜を成膜する。
【０１０９】
スパッタガスは水素、水、水酸基または水素化物などの不純物が、濃度数ｐｐｍ、又は濃度数ｐｐｂまで除去された高純度ガスを用いることが好ましい。
【０１１０】
減圧状態に保持された成膜室内に基板１５を保持し、成膜室内の残留水分を除去しつつ水素、水、水酸基または水素化物などの不純物が除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基板１５を、例えば４００℃未満の温度に加熱してもよい。
【０１１１】
成膜条件の一例としては、基板１５の温度を室温とし、基板とターゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは２ｎｍ以上２００ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１１２】
次に、フォトリソグラフィ工程により形成したレジストマスクを用いて酸化物半導体膜をエッチングして酸化物半導体膜３２を形成する。なお、ここでの酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１１３】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１１４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１１５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。
【０１１６】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１１７】
酸化物半導体膜３２に加熱処理を行ってもよい。加熱処理の温度は４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。加熱処理によって酸化物半導体膜３２の脱水化または脱水素化を行うことができる。例えば電気炉にて酸化物半導体膜３２に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れさせないことで、酸化物半導体膜３２への水素、水、水酸基または水素化物などの再浸入を防ぐことができる。
【０１１８】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１１９】
また加熱処理はＧＲＴＡを行ってもよい。ＧＲＴＡは６５０℃〜７００℃の高温に加熱した不活性ガス雰囲気にて数分間加熱する。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１２０】
加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１２１】
加熱処理の条件、または酸化物半導体膜３２の材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、加熱処理の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合もある。また、非晶質の酸化物半導体の中に微結晶部（粒径１ｎｍ以上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる場合もある。
【０１２２】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜３２及び第２のゲート絶縁膜３１の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１２３】
酸化物半導体膜３２及び第２のゲート絶縁膜３１上に導電膜をスパッタリング法にて形成する。導電膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜前に上記の前処理を行うことが好ましい。導電膜をフォトリソグラフィ工程により形成したレジストマスクを用いてエッチングを行い、電極３３、電極３４を形成する。
【０１２４】
次に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体膜３２の表面に付着した吸着水などを除去する。または酸素とアルゴンの混合ガスを用いてプラズマ処理を行う。
【０１２５】
プラズマ処理後、大気に触れることなく、酸化物半導体膜３２上に接するパッシベーション膜となる絶縁膜３６を形成する。酸化物半導体膜３２が電極３３、電極３４と接する領域以外の領域において、酸化物半導体膜３２と絶縁膜３６とが接する。
【０１２６】
絶縁膜３６として酸化シリコン膜を用いる場合、基板１５を室温または１００℃未満の温度に加熱した状態で、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン膜を成膜する。
【０１２７】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１２８】
この場合において、処理室内の残留水分を除去しつつ絶縁膜３６を成膜することが好ましい。酸化物半導体膜３２及び絶縁膜３６に水素、水酸基または水分が含まれないようにするためである。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
【０１２９】
さらに、絶縁膜３６と酸化物半導体膜３２とを接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。絶縁膜３６は欠陥を多く含むため、この加熱処理によって酸化物半導体膜３２中に含まれる水素、水分、水酸基または水素化物などの不純物を絶縁膜３６に拡散させ、酸化物半導体膜３２中に含まれる該不純物をより低減させることができる。
【０１３０】
上記のように酸化物半導体膜３２を形成するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜３２中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜３２の安定化を図ることができる。
【０１３１】
絶縁膜３６上に平坦化膜として絶縁膜３８を形成する。絶縁膜３８は、基板１５を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、例えば窒化シリコン膜を成膜する。この場合においても、絶縁膜３６と同様に、処理室内の残留水分を除去しつつ絶縁膜３８を成膜することが好ましい。
【０１３２】
第１のワード線６は第１のゲート電極２２を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第１のワード線６を形成してもよい。また第２のワード線１０は第２のゲート電極３０を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第２のワード線１０を形成してもよい。
【０１３３】
第１のビット線７は電極２５を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第１のビット線７を形成してもよい。また第２のビット線１１は電極３３を用いてもよいし、絶縁膜３８の上に、導電膜を用いて第２のビット線１１を形成してもよい。
【０１３４】
（実施形態２）
本実施形態は、第１のメモリセルと、第２のメモリセルとを有し、第１のメモリセル及び第２のメモリセルに設けられるトランジスタとは別に第３のトランジスタを有し、第３のトランジスタの第３のチャネルが酸化物半導体膜からなる記憶装置を示す。具体的には、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体膜からなり、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、紫外線照射前における前記第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第３のゲート電極に電圧（ＶＧ）を印加して第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置を示す。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【０１３５】
記憶装置５１は第１のメモリセル５２、第２のメモリセル５３及び第３のトランジスタ６２を有する（図４）。
【０１３６】
第１のメモリセル５２は第１のトランジスタ５４及び第１のメモリ素子５５を有する。第１のトランジスタ５４の第１のゲート電極３０４は第１のワード線５６に電気的に接続され、電極３０３（第１のソース電極及び第１のドレイン電極の一方）は第１のビット線５７に電気的に接続され、電極３０５（第１のソース電極及び第１のドレイン電極の他方）は第１のメモリ素子５５に電気的に接続される。なお第１のゲート電極３０４は第１のワード線５６の一部であってもよい。電極３０３は第１のビット線５７の一部であってもよい。
【０１３７】
第２のメモリセル５３は第２のトランジスタ５８及び第２のメモリ素子５９を有する。第２のトランジスタ５８の第２のゲート電極３０８は第２のワード線６０に電気的に接続され、電極３０７（第２のソース電極及び第２のドレイン電極の一方）は第２のビット線６１に電気的に接続され、電極３０９（第２のソース電極及び第２のドレイン電極の他方）は第２のメモリ素子５９に電気的に接続される。なお第２のゲート電極３０８は第２のワード線６０の一部であってもよい。電極３０７は第２のビット線６１の一部であってもよい。
【０１３８】
第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチャネル３０６はシリコンからなる半導体膜を用いる。その他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等からなる半導体膜を用いてもよい。第１のトランジスタ５４の第１のゲート電極３０４及び第２のトランジスタ５８の第２のゲート電極３０８には同じ電圧（ＶＷ）印加してオンさせるのが好ましい。ただし第１のトランジスタのしきい値電圧はＶ１であり、第２のトランジスタのしきい値電圧はＶ２であり、Ｖ１、Ｖ２＜ＶＷである。したがって第１のトランジスタ５４及び第２のトランジスタ５８は同じ構成を有することが好ましい。
【０１３９】
第３のトランジスタ６２の第３のチャネル３１０は酸化物半導体膜からなる。第３のトランジスタ６２の第３のゲート電極３１２には当該第３のトランジスタ６２をオン又はオフさせるための信号が入力される。電極３１３（第３のソース電極及び第３のドレイン電極の一方）は第２のワード線６０に電気的に接続される。ここで「電気的に接続」とは直接電気的に接続されることの他、間接的に電気的に接続されることも含む。したがって電極３１３は第２のワード線６０に直接電気的に接続されることの他、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることやデコーダ、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることも含む。
【０１４０】
一方、第３のトランジスタ６２の電極３１１（第３のソース電極及び第３のドレイン電極の他方）は入力端子６３に電気的に接続され、前記第２のトランジスタ５８をオン又はオフする選択信号が入力される。
【０１４１】
第３のトランジスタ６２のしきい値電圧は第３のチャネルへの紫外線照射により変化する（図５）。図５は第３のトランジスタ６２のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）の関係を模式的に示している。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線７３は紫外線照射後の第３のトランジスタ６２のＶｇ−Ｉｄの関係を示す。第３のトランジスタ６２のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いて記憶装置５１を動作させる。
【０１４２】
実際にデータを書き込み、読み出すときは第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧを印加する。電圧ＶＧはＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）の関係を有する。これにより紫外線を照射していない時には第３のトランジスタ６２はオフのままであるが、紫外線照射時には第３のトランジスタ６２をオンさせることができる。なお紫外線照射時には第３のトランジスタ６２のオフ電流が増加するが、これは光リーク電流に起因する。
【０１４３】
次に記憶装置５１の動作を説明する。第１のメモリ素子５５には第三者がアクセス可能なデータを書き込み、読み出す。第２のメモリ素子５９には第三者にアクセスさせたくないデータを書き込み、読み出す。
【０１４４】
１．第１のメモリ素子５５にデータを書き込み、読み出す場合
まず第１のメモリ素子５５にデータ（電荷）を書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１４５】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧが印加される。ただし第３のトランジスタには紫外線は照射されない。ＶＧは第３のトランジスタ６２のしきい値電圧（Ｖ３１）よりも低いため、第３のトランジスタ６２はオフのままである。したがって第２のトランジスタ５８はオフのままであり、第２のメモリ素子５９にデータを書き込むことはできず、データを読み出すことはできない。
【０１４６】
２．第２のメモリ素子５９にデータを書き込み、読み出す場合
第２のメモリ素子５９にデータ（電荷）を書き込み、読み出す際の動作を説明する。第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。具体的には第３のチャネル３１０に紫外線を照射する。第３のトランジスタ６２のしきい値電圧はＶ３１からＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１４７】
次にデータを読み出すときは、第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。第３のトランジスタ６２のしきい値電圧はＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１４８】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第３のトランジスタ６２への紫外線照射を止める。第３のトランジスタ６２のしきい値電圧はＶ３３となる。
【０１４９】
３．第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第１のメモリ素子５５にデータを書き込み、読み出す場合
第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第１のメモリ素子５５に記憶されているデータを書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１５０】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第３のトランジスタ６２の第３のゲート電極３１２には電圧ＶＧが印加される。ただし第３のトランジスタには紫外線は照射されない。ＶＧは第３のトランジスタ６２のしきい値電圧（Ｖ３３）よりも低いため、第３のトランジスタ６２はオフのままである。したがって第２のトランジスタ５８はオフのままであり、第２のメモリ素子９にデータを書き込むことはできず、データを読み出すことはできない。
【０１５１】
４．第３のトランジスタ６２のしきい値電圧がＶ３３となった後、第２のメモリ素子５９にデータを書き込み、読み出す場合
第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。第３のトランジスタ６２のしきい値電圧はＶ３３からＶ３２へと変化する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１５２】
次にデータを読み出すときは、第３のトランジスタ６２の第３のゲート電極３１２に電圧ＶＧを印加する。このとき第３のトランジスタ６２には紫外線を照射する。電圧ＶＧは紫外線照射状態における第３のトランジスタ６２のしきい値電圧（Ｖ３２）よりも高いため、第３のトランジスタ６２はオンとなる。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１５３】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第３のトランジスタ６２への紫外線照射を止める。
【０１５４】
次に第３のトランジスタ６２をデコーダとレベルシフタの間に設け、第３のトランジスタ６２をレベルシフタ及びバッファを介してワード線に接続する例を示す（図６）。
【０１５５】
第１のメモリセル５２が複数設けられ、第２のメモリセル５３が複数設けられている。ワード線１０１−１０６、バッファ１０７−１１２、レベルシフタ１１４−１１９、デコーダ１２０−１２５が設けられる。
【０１５６】
第１のメモリセル５２は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、ワード線１０１はバッファ１０７の出力部に電気的に接続され、バッファ１０７の入力部はレベルシフタ１１４の出力部に電気的に接続される。レベルシフタ１１４の入力部はデコーダ１２０の出力部に電気的に接続される。デコーダ１２０の入力部にはアドレス線Ａ１及びアドレス線Ａ２から選択信号が入力される。
【０１５７】
第２のメモリセル５３はワード線１０５又はワード線１０６に電気的に接続される。例えばデコーダ１２４、レベルシフタ１１８及びワード線１０５に関して説明すると、ワード線１０５はバッファ１１１の出力部に電気的に接続され、バッファ１１１の入力部はレベルシフタ１１８の出力部に電気的に接続される。レベルシフタ１１８の入力部は第３のトランジスタ６２の電極３１３（第３のソース電極及び第３のドレイン電極の一方）に電気的に接続され、電極３１１（第３のソース電極及び第３のドレイン電極の他方）はデコーダ１２４の出力部に電気的に接続される。デコーダ１２４の入力部にはアドレス線ＡＸ及びアドレス線Ａ２から選択信号が入力される。
【０１５８】
アドレス線ＡＸ及びアドレス線Ａ２からの選択信号によりデコーダ１２４は第２のメモリセル５３にデータを書き込み、データを読み出すための選択信号を出力する。選択信号は第３のトランジスタ６２の電極３１１に入力される。第３のトランジスタ６２の第３のゲート電極３１２には制御線ＣＴＲＬからＶＧが入力される。このとき第３のトランジスタ６２に紫外線が照射されていれば、第３のトランジスタ６２はオンになり、選択信号はレベルシフタ１１８、バッファ１１１を介してワード線１０５に印加され、第２のメモリセル５３がオンする。第２のメモリセル５３がオンすることにより、データを書き込むこと、及びデータを読み出すことができる。
【０１５９】
デコーダ１２５、第３のトランジスタ６２、レベルシフタ１１９及びバッファ１１２、ワード線１０６及び第２のメモリセル５３の動作も同様である。第２のメモリセル５３に関しては第３のトランジスタが設けられるため、第三者がアクセスできない。
【０１６０】
一方、第１のメモリセル５２の方は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、アドレス線Ａ１及びアドレス線Ａ２からの信号によりデコーダ１２０は第１のメモリセル５２にデータを書き込み、データを読み出すための選択信号を出力する。選択信号はレベルシフタ１１４及びバッファ１０７を介してワード線１０１に印加され、第１のメモリセル５２がオンする。第１のメモリセル５２がオンすることにより、データを書き込み、データを読み出すことができる。第１のメモリセル５２に関しては第３のトランジスタが設けられていないため、第三者がアクセス可能である。
【０１６１】
次に第３のトランジスタ６２の電極３１３（第３のソース電極及び第３のドレイン電極の一方）をデコーダへの入力部と接続させる例を示す（図７）。
【０１６２】
第１のメモリセル５２が複数設けられ、第２のメモリセル５３が複数設けられている。ワード線１０１−１０６、バッファ１０７−１１２、レベルシフタ１１４−１１９、デコーダ１２０−１２５が設けられる。
【０１６３】
第１のメモリセル５２は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、ワード線１０１はバッファ１０７の出力部に電気的に接続され、バッファ１０７の入力部はレベルシフタ１１４の出力部に電気的に接続される。レベルシフタ１１４の入力部はデコーダ１２０の出力部に電気的に接続される。デコーダ１２０の入力部にはアドレス線Ａ１及びアドレス線Ａ２から選択信号が入力される。
【０１６４】
第２のメモリセル５３はワード線１０５又はワード線１０６に電気的に接続される。例えばデコーダ１１１、レベルシフタ１１８及びワード線１０５に関して説明すると、ワード線１０５はバッファ１１１の出力部に電気的に接続され、バッファ１１１の入力部はレベルシフタ１１８の出力部に電気的に接続される。レベルシフタ１１８の入力部はデコーダ１２４の出力部に電気的に接続される。デコーダ１２４の入力部の一方は第３のトランジスタ６２の電極３１３に電気的に接続され、他方はアドレス線Ａ２に電気的に接続される。第３のトランジスタ６２の電極３１１はアドレス線ＡＸに電気的に接続される。
【０１６５】
アドレス線ＡＸ及びアドレス線Ａ２からの信号によりデコーダ１２４は第２のメモリセル５３にデータを書き込み、データを読み出すための選択信号を出力する。ここでアドレス線ＡＸからの信号は、まず第３のトランジスタ６２の電極３１１に入力される。第３のトランジスタ６２の第３のゲート電極３１２には制御線ＣＴＲＬからＶＧが入力される。このとき第３のトランジスタ６２に紫外線が照射されていれば、第３のトランジスタ６２はオンになり、アドレス線ＡＸからの信号はデコーダ１２４へ入力される。その後、選択信号はレベルシフタ１１８、バッファ１１１を介してワード線１０５に印加され、第２のメモリセル５３がオンする。第２のメモリセル５３がオンすることにより、データを書き込み、データを読み出すことができる。
【０１６６】
デコーダ１２５、第３のトランジスタ６２、レベルシフタ１１９及びバッファ１１２、ワード線１０６及び第２のメモリセル５３の動作も同様である。第２のメモリセルに関しては第３のトランジスタが設けられるため、第三者がアクセスできない。
【０１６７】
一方、第１のメモリセル５２の方は、例えばデコーダ１２０、レベルシフタ１１４、バッファ１０７及びワード線１０１に関して説明すると、アドレス線Ａ１及びアドレス線Ａ２からの信号によりバッファ１２０は第１のメモリセル５２にデータを書き込み、データを読み出すための選択信号を出力する。選択信号はレベルシフタ１１４及びバッファ１０７を介してワード線１０１に印加され、第１のメモリセル５２がオンする。第１のメモリセル５２がオンすることにより、データを書き込み、データを読み出すことができる。第１のメモリセル５２に関しては第３のトランジスタ６２が設けられていないため、第三者がアクセス可能である。
【０１６８】
第１のトランジスタ５４は実施形態１の第１のトランジスタ４と同様の構成及び材料を有する。また第２のトランジスタ５８も実施形態１の第１のトランジスタ４と同様の構成、材料を有する。
【０１６９】
第１のメモリ素子５５は実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。また第２のメモリ素子５９も実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。
【０１７０】
第３のトランジスタ６２は実施形態１の第２のトランジスタ８と同様の構成及び材料を有する。
【０１７１】
記憶装置５１は実施形態１に示した方法を適用して作製することができる。
【０１７２】
（実施形態３）
本実施形態は実施形態２の変形例である。第３のトランジスタに加えて第４のトランジスタを有する記憶装置を示す。第３のトランジスタの第３のチャネルは第１のトランジスタの第１のチャネル及び第２のトランジスタの第２のチャネルと同様にシリコン等の半導体膜からなるが、第４のトランジスタの第４のチャネルは酸化物半導体膜からなる。そして第４のトランジスタの第４のソース電極及び第４のドレイン電極の一方は、第３のトランジスタの第３のゲート電極と電気的に接続されている。
【０１７３】
具体的には、第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、
第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、第３のトランジスタと、第４のトランジスタと、を有し、第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第１のゲート電極は第１のワード線の一部である、又は第１のワード線に電気的に接続され、第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は第１のビット線に電気的に接続され、他方は第１のメモリ素子に電気的に接続され、第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のゲート電極は第２のワード線の一部である、又は第２のワード線に電気的に接続され、第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は第２のメモリ素子に電気的に接続され、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のソース電極及び第３のドレイン電極の一方は第２のワード線に電気的に接続され、他方には第２のトランジスタをオンする選択信号が入力され、第４のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、第４のチャネルは酸化物半導体膜からなり、第４のソース電極及び第４のドレイン電極の一方は第３のゲート電極に電気的に接続され、他方には第３のトランジスタをオンする選択信号が入力され、紫外線照射前における第４のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第４のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第４のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら第４のゲート電極に電圧（ＶＧ）を印加して第４のトランジスタをオンすることで第３のトランジスタをオンにし、選択信号を第２のゲート電極に印加して第２のトランジスタをオンすることによって行う記憶装置を示す。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【０１７４】
記憶装置５１は第１のメモリセル５２、第２のメモリセル５３、第３のトランジスタ６２及び第４のトランジスタ２００を有する（図１６）。
【０１７５】
第１のメモリセル５２及び第２のメモリセル５３は実施形態２の第１のメモリセル５２及び第２のメモリセル５３と同じである。
【０１７６】
第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチャネル３０６はシリコン等の半導体からなる。第１のトランジスタ５４の第１のゲート電極３０４及び第２のトランジスタ５８の第２のゲート電極３０８には同じ電圧（ＶＷ）印加してオンさせるのが好ましい。ただし第１のトランジスタのしきい値電圧はＶ１であり、第２のトランジスタのしきい値電圧はＶ２であり、Ｖ１、Ｖ２＜ＶＷである。したがって第１のトランジスタ５４及び第２のトランジスタ５８は同じ構成を有することが好ましい。
【０１７７】
第３のトランジスタ６２の第３のチャネル３１０は第１のトランジスタ５４の第１のチャネル３０２及び第２のトランジスタ５８の第２のチャネル３０６と同じであり、シリコンからなる。その他、ゲルマニウム、シリコン−ゲルマニウム、ヒ化ガリウム、炭化珪素等を用いてもよい。第４のトランジスタ２００の第４のチャネル３１４は酸化物半導体膜からなる。
【０１７８】
第１のトランジスタ５４の第１のゲート電極３０４、第２のトランジスタ５８の第２のゲート電極３０８及び第３のトランジスタ６２の第３のゲート電極３１２には同じ電圧（ＶＷ）印加してオンさせるのが好ましい。ただし第１のトランジスタ５４のしきい値電圧はＶ１であり、第２のトランジスタ５８のしきい値電圧はＶ２であり、第３のトランジスタ６２のしきい値電圧はＶ３であり、Ｖ１、Ｖ２、Ｖ３＜ＶＷである。したがって第１のトランジスタ５４、第２のトランジスタ５８及び第３のトランジスタ６２は同じ構成を有することが好ましい。
【０１７９】
第３のトランジスタ６２の第３のゲート電極３１２には当該第３のトランジスタ６２をオン又はオフさせるための信号が入力される。電極３１３（第３のソース電極及び第３のドレイン電極の一方）は第２のワード線６０に電気的に接続される。ここで「電気的に接続」とは直接電気的に接続されることの他、間接的に電気的に接続されることも含む。したがって電極３１３は第２のワード線６０に直接電気的に接続されることの他、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることやデコーダ、レベルシフタ及びバッファを介して第２のワード線６０に電気的に接続されることも含む。
【０１８０】
一方、第３のトランジスタ６２の電極３１１（第３のソース電極及び第３のドレイン電極の他方）は入力端子６３に電気的に接続され、前記第２のトランジスタ５８をオン又はオフする選択信号が入力される。
【０１８１】
第４のトランジスタ２００の第４のゲート電極３１６には当該第４のトランジスタ２００をオン又はオフさせるための信号が入力される。電極３１５（第４のソース電極及び第４のドレイン電極の一方）は第３のトランジスタ６２の第３のゲート電極３１２に電気的に接続される。電極３１７（第４のソース電極及び第４のドレイン電極の他方）には第３のトランジスタ６２をオン又はオフする選択信号が入力される。必要に応じて、容量２０１を設けてよい。容量２０１は第４のトランジスタ２００がオフになっても、第３のトランジスタをオンさせるための電荷を保持する。容量２０１の一方の電極３１８は電極３１５及び第３のトランジスタ６２の第３のゲート電極３１２に電気的に接続される。他方の電極３１９には基準電圧が印加される。
【０１８２】
第４のトランジスタ２００のしきい値電圧は第４のチャネル３１４への紫外線照射により変化する（図５）。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線７３は紫外線照射後の第４のトランジスタ２００のＶｇ−Ｉｄの関係を示す。第４のトランジスタ２００のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いて記憶装置５１を動作させる。
【０１８３】
実際にデータを書き込み、読み出すときは第４のトランジスタ２００の第４のゲート電極には電圧ＶＧを印加する。電圧ＶＧはＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）の関係を有する。これにより紫外線を照射していない時には第４のトランジスタ２００はオフのままであるが、紫外線照射時には第４のトランジスタ２００をオンさせることができる。紫外線照射前及び紫外線照射後の第４のトランジスタ２００がノーマリーオフ型のトランジスタである場合にはＶＧ＝０Ｖとすることもできる。
【０１８４】
紫外線を第４のチャネル３１４に照射することで第４のトランジスタ２００がオンになると、電極３１７から第３のゲート電極３１２に、第３のトランジスタ６２をオン又はオフする選択信号が入力される。
【０１８５】
次に記憶装置５１の動作を説明する。第１のメモリ素子５５には第三者がアクセス可能なデータを書き込み、読み出す。第２のメモリ素子５９には第三者にアクセスさせたくないデータを書き込み、読み出す。
【０１８６】
１．第１のメモリ素子５５にデータを書き込み、読み出す場合
まず第１のメモリ素子５５にデータ（電荷）を書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１８７】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第４のトランジスタ２００の第４のゲート電極３１６には電圧ＶＧが印加される。ただし第４のトランジスタ２００には紫外線は照射されない。ＶＧは第４のトランジスタ２００のしきい値電圧（Ｖ３１）よりも低いため、第４のトランジスタ２００はオフのままである。したがって第３のトランジスタ６２及び第２のトランジスタ５８はオフのままであり、第２のメモリ素子９にデータを書き込むことはできず、第２のメモリ素子９からデータを読み出すことはできない。
【０１８８】
２．第２のメモリ素子５９にデータを書き込み、読み出す場合
第２のメモリ素子５９にデータ（電荷）を書き込み、読み出す際の動作を説明する。第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のチャネル３１４に紫外線を照射する。第４のトランジスタ２００のしきい値電圧はＶ３１からＶ３２へ変化する。電圧ＶＧは紫外線照射状態における第４のトランジスタ２００のしきい値電圧（Ｖ３２）よりも高いため、第４のトランジスタ２００はオンとなる。第４のトランジスタ２００がオンすることにより、電極３１７から第３のゲート電極３１２に、第３のトランジスタ６２をオンする選択信号（電圧ＶＷ）が入力される。第３のトランジスタ６２がオンになると、入力端子６３に印加された電圧ＶＷが第２のワード線６０に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１８９】
次にデータを読み出すときは、第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射することにより、第４のトランジスタ２００をオンにする。第４のトランジスタ２００がオンすることにより、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１９０】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第４のトランジスタ２００への紫外線照射を止める。第４のトランジスタ２００のしきい値電圧はＶ３３となり、第４のトランジスタ２００はオフになる。第４のチャネル３１４は酸化物半導体からなるため、第４のトランジスタのオフ電流は低い。このため第３のトランジスタ６２の第３のゲート電極３１２の電位は保持され得る。また容量２０１が設けられている場合、容量２０１に保持された電荷により、第３のゲート電極３１２の電位は保持され得る。第３のゲート電極３１２の電位が保持されることにより、紫外線を照射していなくても第３のトランジスタ６２がオンになり得る。
【０１９１】
３．第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第１のメモリ素子５５にデータを書き込み、読み出す場合
第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第１のメモリ素子５５に記憶されているデータを書き込み、読み出す際の動作を説明する。第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のビット線５７からデータを第１のメモリ素子５５に書き込む。第１のメモリ素子５５は容量等で形成されているからデータを記憶する。次にデータを読み出すときは、第１のワード線５６に電圧ＶＷを印加することにより、第１のトランジスタ５４の第１のゲート電極３０４に電圧ＶＷを印加して第１のトランジスタ５４をオンにする。第１のトランジスタ５４がオンすることにより、第１のメモリ素子５５からデータが第１のビット線５７に読み出される。
【０１９２】
一方、入力端子６３にも第２のトランジスタ５８をオンさせるための電圧ＶＷが印加され、第４のトランジスタ２００の第４のゲート電極３１６には電圧ＶＧが印加される。ただし第４のトランジスタ２００には紫外線は照射されない。ＶＧは第４のトランジスタ２００のしきい値電圧（Ｖ３３）よりも低いため、第４のトランジスタ２００はオフのままである。したがって第２のトランジスタ５８及び第３のトランジスタ６２はオフのままであり、第２のメモリ素子９にデータを書き込むことはできず、第２のメモリ素子９からデータを読み出すことはできない。
【０１９３】
４．第４のトランジスタ２００のしきい値電圧がＶ３３となった後、第２のメモリ素子５９にデータを書き込み、読み出す場合
第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射する。電圧ＶＧは紫外線照射状態における第４のトランジスタ２００のしきい値電圧（Ｖ３２）よりも高いため、第４のトランジスタ２００はオンとなる。第４のトランジスタ２００がオンすることにより、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のビット線６１からデータを第２のメモリ素子５９に書き込む。第２のメモリ素子５９は容量等で形成されているからデータを記憶する。
【０１９４】
次にデータを読み出すときは、第４のトランジスタ２００の第４のゲート電極３１６に電圧ＶＧを印加する。このとき第４のトランジスタ２００には紫外線を照射することにより、第４のトランジスタ２００をオンにする。第４のトランジスタ２００がオンすることにより、第３のトランジスタ６２がオンする。第３のトランジスタ６２がオンすることにより、入力端子６３に印加された電圧ＶＷが第２のワード線に印加され、電圧ＶＷが第２のトランジスタ５８の第２のゲート電極３０８に印加されて第２のトランジスタ５８がオンになる。第２のトランジスタ５８がオンすることにより、第２のメモリ素子５９からデータが第２のビット線６１に読み出される。
【０１９５】
第２のメモリ素子５９へのデータの書き込みや読み出しをした後は、第４のトランジスタ２００への紫外線照射を止める。ただし第４のトランジスタ２００のオフ電流は低いため、このため第３のトランジスタ６２の第３のゲート電極３１２の電位は保持され得る。また容量２０１が設けられている場合、容量２０１に保持された電荷により、第３のゲート電極３１２の電位は保持され得る。
【０１９６】
第１のトランジスタ５４は実施形態１の第１のトランジスタ４と同様の構成及び材料を有する。また第２のトランジスタ５５、第３のトランジスタ６２も実施形態１の第１のトランジスタ４と同様の構成及び材料を有する。
【０１９７】
第１のメモリ素子５５は実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。また第２のメモリ素子５９も実施形態１の第１のメモリ素子５と同様の構成及び材料を有する。
【０１９８】
第４のトランジスタ２００は実施形態１の第２のトランジスタ８と同様の構成及び材料を有する。
【０１９９】
記憶装置５１は実施形態１に示した方法を適用して作製することができる。
【０２００】
（実施形態４）
本実施形態は、実施形態１の構成において、第三者が第２のメモリ素子９へデータを書き込むことができない構成を示す。具体的には、書き込み回路、アナログスイッチ及び第３のトランジスタを有し、第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、第３のチャネルは酸化物半導体でなり、書き込み回路の出力は前記アナログスイッチに入力され、アナログスイッチの出力は第２のトランジスタのソース及びドレインの一方に入力され、第３のソース電極及び第３のドレイン電極の一方には書き込みイネーブル信号が入力され、他方はアナログスイッチの第１の制御端子に接続され、書き込みイネーブル信号の反転信号がアナログスイッチの第２の制御端子に入力され、紫外線照射前における第３のトランジスタのしきい値電圧はＶ３１であり、紫外線照射時における第３のトランジスタのしきい値電圧はＶ３２であり、紫外線照射後における第３のトランジスタのしきい値電圧はＶ３３であり、第２のメモリ素子へのデータの書き込みは、紫外線を照射しながら第３のゲート電極に電圧（ＶＡ）を印加して第３のトランジスタをオンにし、書き込みイネーブル信号が第１の制御端子に入力されて、書き込み回路からの出力が第２のソース電極及び第２のドレイン電極の一方に入力されるとともに、第２のゲート電極に電圧（ＶＷ）が印加されて第２のトランジスタがオンすることにより行われる記憶装置を示す。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
【０２０１】
本実施形態に示す記憶装置１は図１の構成に加えて、書き込み回路８３、アナログスイッチ８２及び第３のトランジスタ８１を有する（図８）。第３のトランジスタ８１は第３のチャネル３２０、第３のゲート電極３２２、電極３２１（第３のソース電極及び第３のドレイン電極の一方）及び電極３２３（第３のソース電極及び第３のドレイン電極の他方）を有する。第３のトランジスタ８１の第３のチャネル３２０は酸化物半導体膜からなる。
【０２０２】
書き込み回路８３の出力はアナログスイッチ８２に入力される。書き込み回路８３は書き込み電圧を出力する回路であり、公知の回路を適用できる。アナログスイッチ８２の出力は第２のトランジスタ８の電極３３に入力される。第３のトランジスタ８１の電極３２１には書き込みイネーブル信号（ＥＮ）が入力され、他方の電極３２３はアナログスイッチ８２の第１の制御端子３２４に接続される。アナログスイッチ８２の第２の制御端子３２５には書き込みイネーブル信号の反転信号（ＥＮ’）が入力される。
【０２０３】
第３のトランジスタ８１のしきい値電圧は第３のチャネル３２０への紫外線照射により変化する（図９）。図９は第３のトランジスタ８１のゲート電圧（Ｖｇ）とドレイン電流（Ｉｄ）の関係を模式的に示している。曲線７１は紫外線照射前、曲線７２は紫外線照射時、曲線７３は紫外線照射後の第３のトランジスタ８１のＶｇ−Ｉｄの関係を示す。第３のトランジスタ８１のしきい値電圧は紫外線未照射（紫外線照射前）にはＶ３１であるが、紫外線照射時にはＶ３２になり、紫外線照射後はＶ３３となる。この現象を用いてデータの書き込みを行う。
【０２０４】
実際にデータを書き込むときは第３のトランジスタ８１の第３のゲート電極３２２に電圧ＶＡを印加する。電圧ＶＡはＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）の関係を有する。これにより紫外線を照射していない時には第３のトランジスタ８１はオフのままであるが、紫外線照射時には第３のトランジスタ８１をオンさせることができる。なお紫外線照射時には第３のトランジスタ８１のオフ電流が増加するが、これは光リーク電流に起因する。
【０２０５】
書き込み回路８３から第２のメモリ素子９に記憶させるデータが出力され、アナログスイッチ８２に入力される。書き込みイネーブル信号（ＥＮ）がアナログスイッチ８２の第１の制御端子３２４に入力され、書き込みイネーブル信号の反転信号（ＥＮ’）がアナログスイッチ８２の第２の制御端子３２５に入力される。ここで書き込みイネーブル信号は、まず第３のトランジスタ８１の電極３２１に入力される。第３のトランジスタ８１の第３のゲート電極３２２には制御線ＣＴＲＬから電圧ＶＡが入力される。このとき第３のトランジスタ８１に紫外線が照射されていれば、第３のトランジスタ８１はオンになり、書き込みイネーブル信号はアナログスイッチ８２の第１の制御端子３２４へ入力される。そしてアナログスイッチ８２がオンして書き込み回路８３からデータが第２のビット線１１を介して第２のトランジスタ８の電極３３に入力される。このとき第２のワード線１０から第２のトランジスタ８の第２のゲート電極３０に電圧ＶＷ（Ｖ２３＜Ｖ２１＜ＶＷ）が入力され、第２のトランジスタ８がオンになると、データが第２のメモリ素子９に記憶される。このように第３のトランジスタ８１を設けることにより、第三者は第２のメモリ素子９へデータを書き込むことができなくなる。
【０２０６】
なお図８では読み出し回路を示していないが、記憶装置１が読み出し回路を有していることは言うまでもない。またアナログスイッチ８２は２つの制御端子、すなわち第１の制御端子３２４及び第２の制御端子３２５を有している。一方の制御端子がオンになり、他方がオフになるという不安定な状態を防ぐために、図８のようにプルダウン抵抗９０を設けてもよい。
【０２０７】
第３のトランジスタ８１は第２のトランジスタ８と同様の構成及び材料を有する。
【０２０８】
記憶装置１は実施形態１に示した方法を適用して作製することができる。
【０２０９】
（実施形態５）
本実施形態は実施形態１−４のいずれかを適用したメモリモジュール１５０を示す（図１０）。メモリモジュール１５０は第１のメモリセル領域１５１、第２のメモリセル領域１５２、インターフェース１５３、ローデコーダー１５４、ローデコーダー１５５、コラムデコーダー１５６を有する。
【０２１０】
第１のメモリセル領域１５１には上記実施形態にて示した第１のメモリセル２（５２）が複数設けられる。第２のメモリセル領域１５２には上記実施形態にて示した第２のメモリセル３（５３）が複数設けられる（図１５）。
【０２１１】
ローデコーダー１５４は例えば上記実施形態に示したデコーダ１２０−１２３、レベルシフタ１１４−１１７、バッファ１０７−１１０を有し、ワード線１５７で第１のメモリセル領域１５１に接続される。またローデコーダー１５５は例えば上記実施形態に示したデコーダ１２４−１２５、レベルシフタ１１８−１１９、バッファ１１１−１１２を有し、ワード線１５８で第２のメモリセル領域１５２に接続される。
【０２１２】
コラムデコーダー１５６は例えば上記実施形態に示した書き込み回路８３や読み出し回路を有し、ビット線１５９で第１のメモリセル領域１５１及び第２のメモリセル領域１５２に接続される。
【０２１３】
ローデコーダー１５４、ローデコーダー１５５、コラムデコーダー１５６はそれぞれインターフェース１５３に接続される。
【０２１４】
上記実施形態にて示したように、第２のメモリセル領域１５２、ローデコーダー１５５及びカラムデコーダー１５６のいずれかにはチャネルが酸化物半導体膜からなるトランジスタが設けられる。本発明では当該トランジスタに紫外線を照射して当該トランジスタのしきい値電圧を変化させる。したがって当該領域は通常、紫外線を遮光する遮光物で覆われて遮光されていることが好ましい。当該領域へのアクセスが許可された者は遮光物を除去した後、当該トランジスタに紫外線を照射する。遮光物で当該領域を覆うことにより、第三者は当該領域にアクセスできない。
【０２１５】
（実施形態６）
本実施形態は上記実施の形態で示したメモリモジュールを有するＲＦＩＤタグ５００を示す（図１１）。
【０２１６】
ＲＦＩＤタグ５００は、アンテナ回路５０１及び信号処理回路５０２を有する。信号処理回路５０２は、整流回路５０３、電源回路５０４、復調回路５０５、発振回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アンプ５１１、変調回路５１２を有する。メモリ回路５０９は上記実施形態のメモリモジュールを有する。
【０２１７】
アンテナ回路５０１によって受信された通信信号は復調回路５０５に入力される。受信される通信信号、すなわちアンテナ回路５０１とリーダ／ライタ間で送受信される信号の周波数は極超短波帯においては１３．５６ＭＨｚ、９１５ＭＨｚ、２．４５ＧＨｚなどがあり、それぞれＩＳＯ規格などで規定される。もちろん、アンテナ回路５０１とリーダ／ライタ間で送受信される信号の周波数はこれに限定されず、例えばサブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚのいずれの周波数も用いることができる。また、アンテナ回路５０１とリーダ／ライタ間で送受信される信号は、搬送波を変調した信号である。搬送波の変調方式は、アナログ変調またはデジタル変調であり、振幅変調、位相変調、周波数変調及びスペクトラム拡散のいずれかでよい。好ましくは、振幅変調または周波数変調である。
【０２１８】
発振回路５０６から出力された発振信号は、クロック信号として論理回路５０７に供給される。また、変調された搬送波は復調回路５０５で復調される。復調後の信号も論理回路５０７に送られ解析される。論理回路５０７で解析された信号はメモリコントロール回路５０８に送られる。メモリコントロール回路５０８はメモリ回路５０９を制御し、メモリ回路５０９に記憶されたデータを取り出し、論理回路５１０に送る。論理回路５１０に送られた信号は論理回路５１０でエンコード処理されたのちアンプ５１１で増幅され、その信号によって変調回路５１２は搬送波に変調をかける。この変調された搬送波によりリーダ／ライタがＲＦＩＤタグ５００からの信号を認識する。
【０２１９】
整流回路５０３に入った搬送波は整流された後、電源回路５０４に入力される。このようにして得られた電源電圧を電源回路５０４より復調回路５０５、発振回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アンプ５１１、変調回路５１２などに供給する。
【０２２０】
信号処理回路５０２とアンテナ回路５０１におけるアンテナとの接続については特に限定されない。例えばアンテナと信号処理回路５０２をワイヤボンディング接続やバンプ接続を用いて接続する、あるいはチップ化した信号処理回路５０２の一面を電極にしてアンテナに貼り付ける。信号処理回路５０２とアンテナとの貼り付けにはＡＣＦ（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ ｆｉｌｍ；異方性導電性フィルム）を用いることができる。
【０２２１】
アンテナは、信号処理回路５０２と共に同じ基板上に積層して設けるか、外付けのアンテナを用いる。もちろん、信号処理回路の上部もしくは下部にアンテナが設けられる。
【０２２２】
整流回路５０３は、アンテナ回路５０１が受信する搬送波により誘導される交流信号を直流信号に変換する。
【０２２３】
ＲＦＩＤタグ５００はバッテリー５６１を有してもよい（図１２）。整流回路５０３から出力される電源電圧が、信号処理回路５０２を動作させるのに十分でないときには、バッテリー５６１からも信号処理回路５０２を構成する各回路、例えば復調回路５０５、発振回路５０６、論理回路５０７、メモリコントロール回路５０８、メモリ回路５０９、論理回路５１０、アンプ５１１、変調回路５１２などに電源電圧を供給する。
【０２２４】
整流回路５０３から出力される電源電圧のうちの余剰分をバッテリー５６１に充電すれば良い。ＲＦＩＤタグにアンテナ回路５０１及び整流回路５０３とは別にさらにアンテナ回路及び整流回路を設けることにより、無作為に生じている電磁波等からバッテリー５６１に蓄えるエネルギーを得ることができる。
【０２２５】
バッテリーは充電することで連続的に使用できる。バッテリーはシート状に形成された電池を用いる。例えばゲル状電解質を用いるリチウムポリマー電池や、リチウムイオン電池、リチウム２次電池等を用いると、バッテリーの小型化が可能である。例えばニッケル水素電池、ニッケルカドミウム電池などが挙げられる。または大容量のコンデンサーなどを用いる。
【０２２６】
（実施形態７）
本実施形態では、上記実施形態で示したＲＦＩＤタグ８００の使用例を示す（図１３）。
【０２２７】
ＲＦＩＤタグ８００の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ））、包装用容器類（包装紙やボトル等、図１３（Ｃ））、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ））、乗り物類（自転車等、図１３（Ｄ））、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図１３（Ｅ）、図１３（Ｆ））等に設けて使用することができる。
【０２２８】
ＲＦＩＤタグ８００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケージであれば当該有機樹脂に埋め込み、各物品に固定される。ＲＦＩＤタグ８００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等にＲＦＩＤタグ８００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の半導体装置を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、ＲＦＩＤタグ８００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【実施例１】
【０２２９】
薄膜トランジスタのＶｇ（Ｖ（ボルト））とＩｄ（Ａ（アンペア））の関係を測定した一例を図１４に示す。当該薄膜トランジスタのチャネルは酸化物半導体膜からなる。図１４（Ａ）は紫外線照射前のＶｇ−Ｉｄ曲線、図１４（Ｂ）は紫外線照射時のＶｇ−Ｉｄ曲線、図１４（Ｃ）は紫外線照射後のＶｇ−Ｉｄ曲線を示す。図中のＶｔｈはしきい値電圧、Ｓ−ｖａｌｕｅはＳ値、ＶＤＳはドレイン電圧を示す。紫外線の波長は２５４ｎｍ、紫外線強度は０．０６ｍＷ／ｃｍ２、照射時間は３分とした。チャネルにはＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜を用いた。薄膜トランジスタの構造は図３に示したようなボトムゲート型である。紫外線はチャネルの上方からチャネルに向けて照射した。
【０２３０】
薄膜トランジスタに紫外線を照射すると、しきい値電圧が−０．５４Ｖから−３．２３Ｖに変化し、さらに紫外線照射後は−２．１６Ｖに変化している。この現象を用いて薄膜トランジスタを駆動させる。
【符号の説明】
【０２３１】
１ 記憶装置
２ 第１のメモリセル
３ 第２のメモリセル
４ 第１のトランジスタ
５ 第１のメモリ素子
６ 第１のワード線
７ 第１のビット線
８ 第２のトランジスタ
９ 第２のメモリ素子
１０ 第２のワード線
１１ 第２のビット線
１５ 基板
１６ 絶縁膜
１７ 第１のチャネル
１８ 領域
１９ 領域
２０ シリコン膜
２１ 第１のゲート絶縁膜
２２ 第１のゲート電極
２３ 絶縁膜
２４ 絶縁膜
２５ 電極
２６ 電極
２７ 電極
２８ 電極
２９ 絶縁膜
３０ 第２のゲート電極
３１ 第２のゲート絶縁膜
３２ 酸化物半導体膜
３３ 電極
３４ 電極
３５ 電極
３６ 絶縁膜
３８ 絶縁膜
４１ 曲線
４２ 曲線
４３ 曲線
５１ 記憶装置
５２ 第１のメモリセル
５３ 第２のメモリセル
５４ 第１のトランジスタ
５５ 第１のメモリ素子
５６ 第１のワード線
５７ 第１のビット線
５８ 第２のトランジスタ
５９ 第２のメモリ素子
６２ 第３のトランジスタ
６０ 第２のワード線
６１ 第２のビット線
６２ 第３のトランジスタ
７１ 曲線
７２ 曲線
７３ 曲線
８１ 第３のトランジスタ
８２ アナログスイッチ
８３ 書き込み回路
９０ プルダウン抵抗
１０１ ワード線
１０２ ワード線
１０３ ワード線
１０４ ワード線
１０５ ワード線
１０６ ワード線
１０７ バッファ
１０８ バッファ
１０９ バッファ
１１０ バッファ
１１１ バッファ
１１２ バッファ
１１４ レベルシフタ
１１５ レベルシフタ
１１６ レベルシフタ
１１７ レベルシフタ
１１８ レベルシフタ
１１９ レベルシフタ
１２０ デコーダ
１２１ デコーダ
１２２ デコーダ
１２３ デコーダ
１２４ デコーダ
１２５ デコーダ
１５０ メモリモジュール
１５１ 第１のメモリセル領域
１５２ 第２のメモリセル領域
１５３ インターフェース
１５４ ローデコーダー
１５５ ローデコーダー
１５６ コラムデコーダー
１５７ ワード線
１５８ ワード線
１５９ ビット線
２００ 第４のトランジスタ
２０１ 容量
３０１ 第２のチャネル
３０２ 第１のチャネル
３０３ 電極
３０４ 第１のゲート電極
３０５ 電極
３０６ 第２のチャネル
３０７ 電極
３０８ 第２のゲート電極
３０９ 電極
３１０ 第３のチャネル
３１１ 電極
３１２ 第３のゲート電極
３１３ 電極
３１４ 第４のチャネル
３１５ 電極
３１６ 第４のゲート電極
３１７ 電極
３１８ 電極
３１９ 電極
５００ ＲＦＩＤタグ
５０１ アンテナ回路
５０２ 信号処理回路
５０３ 整流回路
５０４ 電源回路
５０５ 復調回路
５０６ 発振回路
５０７ 論理回路
５０８ メモリコントロール回路
５０９ メモリ回路
５１０ 論理回路
５１１ アンプ
５１２ 変調回路
５６１ バッテリー
８００ ＲＦＩＤタグ
【特許請求の範囲】
【請求項１】
第１のメモリセルと、
第２のメモリセルと、を有し、
前記第１のメモリセルは第１のトランジスタ及び第１のメモリ素子を有し、
前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
前記第１のゲート電極は第１のワード線の一部である、又は前記第１のワード線に電気的に接続され、
前記第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は前記第１のビット線に電気的に接続され、他方は前記第１のメモリ素子に電気的に接続され、
前記第２のメモリセルは第２のトランジスタ及び第２のメモリ素子を有し、
前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
前記第２のゲート電極は第２のワード線の一部である、又は前記第２のワード線に電気的に接続され、
前記第２のチャネルは酸化物半導体膜からなり、
前記第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は前記第２のメモリ素子に電気的に接続され、
紫外線照射前における前記第２のトランジスタのしきい値電圧（Ｖ２１）は、前記第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、
紫外線照射時における前記第２のトランジスタのしきい値電圧（Ｖ２２）は、前記電圧Ｖ２１よりも低く、
紫外線照射後における前記第２のトランジスタのしきい値電圧（Ｖ２３）は、前記電圧Ｖ２１よりも低く、かつ前記電圧Ｖ２２及び前記電圧Ｖ１よりも高く、
前記第２のメモリ素子に記憶されたデータの読み出しは、紫外線を照射しながら前記第２のトランジスタの第２のゲート電極に電圧（ＶＧ）を印加して前記第２のトランジスタをオンにすることによって行うことを特徴とする記憶装置。ただしＶ１≦ＶＧ（電圧ＶＧは電圧Ｖ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）である。
【請求項２】
請求項１において、
前記第１のメモリ素子に記憶されたデータの読み出しは、前記第１のゲート電極に前記電圧ＶＧを印加して前記第１のトランジスタをオンにすることによって行うことを特徴とする記憶装置。
【請求項３】
請求項１又は２において、書き込み回路、アナログスイッチ及び第３のトランジスタを有し、
前記第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
前記第３のチャネルは酸化物半導体膜からなり、
前記書き込み回路の出力は前記アナログスイッチに入力され、
前記アナログスイッチの出力は前記第２のトランジスタの第２のソース電極及び第２のドレイン電極の一方に入力され、
前記第３のソース電極及び第３のドレイン電極の一方には書き込みイネーブル信号が入力され、他方は前記アナログスイッチの第１の制御端子に接続され、
前記書き込みイネーブル信号の反転信号が前記アナログスイッチの第２の制御端子に入力され、
紫外線照射前における前記第３のトランジスタのしきい値電圧はＶ３１であり、
紫外線照射時における前記第３のトランジスタのしきい値電圧はＶ３２であり、
紫外線照射後における前記第３のトランジスタのしきい値電圧はＶ３３であり、
前記第２のメモリ素子へのデータの書き込みは、
紫外線を照射しながら前記第３のゲート電極に電圧（ＶＡ）を印加して前記第３のトランジスタをオンにし、
前記書き込みイネーブル信号が前記第１の制御端子に入力されて、前記書き込み回路からの出力が前記第２のソース電極及び第２のドレイン電極の一方に入力されるとともに、前記第２のゲート電極に電圧（ＶＷ）が印加されて前記第２のトランジスタがオンすることにより行われることを特徴とする記憶装置。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
【請求項４】
第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、
第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、
第３のトランジスタと、を有し、
前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
前記第１のゲート電極は第１のワード線の一部である、又は前記第１のワード線に電気的に接続され、
前記第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は前記第１のビット線に電気的に接続され、他方は前記第１のメモリ素子に電気的に接続され、
前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
前記第２のゲート電極は第２のワード線の一部である、又は前記第２のワード線に電気的に接続され、
前記第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は前記第２のビット線に電気的に接続され、他方は前記第２のメモリ素子に電気的に接続され、
前記第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
前記第３のチャネルは酸化物半導体膜からなり、
前記第３のソース電極及び第３のドレイン電極の一方は前記第２のワード線に電気的に接続され、他方には前記第２のトランジスタをオンする選択信号が入力され、
紫外線照射前における前記第３のトランジスタのしきい値電圧はＶ３１であり、
紫外線照射時における前記第３のトランジスタのしきい値電圧はＶ３２であり、
紫外線照射後における前記第３のトランジスタのしきい値電圧はＶ３３であり、
前記第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら前記第３のゲート電極に電圧（ＶＧ）を印加して前記第３のトランジスタをオンにし、前記選択信号を前記第２のゲート電極に印加して前記第２のトランジスタをオンすることによって行うことを特徴とする記憶装置。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【請求項５】
第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、
第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、
第３のトランジスタと、
第４のトランジスタと、を有し、
前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
前記第１のゲート電極は第１のワード線の一部である、又は前記第１のワード線に電気的に接続され、
前記第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は前記第１のビット線に電気的に接続され、他方は前記第１のメモリ素子に電気的に接続され、
前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
前記第２のゲート電極は第２のワード線の一部である、又は前記第２のワード線に電気的に接続され、
前記第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は前記第２のビット線に電気的に接続され、他方は前記第２のメモリ素子に電気的に接続され、
前記第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
前記第３のソース電極及び第３のドレイン電極の一方は前記第２のワード線に電気的に接続され、他方には前記第２のトランジスタをオンする選択信号が入力され、
前記第４のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、
前記第４のチャネルは酸化物半導体膜からなり、
前記第４のソース電極及び第４のドレイン電極の一方は前記第３のゲート電極に電気的に接続され、他方には前記第３のトランジスタをオンする選択信号が入力され、
紫外線照射前における前記第４のトランジスタのしきい値電圧はＶ３１であり、
紫外線照射時における前記第４のトランジスタのしきい値電圧はＶ３２であり、
紫外線照射後における前記第４のトランジスタのしきい値電圧はＶ３３であり、
前記第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら前記第４のゲート電極に電圧（ＶＧ）を印加して前記第４のトランジスタをオンすることで第３のトランジスタをオンにし、前記第２のトランジスタをオンする選択信号を前記第２のゲート電極に印加して前記第２のトランジスタをオンすることによって行うことを特徴とする記憶装置。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【請求項６】
請求項４又は５において、デコーダ、レベルシフタ及びバッファを有し、
前記第３のソース電極及び第３のドレイン電極の一方は前記レベルシフタ及び前記バッファを介して前記第２のワード線に電気的に接続され、
前記デコーダが前記他方に前記選択信号を入力することを特徴とする記憶装置。
【請求項７】
請求項４又は５において、デコーダ、レベルシフタ、バッファ及びアドレス線を有し、
第３のソース電極及び第３のドレイン電極の一方は前記デコーダ、前記レベルシフタ及び前記バッファを介して前記第２のワード線に電気的に接続され、
前記アドレス線から前記選択信号が前記他方に入力されることを特徴とする記憶装置。
【請求項１】
第１のメモリセルと、
第２のメモリセルと、を有し、
前記第１のメモリセルは第１のトランジスタ及び第１のメモリ素子を有し、
前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
前記第１のゲート電極は第１のワード線の一部である、又は前記第１のワード線に電気的に接続され、
前記第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は前記第１のビット線に電気的に接続され、他方は前記第１のメモリ素子に電気的に接続され、
前記第２のメモリセルは第２のトランジスタ及び第２のメモリ素子を有し、
前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
前記第２のゲート電極は第２のワード線の一部である、又は前記第２のワード線に電気的に接続され、
前記第２のチャネルは酸化物半導体膜からなり、
前記第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は第２のビット線に電気的に接続され、他方は前記第２のメモリ素子に電気的に接続され、
紫外線照射前における前記第２のトランジスタのしきい値電圧（Ｖ２１）は、前記第１のトランジスタのしきい値電圧（Ｖ１）よりも高く、
紫外線照射時における前記第２のトランジスタのしきい値電圧（Ｖ２２）は、前記電圧Ｖ２１よりも低く、
紫外線照射後における前記第２のトランジスタのしきい値電圧（Ｖ２３）は、前記電圧Ｖ２１よりも低く、かつ前記電圧Ｖ２２及び前記電圧Ｖ１よりも高く、
前記第２のメモリ素子に記憶されたデータの読み出しは、紫外線を照射しながら前記第２のトランジスタの第２のゲート電極に電圧（ＶＧ）を印加して前記第２のトランジスタをオンにすることによって行うことを特徴とする記憶装置。ただしＶ１≦ＶＧ（電圧ＶＧは電圧Ｖ１以上）、Ｖ２２≦ＶＧ＜Ｖ２３＜Ｖ２１（電圧ＶＧは電圧Ｖ２２以上）である。
【請求項２】
請求項１において、
前記第１のメモリ素子に記憶されたデータの読み出しは、前記第１のゲート電極に前記電圧ＶＧを印加して前記第１のトランジスタをオンにすることによって行うことを特徴とする記憶装置。
【請求項３】
請求項１又は２において、書き込み回路、アナログスイッチ及び第３のトランジスタを有し、
前記第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
前記第３のチャネルは酸化物半導体膜からなり、
前記書き込み回路の出力は前記アナログスイッチに入力され、
前記アナログスイッチの出力は前記第２のトランジスタの第２のソース電極及び第２のドレイン電極の一方に入力され、
前記第３のソース電極及び第３のドレイン電極の一方には書き込みイネーブル信号が入力され、他方は前記アナログスイッチの第１の制御端子に接続され、
前記書き込みイネーブル信号の反転信号が前記アナログスイッチの第２の制御端子に入力され、
紫外線照射前における前記第３のトランジスタのしきい値電圧はＶ３１であり、
紫外線照射時における前記第３のトランジスタのしきい値電圧はＶ３２であり、
紫外線照射後における前記第３のトランジスタのしきい値電圧はＶ３３であり、
前記第２のメモリ素子へのデータの書き込みは、
紫外線を照射しながら前記第３のゲート電極に電圧（ＶＡ）を印加して前記第３のトランジスタをオンにし、
前記書き込みイネーブル信号が前記第１の制御端子に入力されて、前記書き込み回路からの出力が前記第２のソース電極及び第２のドレイン電極の一方に入力されるとともに、前記第２のゲート電極に電圧（ＶＷ）が印加されて前記第２のトランジスタがオンすることにより行われることを特徴とする記憶装置。ただしＶ３２≦ＶＡ＜Ｖ３３＜Ｖ３１（電圧ＶＡは電圧Ｖ３２以上）であり、Ｖ２３＜Ｖ２１＜ＶＷである。
【請求項４】
第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、
第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、
第３のトランジスタと、を有し、
前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
前記第１のゲート電極は第１のワード線の一部である、又は前記第１のワード線に電気的に接続され、
前記第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は前記第１のビット線に電気的に接続され、他方は前記第１のメモリ素子に電気的に接続され、
前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
前記第２のゲート電極は第２のワード線の一部である、又は前記第２のワード線に電気的に接続され、
前記第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は前記第２のビット線に電気的に接続され、他方は前記第２のメモリ素子に電気的に接続され、
前記第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
前記第３のチャネルは酸化物半導体膜からなり、
前記第３のソース電極及び第３のドレイン電極の一方は前記第２のワード線に電気的に接続され、他方には前記第２のトランジスタをオンする選択信号が入力され、
紫外線照射前における前記第３のトランジスタのしきい値電圧はＶ３１であり、
紫外線照射時における前記第３のトランジスタのしきい値電圧はＶ３２であり、
紫外線照射後における前記第３のトランジスタのしきい値電圧はＶ３３であり、
前記第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら前記第３のゲート電極に電圧（ＶＧ）を印加して前記第３のトランジスタをオンにし、前記選択信号を前記第２のゲート電極に印加して前記第２のトランジスタをオンすることによって行うことを特徴とする記憶装置。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【請求項５】
第１のトランジスタ及び第１のメモリ素子を有する第１のメモリセルと、
第２のトランジスタ及び第２のメモリ素子を有する第２のメモリセルと、
第３のトランジスタと、
第４のトランジスタと、を有し、
前記第１のトランジスタは、第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、
前記第１のゲート電極は第１のワード線の一部である、又は前記第１のワード線に電気的に接続され、
前記第１のソース電極及び第１のドレイン電極の一方は第１のビット線の一部である、又は前記第１のビット線に電気的に接続され、他方は前記第１のメモリ素子に電気的に接続され、
前記第２のトランジスタは、第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、
前記第２のゲート電極は第２のワード線の一部である、又は前記第２のワード線に電気的に接続され、
前記第２のソース電極及び第２のドレイン電極の一方は第２のビット線の一部である、又は前記第２のビット線に電気的に接続され、他方は前記第２のメモリ素子に電気的に接続され、
前記第３のトランジスタは、第３のチャネル、第３のゲート電極、第３のソース電極及び第３のドレイン電極を有し、
前記第３のソース電極及び第３のドレイン電極の一方は前記第２のワード線に電気的に接続され、他方には前記第２のトランジスタをオンする選択信号が入力され、
前記第４のトランジスタは、第４のチャネル、第４のゲート電極、第４のソース電極及び第４のドレイン電極を有し、
前記第４のチャネルは酸化物半導体膜からなり、
前記第４のソース電極及び第４のドレイン電極の一方は前記第３のゲート電極に電気的に接続され、他方には前記第３のトランジスタをオンする選択信号が入力され、
紫外線照射前における前記第４のトランジスタのしきい値電圧はＶ３１であり、
紫外線照射時における前記第４のトランジスタのしきい値電圧はＶ３２であり、
紫外線照射後における前記第４のトランジスタのしきい値電圧はＶ３３であり、
前記第２のメモリ素子へのデータの書き込み及び読み出しは、紫外線を照射しながら前記第４のゲート電極に電圧（ＶＧ）を印加して前記第４のトランジスタをオンすることで第３のトランジスタをオンにし、前記第２のトランジスタをオンする選択信号を前記第２のゲート電極に印加して前記第２のトランジスタをオンすることによって行うことを特徴とする記憶装置。ただしＶ３２≦ＶＧ＜Ｖ３３＜Ｖ３１（電圧ＶＧは電圧Ｖ３２以上）である。
【請求項６】
請求項４又は５において、デコーダ、レベルシフタ及びバッファを有し、
前記第３のソース電極及び第３のドレイン電極の一方は前記レベルシフタ及び前記バッファを介して前記第２のワード線に電気的に接続され、
前記デコーダが前記他方に前記選択信号を入力することを特徴とする記憶装置。
【請求項７】
請求項４又は５において、デコーダ、レベルシフタ、バッファ及びアドレス線を有し、
第３のソース電極及び第３のドレイン電極の一方は前記デコーダ、前記レベルシフタ及び前記バッファを介して前記第２のワード線に電気的に接続され、
前記アドレス線から前記選択信号が前記他方に入力されることを特徴とする記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１２９８８９（Ｐ２０１１−１２９８８９Ａ）
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願番号】特願２０１０−２４９６６２（Ｐ２０１０−２４９６６２）
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年６月３０日（２０１１．６．３０）
【国際特許分類】
【出願日】平成２２年１１月８日（２０１０．１１．８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]