【課題】消去時間の短縮を行なうとともにデータアクセスを効率的に実行することのできる不揮発性メモリ機能を有する半導体装置を提供する。
【解決手段】コマンドレジスタ／制御回路（２４）の制御のもとに、メモリセル境界領域に配置される埋込消去ゲート配線（４）に対して消去電圧を印加し、フローティングゲート（ＦＧ）と埋込消去ゲートＥＧの間で電荷を移動させて消去動作を行なうとき、消去電圧印加中にメモリゲート線（ＭＧＬ）およびアシストゲート線（ＡＧＬ）に読出選択電圧を印加してデータの読出を実行する。 （もっと読む）

【課題】遠近端差に起因するデータ転送時間の差を解消する。
【解決手段】バス線ＢＬ０，ＢＬ１と、バス線ＢＬ０，ＢＬ１間に接続されたバッファ５０と、バス線ＢＬ０に接続されたバッファ４０，４１と、バス線ＢＬ１に接続されたバッファ４２，４３と、バッファ４０，４１及びバッファ５０を介してバス線ＢＬ１に接続されるバンクＢａｎｋ０〜３と、バッファ４２，４３を介してバス線ＢＬ１に接続されるバンクＢａｎｋ４〜７と、バス線ＢＬ１に接続されたデータ入出力部３０とを備える。バッファ４２，４３の転送遅延時間は、バッファ４０，４１，５０のいずれの転送遅延時間よりも長い。これにより、配線密度の大幅な増大や消費電力の増大などを生じることなく、遠近端差に起因するデータ転送時間の差を解消することが可能となる。 （もっと読む）

【課題】高集積化が容易な積層メモリ素子を提供する。
【解決手段】本願発明の積層メモリ素子は、基板と、基板上に互いに積層された、少なくとも１層のメモリ層をそれぞれ含む複数のメモリグループと、該複数のメモリグループのうち、複数の隣接した２つのメモリグループ間に介在する複数のＸデコーダ層と、前記複数の隣接した２つのメモリグループ間に、複数のＸデコーダ層と交互に介在される複数のＹデコーダ層と、を具備する積層メモリ素子である。 （もっと読む）

【課題】メモリセルアレイ内の各セルアレイ領域の使用方法を異なるように設定したとしても、各セルアレイ領域内のメモリセルの諸特性を使用方法の要求に応じて適したものとする。
【解決手段】各セルアレイ領域Ａｒ１、Ａｒ２内では、第１素子分離絶縁膜４１の上面４ａの高さと、第２素子分離絶縁膜４２の上面４ｂの高さとが互いに異なるようにして構成されている。このため、メモリセルトランジスタＭＴの諸特性を各領域毎に変更することができる。セルアレイ領域Ａｒ１は頻繁に書込／読出しを行うのに適したバッファメモリ領域として適しており、セルアレイ領域Ａｒ２は単一メモリセル当りのデータ記憶量を高くした多値記憶領域として適している。 （もっと読む）

【課題】メモリセルにＭＯＮＯＳ構造が用いられる場合においても、メモリセル領域にバーズビークが形成されるのを防止しつつ、選択トランジスタのゲート絶縁膜の電界を緩和する。
【解決手段】メモリセルアレイ１にマトリクス状に配置されたメモリセルＭＣのチャージトラップ膜として、シリコン窒化膜を用いた上で、メモリセルＭＣとともにＮＡＮＤセルＭＳに含まれる選択トランジスタＳＧ１、ＳＧ２のゲート絶縁膜として、シリコン酸窒化膜を用いる。 （もっと読む）

【課題】 書き込み動作時に相補の記憶ノードがショートされるメモリセルの動作マージンが低下することを防止する。
【解決手段】 メモリセルのラッチ回路の相補の記憶ノードを接続するショートトランジスタを有している。トランスファトランジスタおよびショートトランジスタは、記憶ノードの一方に接続された共通の拡散層を有している。ショートトランジスタおよびドライバトランジスタは、記憶ノードの他方に接続された共通の拡散層を有している。トランスファトランジスタ、ショートトランジスタおよびドライバトランジスタを共通の拡散層を介して連続的に配置することで、トランスファトランジスタの特性がばらつくことを防止できる。これにより、トランスファトランジスタの電流供給能力がメモリセル内のレイアウトに依存して変化することを防止できる。 （もっと読む）

【課題】消費電力の低減と安定した動作を実現できるようにした半導体記憶装置を提供する。
【解決手段】ＳＯＩ層に形成されたメモリーセル５０を備え、このメモリーセルは、部分空乏型の第１トランジスター１０と、第２トランジスター２０とを有する。第１トランジスター１０は、ＳＯＩ層上に絶縁膜を介して形成されたゲート電極１４と、ゲート電極１４の両側下のＳＯＩ層に形成されたＮ型のソース１５ａ又はドレイン１５ｂとを有する。また、第２トランジスター２０は、ＳＯＩ層上に絶縁膜を介して形成されたゲート電極２４と、ゲート電極２４の両側下のＳＯＩ層に形成されたＰ型のソース２５ａ又はドレイン２５ｂとを有する。さらに、第１トランジスター１０のボディ領域にソース２５ａが電気的に接続されている。 （もっと読む）

【課題】複数のＯＴＰを備え、アクセス速度を改善した擬似ＭＴＰの機能を有する不揮発性半導体メモリ装置を提供する。
【解決手段】不揮発性半導体メモリ装置１００ｓは、記憶領域１３２ｓと、セレクトデコーダ１３１ｓと、セレクトアドレス処理部１２ｓとを備え、記憶領域１３２ｓがｎビット幅（ｎ＞１）の記憶素子をｍ＋１個有し、セレクトデコーダ１３１ｓが記憶領域１３２ｓのうちいずれか１つの記憶素子に記憶されるセレクトアドレスに応じて、他のｍ個の記憶素子のいずれか１つを選択し、セレクトアドレス処理部１２ｓが、記憶領域１３２ｓにデータを書き込むとき、セレクトアドレスを更新して、更新したセレクトアドレスをセレクトデコーダ１３１ｓに出力する。 （もっと読む）

【課題】選択的にリセット動作を実行可能な半導体装置を提供すること。
【解決手段】半導体装置は、リセット動作を開始する際に外部から入力される信号を受けて活性化し、第１のトリガー信号ＲＳＴ＿ＴＲＩＧ１を出力するリセットシーケンス回路２５と、パワーオンリセット信号ＰＷＯＮ＿ＲＳＴｂ、及び前記リセットシーケンス回路２５から出力された前記第１のトリガー信号ＲＳＴ＿ＴＲＩＧ１に応答して、リセット対象となる回路毎に、リセット信号ＲＳＴを出力するリセット制御回路２７と、外部から入力可能とされ、且つ前記リセット対象となる回路の選択情報、を保持可能なラッチ回路２６とを具備し、前記リセット制御回路２７は、前記ラッチ回路２５に保持される前記選択情報に応じて、前記回路毎に前記第１のトリガー信号ＲＳＴ＿ＴＲＩＧ１を選択的に制御する。 （もっと読む）

酸化ストロンチウムルテニウムは、ルテニウム伝導体と酸化ストロンチウムチタン誘電体との間に有効な界面を提供する。酸化ストロンチウムルテニウムの形成は、酸化ストロンチウムを形成するための原子層堆積の使用と、その後の酸化ストロンチウムルテニウムを形成するための酸化ストロンチウムの焼鈍とを含む。酸化ストロンチウムの第１の原子層堆積は水を酸素源として使用して行われ、続いて、その後の酸化ストロンチウムの原子層堆積がオゾンを酸素源として使用して行われる。 （もっと読む）

【課題】集積度を高めることが容易な３次元積層された多層構造メモリ素子を提供する。
【解決手段】本積層メモリ素子は、基板と、基板上に相互積層され、複数の群に分割された複数のメモリ層と、各群内のメモリ層と電気的に接続され、各群内のメモリ層の間に配された複数のインターデコーダと、複数のインターデコーダと電気的に接続され、複数のインターデコーダの間に配された少なくとも一つのプレデコーダと、を備えることを特徴とする。 （もっと読む）

自分に印加された電圧差に応答して電気コンダクタンスのレベルを可逆的に変化させるメモリ素子に特に適する３次元アレイを開示する。半導体基板の上の別々の距離のところに位置する複数のプレーンにメモリ素子が形成される。全プレーンのメモリ素子が接続されるビット線の２次元アレイは、基板からその複数のプレーンを通って垂直に向けられる。片側ワード線アーキテクチャは、２行のメモリ素子の間で１つのワード線を共有する代わりにメモリ素子の各行のために唯１つのワード線を設け、これによりアレイ中のメモリ素子をワード線を横断させてつなぐことを回避する。メモリ素子の行は同様にローカルビット線の対応する行によりアクセスされるけれども、ローカルビット線の隣接する行間での結合の拡張はなく、従ってワード線を越えるリーク電流はない。
（もっと読む）

不揮発性記憶装置は、Ｙ線の組と、共通Ｘ線と、それぞれが共通Ｘ線に接続された複数のデータ記憶素子と、共通Ｘ線及び特定のＹ線に接続されたダミー記憶素子と、共通Ｘ線及びＹ線の組と通信する制御回路を有している。複数のデータ記憶素子は、第１状態又は第２状態になることができる。ダミー記憶素子は、導電状態にある。制御回路は、ダミー記憶素子を介して特定のＹ線から第１のデータ記憶素子に電流を流すことによって、複数のデータ記憶素子のうちの第１データ記憶素子を第１状態から第２状態に変化させるために、制御信号を共通Ｘ線及びＹ線の組に供給する。制御回路は、複数のデータ記憶素子のうちの第２状態に予め変化させられているデータ記憶素子とこれらに関連付けられた異なるＹ線から複数のデータ記憶素子のうちの付加的なデータ記憶素子へ電流を流すことによって、付加的なデータ記憶素子を第１状態から第２状態に順次に変化させるために、制御信号を共通Ｘ線及びＹ線の組に供給する。
（もっと読む）

【課題】消去動作を高速に実行可能にした不揮発性半導体記憶装置を提供する。
【解決手段】消去動作を行う場合において、選択ソース線ＳＬ０に消去電圧Ｖｅｒａ１を印加する一方その他のソース線ＳＬ１〜３には接地電圧ＶＳＳを印加し、続いてソース側選択ゲート線ＳＧＳ０に電圧Ｖｅｒａ１よりも小さい電圧Ｖｅｒａ２を所定時間遅れて印加する。一方、消去対象のメモリトランジスタＭＴｒに接続されるワード線ＷＬ１に接地電圧ＶＳＳを印加する一方、それ以外のワード線ＷＬ０、２、３をフローティング状態とする。 （もっと読む）

不揮発性記憶装置は、Ｙ線の組と、Ｘ線の組と、Ｘ線の組及びＹ線の組と通信する複数のメモリセルを有している。複数のメモリセルのうちの各メモリセルは、固定抵抗状態にある抵抗素子と、２個以上の可逆抵抗スイッチング素子と、複数のダイオードを有している。固定抵抗状態にある抵抗素子と２個以上の可逆抵抗スイッチング素子は、Ｙ線の組のうちの対応するＹ線及び対応するダイオードに接続されており、ダイオードは、Ｘ線の組のうちの共通Ｘ線に接続されている。１ビット又は複数ビットのデータは、複数のメモリセルのうちの特定のメモリセルに接続されているＹ線の間に電流を流すことによってこの特定のメモリセルにプログラミングされる。
（もっと読む）

【課題】メモリセル中の可変抵抗素子の電気的特性の安定性が高く、しかも消費電力が小さい不揮発性半導体記憶装置を提供する。
【解決手段】この不揮発性半導体記憶装置は、ビット線ＢＬとワード線ＷＬの間に配置され且つ可変抵抗素子ＶＲを含むメモリセルＭＣを配列してなるメモリセルアレイを備えている。可変抵抗素子ＶＲは、炭素（Ｃ）を含む薄膜を有し、その薄膜は、側面に窒化炭素（ＣＮｘ）の薄膜を有している。 （もっと読む）

【課題】セット動作時において誤セット動作が生じることを効果的に抑制しつつ消費電力を抑制し、信頼性の高い不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】整流素子層２１は、半導体層２４と、半導体層２４の一端側に設けられた電極層２３と、半導体層２４の他端側に設けられた電極層２６と、電極層２６と半導体層２４の間に設けられた電極層２５とを備える。半導体層２４は、ｐ＋型半導体層２４ｃと、ｎ＋型半導体層２４ａとを備える。電極層２５は、半導体層２４との間で格子整合のとれた材料にて構成されている。半導体層２４は、電極層２５を結晶核として結晶成長した構成を有する。 （もっと読む）

【課題】簡易な処理によりフォーミングを可能にする可変抵抗素子のフォーミング方法を提供する。
【解決手段】複数の第１の配線のうち選択された複数の第１の選択配線に第１の電圧を印加する。複数の第１の配線のうち第１の選択配線と隣接する非選択状態の複数の第１の非選択配線に第２の電圧を印加する。複数の第２の配線のうち選択された第２の選択配線に第１の選択配線との間が可変抵抗素子のフォーミングに必要な電圧となる第３の電圧を印加する。複数の第２の配線のうち非選択状態の複数の第２の非選択配線に第１の配線との間が可変抵抗素子のフォーミング及び抵抗値可変動作が起こらない電圧となる第４の電圧を印加する。複数の第１の非選択配線を第２の電圧に維持した状態で第２の選択配線への第３の電圧の印加に合わせて複数の第１の選択配線をフローティング状態にする。 （もっと読む）

【課題】メモリセルのリセット動作後の誤セット動作の発生を効果的に防止することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、ビット線ＢＬとワード線ＷＬとの交差部に配置されたメモリセルＭＣを備えたメモリセルアレイＭＡと、選択されたビット線ＢＬ及び選択されたワード線ＷＬを通じて選択されたメモリセルＭＣに可変抵抗素子ＶＲが低抵抗状態から高抵抗状態に遷移するのに必要な制御電圧を印加する制御回路とを備える。制御回路は、制御電圧を複数回印加する際に、１回目の制御電圧の電圧値をメモリセルアレイＭＡ内の各メモリセルＭＣの可変抵抗素子ＶＲが高抵抗状態から低抵抗状態に遷移するのに必要な電圧値の分布のうち最小の値Ｖｓｅｔ＿Ｃｈｉｐ（Ｍｉｎ）と略同一の値に設定し、２回目以降の制御電圧の電圧値を１回ごとに所定の値Ｖαだけ大きく設定して複数回の制御電圧の印加を実行する。 （もっと読む）

【課題】 複数のメモリセルの不揮発性可変抵抗素子を同時にフォーミング処理することができ、フォーミング時間を短縮できる不揮発性半導体記憶装置を提供する。
【解決手段】 メモリセルアレイ５０１ａと第２選択線（ビット線）デコーダ５０８の間にフォーミング検知回路５１０を配置した不揮発性半導体記憶装置であり、フォーミング検知回路５１０は、同一の第１選択線（ワード線）に接続する複数のフォーミング処理対象のメモリセルに対して同時に第２選択線を介してフォーミング処理用の電圧パルスを印加する際、第２選択線の電位の変動或いは当該第２選択線に流れる電流量を測定することにより各メモリセルのフォーミング処理の完了を検知し、当該フォーミング処理の完了を検知したメモリセルに接続する前記第２選択線への電圧印加を停止する制御を行う。 （もっと読む）