【課題】電流により発生する磁場を化合物半導体回路で集約して検出することができる小型で、高感度かつ高精度な電流センサを実現すること。
【解決手段】半導体回路（ＬＳＩ回路）と化合物半導体回路（ホール素子を有する化合物半導体素子）とが形成された基板に、さらに、化合物半導体素子の直上に、該直下の化合物半導回路に対して磁束密度を増加させるための所定の形状からなる電気配線（コ字型または馬蹄型の形状を呈した金属配線）を形成し、この電気配線に被検出電流を流すようにした。 （もっと読む）

【課題】所望のＳ／Ｎとなる電流センサを提供する。
【解決手段】被測定電線２１が挿通される磁気コア２と、磁気コア２に配置されたホール素子３と、磁気コア２に巻回された負帰還コイル４と、ホール素子３の電流入力端子３ａ，３ａに直流定電流Ｉ２を供給する電源部５と、ホール素子３の電圧出力端子３ｂ，３ｂ間に発生する出力電圧Ｖ１に基づいて負帰還コイル４に負帰還電流Ｉ３を供給する電流生成部６と、負帰還コイル４に接続されて負帰還電流Ｉ３を検出電圧Ｖ２に変換して出力する終端抵抗７とを備え、測定電流Ｉ１の非検出時における検出電圧Ｖ２に含まれる予め規定された周波数でのノイズのパワースペクトル密度を算出しつつ、電源部５に対する制御を実行して直流定電流Ｉ２の電流値を変更することにより、算出しているパワースペクトル密度を予め規定された基準密度ＤＥｒｅｆに一致させる補正処理を実行する処理部９を備えている。 （もっと読む）

【課題】モールド成型によりパッケージ化されてなる半導体装置において、パッケージからのストレスに起因する半導体デバイスの特性変化のさらなる抑制を図る。
【解決手段】Ｓｉ−ＬＳＩ２０２ａ、２０２ｂ全体をＳｉＯ₂膜２０５とＳｉＮ膜２０６とで覆い、２つのＳｉ−ＬＳＩ２０２ａ、２０２ｂ間のＳｉ基板２０１表面に、化合物半導体デバイスからなるホール素子２０８の感磁部を形成する。ホール素子２０８とＳｉ−ＬＳＩ２０２ａ、２０２ｂとを金属配線２１０で接続した後、ＳｉＮ膜２１１、ＳｉＯ₂膜２１２を形成して平坦化し、その上にＡｌ配線２１３を形成する。基板上面からみて、Ａｌ配線２１３の、ホール素子２０８と重なる領域にエッチング溶液注入穴２１４を形成しここからエッチング溶液を注入してＡｌ配線２１３の下部のＳｉＯ₂膜２１２を除去し中空部２１５を形成する。 （もっと読む）

【課題】感磁部と磁気感度および抵抗の調整を可能とするトリミング部とを備えた磁気センサを提供すること。
【解決手段】磁気センサは、基板２６に設けられた化合物半導体からなる十字形状パターンの感磁部２１を備え、入力端子２１ａ，２１ｂと出力端子２１ｃ，２１ｄの少なくとも一方の端子２１ａ，２１ｄに、化合物半導体を有するトリミング部２３ａ，２３ｂが接続電極２４を介して直列接続されている。ウェハプロービングを行いながら、接続電極２４を介して感磁部２１に直列接続された入力端子側のトリミング部２３ａを、レーザートリミングすることにより、定電圧駆動における磁気感度の調整を可能とし、同様に出力端子側のトリミング部２３ｂをトリミングすることにより出力抵抗の調整を可能にした。 （もっと読む）

【課題】チップサイズの増加がなく、高感度でオフセット電圧の除去が可能なホール素子を提供する。
【解決手段】ホール素子は十字形状のホール素子感受部を有し、４つの凸部先端中央部にホール電圧出力端子を配置し、各凸部側面にはホール電圧出力端子とは独立に制御電流入力端子を配置する。このときホール電圧出力端子幅を小さくし、制御電流入力端子幅を大きくする。 （もっと読む）

【課題】化合物半導体ウェハー素材を用いてホール素子などを作成するに当たり、無駄となる部分が多くコストの増加を招いていた。
【解決手段】 複合半導体素子が、基板（１１）と、基板上（１１）に備えられ有機材料を主材料とする平坦化層（１４）と、例えばホール素子を構成する化合物半導体素子を含み平坦化層（１４）上にボンディングされた半導体薄膜（１２）を有する。化合物半導体薄膜（１２）との電気的接続のための金属配線膜（２３）をさらに備え、化合物半導体薄膜（１２）と金属配線膜（２３）との間に、より高い不純物濃度の化合物半導体層（１７）を介在させても良い。 （もっと読む）

【課題】従来の位置検出装置では、第１のホール素子および第２のホール素子をそれぞれ別のチップ内に形成していた。従って、２チップを使用しているため、コストが高く、パッケージを小さくできないという問題があった。また、ダイボンドの位置ずれにより、前記第１のホール素子と前記第２のホール素子との間のギャップ精度が悪いという問題もあった。
【解決手段】本発明に係るホール素子では、前記第１のホール素子および前記第２のホール素子が１チップ内に形成される。また、適正なレイアウトによりチップサイズを縮小することができる。これにより、パッケージサイズを小さくすることができる。さらに、本発明に係るホール素子では、前記第１のホール素子および前記第２のホール素子がリソグラフィーにより同一チップに同時に形成されるので、前記第１のホール素子と前記第２のホール素子との間のギャップ精度を向上させることができる。 （もっと読む）

集積回路及びその集積回路を製造する方法は、ゲルマニウム・ホール・プレートを有するホール効果素子を提供する。このゲルマニウム・ホール・プレートは、シリコンと比較して増大した電子移動度を提供し、それ故、より高感度なホール効果素子を提供する。 （もっと読む）

【課題】ホール素子を用いて検出された地磁気に基づいて、方位を計測する。
【解決手段】補正値記憶部７には、ｘ軸ホール素子ＨＥｘおよびｙ軸ホール素子ＨＥｙの基準値Ｌｘ、Ｌｙが携帯端末１０の使用状態ごとに記憶され、補正計算部６は、携帯端末１０の使用状態に対応した基準値Ｌｘ、Ｌｙを用いることにより、ｘ軸ホール素子ＨＥｘおよびｙ軸ホール素子ＨＥｙの出力増幅値Ｄｘ、Ｄｙを補正し、地磁気の各軸成分に比例した値α、βだけを取り出す。 （もっと読む）

【課題】 調整可能なグラフェンを用いた磁界センサを提供する。
【解決手段】 グラフェンセンス層を採用する磁界センサであって、センス層内を移動する電荷キャリアに作用するローレンツ力が、グラフェン層内を移動する電荷キャリアの経路に変化をもたらす。磁界の存在を示すこの経路の変化を検出することができる。センサは、非磁性の電気的絶縁材料によってグラフェン層から分離される１つまたは複数のゲート電極を含む。ゲート電極へのゲート電圧の印加により、グラフェン層の電気抵抗が変化し、このゲート電圧の印加を用いて、センサの感度および速度を制御することができる。 （もっと読む）

【課題】感磁面に対して平行な磁場を検出するホール素子において、磁気増幅効果を損なうことなく、小型化および薄型化を実現すること。
【解決手段】ホール素子１００は、感磁面が化合物半導体で構成されたホール素子部１１０と、ホール素子部１１０の感磁面１１１と平行に配置された磁気収束板１２０とを備える。感磁面１１１の幅をＷ、磁気収束板１２０の幅をＡ、長さをＢ、厚みをＤとする。感磁面１１１と磁気収束板１２０との間のギャップをＣとする。磁気増幅率は長さＢに比例しており、アスペクト比Ｂ／Ａが３以上となる形状では磁気増幅率が１．５倍を超え、更にＢを３００μｍとしたＢ／Ａ＝５の場合には磁気増幅率が３倍に達する。また、Ａ／Ｗ＜３を満足するよう磁気収束板１２０の幅Ａを狭めてゆくと、磁束の集中する磁気収束板１２０の側面部が感磁面１１１に近づくため、磁気増幅率の増加が著しい。 （もっと読む）

【課題】磁電変換素子を極めて容易に短時間で作業性の優れた連続方法で製造することを可能とする。
【解決手段】基板が磁性体の磁電変換素子用ペレットを、リードフレームに接続する工程を備える磁電変換素子の製造方法は、複数の半導体素子を形成したウエハの裏面に樹脂層を設ける工程と、樹脂層を設けたウエハをダイシングして個別の磁電変換素子用ペレットにする工程と、磁電変換素子用ペレットを、樹脂層を介してリードフレームに固着する工程と、磁電変換素子用ペレット上の電極をリードフレームと結線する工程とを具え、該樹脂層が厚み１〜５０μｍであり、前記樹脂層の樹脂がガラス転移点６０〜１６０℃、接着活性温度１７０〜３５０℃、および熱伝導率０．２〜３．５Ｗ／ｍ／℃を有している。 （もっと読む）

本発明は、ホールセンサ素子に関する。当該基板は、主要表面を備えた基板と、前記主要表面から前記基板内まで延在している、導電性のアクティブ領域と、前記アクティブ領域と、第１の下方のコンタクト面で接触している、基板内の導電性の第１埋設層とを有している。別の観点では、本発明は、上記のホールセンサ素子を用いた磁界の測定方法を実現する。ここでは、電気的な測定電流は主要表面での第１の上方コンタクト電極と第１の下方コンタクト面との間で、アクティブ領域を通って導かれる。第１の下方コンタクト面と第１の上方コンタクト電極との間の接続線に対して傾斜して延在する区間に沿って、アクティブ領域でホール電圧が検出される。択一的に、測定電流が上記の区間に亘って、アクティブ領域を通って導かれ、ホール電圧が第１の上方コンタクト電極と第１の下方コンタクト面との間で検出される。
（もっと読む）

【課題】デザインルールを変更することなく電極パッドの配置を変更することによって、ペレット取数を増加させることを可能にすること。
【解決手段】基板１１上に設けられた導電層からなる十字型パターンである感磁部の周辺に電極パッド１４ａ，１４ｂ，１４ｃ，１４ｄが配置されている。基板上１１の素子形状は長方形であり、この長方形の平面内に配置された感磁部１２の十字型パターンの一方の一対の端子１２ａ，１２ｂは、引き回し電極１３ａ，１３ｂを介して電極パット１４ａ，１４ｂに接続されている。十字型パターンの他方の一対の端子１２ｃ，１２ｄは、引き回し電極を介することなく電極パット１４ｃ，１４ｄに接続されている。長方形の長辺に沿って、電極パット１４ａと、電極パット１４ｃと、電極パット１４ｄと、電極パット１４ｂが、この順に横一列に配置されている。 （もっと読む）

【課題】従来よりも高感度かつ小面積の半導体磁気センサーを低コストで提供すること。
【解決手段】半導体基板上に化合物半導体から構成されたエピタキシャル成長層を分割することにより形成された３つのメサ領域が形成されている。メサ１０Ｃはホール素子部１００として使用される。メサ１０Ａ及びメサ１０Ｂは、それぞれホール素子部１００からの出力を増幅するための電界効果トランジスタ部２００Ａ、２００Ｂとして使用される。メサ１０Ｃとメサ１０Ｂ、メサ１０Ｃとメサ１０Ａはそれぞれ隣接して設けられているが、これらのメサ同士はエッチングにより分断されることによって絶縁されている。電圧検出用電極２０Ａ及び２０Ｂは、それぞれ電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａ、４０Ｂに直接接続されている。 （もっと読む）

【課題】コストを大幅に増加させることなく精度を向上したＣＭＯＳセンサを提供する。
【解決手段】一実施形態におけるＣＭＯＳセンサシステムにおいて向上した精度を提供する方法及びシステムは、相補型金属酸化膜半導体基板１１２上の第１の端子１１４及び第２の端子１１６を有する複数のセンサ素子と、第１の端子１１４を電源に選択的に接続すると共に、該第１の端子１１４を読出し回路１０８に選択的に接続するように構成される第１の複数のスイッチと、第２の端子１１６を電源に選択的に接続すると共に、該第２の端子１１６を読出し回路１０８に選択的に接続するように構成される第２の複数のスイッチとを含む。 （もっと読む）

【課題】平面的・空間的に分布し且つ動的な磁場の測定を実現可能とする磁気センサを提供する。
【解決手段】薄膜ホール効果素子ＴＨＤ、駆動回路ＤＶ、読出回路ＲＤ、検出制御配線ＳＬ１からＳＬｍ、検出出力配線ＲＬ１からＲＬｎで構成された複数の要素回路ＰＸ１１からＰＸｍｎをマトリクス状に配置して磁場センサ１を構成する。 （もっと読む）

【課題】電子移動度の低下を最小限に抑えつつ、抵抗の温度依存性を低減させ、さらに薄膜製作の再現性や制御性に優れた、ｎ型ドーパントとしてＳｎを含むＩｎＳｂ薄膜を用いた半導体薄膜素子の製造方法を提供する。
【解決手段】基板上に直接的にまたは有機物接着層もしくはバッファ層を介して間接的に積層されたＩｎＳｂを含む化合物半導体薄膜層からなる動作層中もしくは該動作層に隣接したＩＩＩ−Ｖ族化合物半導体層をＭＢＥ法により形成する際に、ドーパントとしてＳｎを、基板温度３８０℃〜４００℃の範囲、ＳｎのＫセル温度５００℃以上かつ１０００℃以下の範囲でドーピングする。 （もっと読む）

【課題】オフセットを動的に除去できかつ応答性が高い電流センサを提供すること。
【解決手段】電流センサ１は、第１ホール素子１１から出力される信号Ｓｉｇ（ＨＥ１）のゲインに、第２ホール素子２１から出力される信号Ｓｉｇ（ＨＥ２）のゲインが一致するように、信号Ｓｉｇ（ＨＥ２）のゲインを調整する補正値演算回路３３および波形修正回路３４と、ゲインを調整した信号Ｓｉｇ（ＨＥ２）および極性が反転されてかつゲインを調整した信号ｄＳｉｇ（ＨＥ２）に基づいて、オフセット量を検出する第２センサ信号オフセット検出回路３５と、信号Ｓｉｇ（ＨＥ２）からオフセット量を除去する減算器３７と、オフセット量が除去された信号Ｓｉｇ（ＨＥ２）に基づいて、信号Ｓｉｇ（ＨＥ１）のオフセット量を検出する第１センサ信号オフセット検出回路３８と、信号Ｓｉｇ（ＨＥ１）からオフセット量を除去する減算器４０と、を備える。 （もっと読む）

【課題】オフセットを動的に除去でき、かつ、応答性が高い電流センサを提供すること。
【解決手段】電流センサ１は、出力導線２に流れる電流を検出して出力する第１電流センサ１０と、第１電流センサの出力信号を第１デジタルデータとして記憶する第１記憶部３２と、第１デジタルデータが所定値以下となる第１区間を検出する第１区間検出部３３と、出力導線２に流れる電流を検出して所定のオフセット量を除去して出力する、トリミング方式の第２電流センサ２０と、第２電流センサ２０の出力信号を第２デジタルデータとして記憶する第２記憶部４２と、第１区間に相当する第２区間の第２デジタルデータに基づいてオフセット量を演算するオフセット演算部４３と、このオフセット量を所定のオフセット量として設定するオフセット設定部４４と、を備える。 （もっと読む）