【課題】高電圧を印加しても壊れにくい電界効果トランジスタを提供すること。
【解決手段】この電界効果トランジスタは、略同一の第１、第２トランジスタ部１１,１２を備える。第１のトランジスタ部１１は、ヘテロ接合を含むIII族窒化物半導体層構造、III族窒化物半導体層構造上に間隔をおいて配置されたソース電極５およびドレイン電極７、フィールドプレート９１を有するゲート電極６、ドレイン電極７を被覆するように配置された絶縁体層８を有する。フィールドプレート９１は、ドレイン電極７を覆うようにひさし状に延在する。第２のトランジスタ部１２は、第１のトランジスタ部１１と略面対称に配置されている。第１のトランジスタ部１１のIII族窒化物半導体層構造、絶縁体層８およびドレイン電極７は、第２のトランジスタ部１２において対応する構造または層と一体化されている。 （もっと読む）

【課題】高電圧印加時にフィールドプレート構造端に集中する電界強度を緩和し、高耐圧で信頼性の高い窒化物半導体装置を提供する。
【解決手段】フィールドプレート構造を備えた窒化物半導体装置において、ゲート電極１８に、オフ制御の制御電圧を印加するとき、フィールドプレート構造の傾斜面部直下の窒化物半導体層中１３にはキャリアが存在しないようにする。 （もっと読む）

【課題】耐圧性に優れかつチャネル領域の不純物濃度やその厚さ等のばらつきの影響を受けにくいＪＦＥＴを提供する。
【解決手段】ＳｉＣ基板９の一方面上にはアルミニウム膜７が形成されている。そのアルミニウム膜７に接するように、そのアルミニウム膜７の両側に、ＳｉＣ膜からなるチャネル領域４ａ、４ｂが設けられている。チャネル領域４ａ、４ｂ上にはソース領域５ａ、５ｂを介してソース電極１１ａ、１１ｂが形成されている。チャネル領域４ａ、４ｂのアルミニウム膜７側と反対側にｐ型ＳｉＣ膜２ａ、２ｂを介してゲート電極１３が形成されている。ＳｉＣ基板９の他方面上には、ドレイン領域６が形成されている。 （もっと読む）

【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ると共に、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】ｐ⁺型ゲート領域２をＳｉＣ基板１の内部に埋め込んだ構造とする。これにより、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減を図ることが可能となる。また、ｐ⁺型ゲート領域２がｎ^-型チャネル層３に直接接触させられる構造であるため、ｐ⁺型ゲート領域２から広がる空乏層によって容易にｎ^-型チャネル層３をピンチオフさせることができ、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制できる。 （もっと読む）

【課題】 金属キャリアを有する半導体デバイス及び製造方法を提供する。
【解決手段】 金属キャリア基板を含む半導体デバイス。キャリア基板の上には、Ａｌ_ｘ１Ｇａ_ｙ１Ｉｎ_ｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１、ｘ１≧０、ｙ１≧０、ｚ１≧０）の第１の半導体層が形成される。第１の半導体層の上にはＡｌ_ｘ２Ｇａ_ｙ２Ｉｎ_ｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１、ｘ２＞ｘ１、ｙ２≧０、ｚ２≧０）の第２の半導体層が配され、第２の半導体層の上にはゲート領域が配置される。半導体デバイスはさらに、ソース領域およびドレイン領域を含み、これらの領域のうちの一方が金属キャリア基板と電気的に接続され、第１の半導体層を介して延在する導電性領域を含む。 （もっと読む）

【課題】低コストで製造することができ、かつ、高い絶縁破壊耐圧を有するＩＩＩ族窒化
物系半導体素子、およびＩＩＩ族窒化物系半導体素子の製造方法を提供する。
【解決手段】シリコン層、絶縁層、および表面にシリコンからなる複数の核領域と前記複
数の核領域の間を埋める絶縁領域を有する複合層がこの順に形成された基板と、前記基板
上に形成されたＩＩＩ族窒化物系半導体からなるバッファ層と、前記バッファ層上に形成
されたＩＩＩ族窒化物半導体からなる動作層と、前記動作層上に形成された第１の電極お
よび第２の電極とを備え、前記核領域のそれぞれの最大幅Ｌ_１が、前記第１の電極および
前記第２の電極の間の距離Ｌ_２よりも小さいことを特徴とする。 （もっと読む）

【課題】高電圧の印加時に、電荷キャリアを導電領域内に抑制して、高電圧耐久性を呈する、HEMTのようなIII族窒化物半導体デバイスを提供する。
【解決手段】高電圧耐久III族窒化物半導体デバイスは、(100)シリコン層１４、該(100)シリコン層１４上の絶縁体層１８、及び該絶縁体層１８上のP型導電性の(111)シリコン層１６を有する支持基板を備える、高電子移動度トランジスタ(HEMT)を備える。高電圧耐久HEMTは、P型導電性の(111)シリコン層１６上に形成したIII族窒化物半導体本体１２であって、HEMTのヘテロ接合を形成する、III族窒化物半導体本体も備える。 （もっと読む）

【課題】本発明は、化合物半導体素子の動作に関係なく、リーク電流を防止することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置１は、２ＤＥＧ３１０を有する第１の化合物半導体層３１と、第１の化合物半導体層３１上に配設され、キャリア供給層として機能する第２の化合物半導体層３２と、２ＤＥＧ３１０上に配設された第１の電極６１と、２ＤＥＧ３１０上において第１の電極６１から離間して配設された第２の電極４２と、を備えた化合物半導体素子１０と、化合物半導体素子１０の周囲を取り囲む領域の一部において２ＤＥＧ３１０上に配設され、この２ＤＥＧ３１０のキャリア濃度を低減させる外周電極６２を有する外周領域１１とを備える。 （もっと読む）

【課題】高耐圧および高電流のスイッチング動作が可能で、かつ製造が容易なＦＥＴを提供する。
【解決手段】半導体薄体の一の主表面に設けられた、第１導電型のソース領域（1）と、第１導電型のチャネル領域（10）と、チャネル領域を限定する第２導電型の限定領域（5）と、他の主表面に設けられた第１導電型のドレイン領域（3）と、厚さ方向に連続する第１導電型のドリフト領域（4）とを備え、ドリフト領域（4）およびチャネル領域（10）の不純物濃度は、ソース領域（1）、ドレイン領域（3）および限定領域（5）の不純物濃度よりも低く、チャネル領域（10）の不純物濃度はドリフト領域（4）の不純物濃度よりも低い。 （もっと読む）

【課題】電界緩和効果が大きいフィールドプレート構造を有する半導体装置を提供する。
【解決手段】半導体装置１０は、基板１１上に形成された窒化物半導体層と、窒化物半導体層と電気的接触をして形成されたソース電極１５と、窒化物半導体層と電気的接触をして形成されたドレイン電極１６と、ソース電極とドレイン電極との間の窒化物半導体層上に形成されたゲート電極１７と、ゲート電極とドレイン電極との間の窒化物半導体層の表面に形成されたキャップ層１８と、キャップ層を覆うパシベーション層１９と、キャップ層１８とパシベーション層１９から成る層の上にゲート電極の一部として形成されたフィールドプレート２０と、を備え、キャップ層は、窒化物半導体層の材料の組成の一部の組成を含む組成から成る材料から成り、２〜５０ｎｍの厚さを有し、キャップ層のゲート電極側の端部には、６０°以下のテーパ角が設けられ、斜面が形成されている。 （もっと読む）

【課題】ＧａＮ電子走行層、ＡｌＧａＮ電子供給層、およびＧａＮキャップ層が順次積層された半導体装置において、高周波数動作および高出力動作を実現することが可能な半導体装置を提供すること。
【解決手段】本発明は、基板１０上に順次積層されたＧａＮ電子走行層１２、ＡｌＧａＮ電子供給層１４、およびＧａＮキャップ層１６と、ＧａＮキャップ層１６上に形成されたゲート電極１８と、ゲート電極１８の両側であって、ＡｌＧａＮ電子供給層１４上に形成されたソース電極２０およびドレイン電極２２と、ゲート電極１８とソース電極２０との間のＧａＮキャップ層１６に形成された第１の凹部３０と、を具備し、第１の凹部３０が有する底面３２下におけるＧａＮキャップ層１６の厚さは、ゲート電極１８下におけるＧａＮキャップ層１６の厚さに比べて薄い半導体装置である。 （もっと読む）

【課題】小型かつ高性能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下から順にソース領域１８、ゲート領域１９、ソース領域よりも径が細いドレイン領域１７からなり、ソース領域１８の周囲には第１の絶縁膜２０、ゲート領域１９の周囲にはゲート電極２１、ドレイン領域１７の周囲には所定の空間を介して第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）

【課題】パワー半導体素子を駆動するためのドライバを低コストで得ることが可能な半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置１０１は、ハイサイド駆動部６２からの駆動信号を受ける第１のスイッチング機能部と、ローサイド駆動部６４からの駆動信号を受ける制御電極とを有する第２のスイッチング機能部とを備え、ハイサイド駆動部６２は、ノーマリーオン型の電界効果トランジスタを含み、スイッチング制御信号の基準電圧を出力ノードの電位へシフトした駆動信号を出力し、第１のスイッチング機能部はノーマリーオン型の第１の電界効果トランジスタＴｒ１を含み、第２のスイッチング機能部はノーマリーオン型の第２の電界効果トランジスタＴｒ２を含み、ハイサイド駆動部６２および第１の電界効果トランジスタＴｒ１は第１の半導体チップ７１に含まれている。 （もっと読む）

【課題】化合物半導体エピタキシャルウェハ外周部より得られたＨＥＭＴ素子であってもリーク電流の急激な増加がなく、良好な耐圧を持つＨＥＭＴ素子が得られる化合物半導体エピタキシャルウェハ及びその製造方法、並びにこのような化合物半導体エピタキシャルウェハを用いて得られるＨＥＭＴ素子を提供する。
【解決手段】基板１上に、バッファ層３と、下部電子供給層４と、電子走行層５と、上部電子供給層６と、を有する化合物半導体エピタキシャルウェハ１０において、前記バッファ層３はＡｌＧａＡｓからなり、前記下部電子供給層４及び前記上部電子供給層６はＡｌＧａＡｓからなり、前記下部電子供給層４及び前記上部電子供給層６のＡｌ組成が０.２
０以上０.２７以下であり、かつ前記バッファ層３のＡｌ組成が前記下部電子供給層４の
Ａｌ組成より小さい。 （もっと読む）

【課題】より高いブレークダウン電圧に適した半導体素子構造およびその製造方法を提供する。
【解決手段】半導体基板構造（１００）は、半導体基板（１）と、半導体基板（１）の上部にＧａＮタイプの層スタック（２０）とを備える。ＧａＮタイプ層スタック（２０）は、少なくとも１つのバッファ層（２１，２２）と、第１活性層（２）と、第２活性層（３）とを備え、第１活性層と第２活性層の界面において、能動素子領域が規定可能である。半導体基板（１）は、絶縁層（１２）の上に存在しており、所定のパターンに従って溝（１４）を規定するようにパターン化され、そのパターンは、こうした能動素子領域の下地となる少なくとも１つの溝（１４）を含み、前記溝（１４）は、絶縁層（１２）から、ＧａＮタイプ層スタック（２０）の少なくとも１つのバッファ層（２１，２２）の中まで延びて、前記少なくとも１つのバッファ層（２２）の範囲で過成長しており、第１および第２活性層（２，３）は、少なくとも能動素子領域の範囲で連続している。 （もっと読む）

【課題】電流コラプスを低減させてＲＦ特性を改善し、携帯電話基地局用アンプに必要とされる耐圧を得ることを可能とする。
【解決手段】 ＡｌＧａＮ層３を成長形成するに際して、ｉ−ＧａＮ層２上にノンドープでＡｌ組成率が１５％程度のＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）１１を膜厚３ｎｍ程度に成長し、更にＳｉを濃度２×１０¹⁸／ｃｍ³程度にドープしたＡｌ組成率が１５％程度のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）１２を膜厚１７ｎｍ程度に成長し、これら２層構造からなるＡｌＧａＮ層３を形成する。 （もっと読む）

【課題】窒化物半導体による分極接合を用いた半導体素子において、高い歩留まりで高性能な素子を作製する。
【解決手段】Ｉｎ_ａＧａ_１−ａＮチャネル層９、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎバリア層１０、およびＩｎ_ｂＧａ_１−ｂＮキャップ層１１により分極接合を形成する（０≦ａ、ｂ、ｃ＜０．０２）。また、上記バリア層の膜厚Ｔ及びＡｌ組成ｘは、４１＜Ｔ＜３１０（単位：ｎｍ）、０．０８≦ｘ＜０．１２、又は３０＜Ｔ＜１５０、０．１２≦ｘ＜０．１６、又は２４＜Ｔ＜９２、０．１６≦ｘ＜０．２０、又は１９＜Ｔ＜６２、０．２０≦ｘ＜０．２４、又は１６＜Ｔ＜４５、０．２４≦ｘ＜０．２８、又は１４＜Ｔ＜３４、０．２８≦ｘ＜０．３２、又は１２＜Ｔ＜２７、０．３２≦ｘ＜０．３６、又は１１＜Ｔ＜２２、０．３６≦ｘ＜０．４０のいずれかの範囲にある。 （もっと読む）

【課題】ゲートリセス構造を採用してノーマリーオフ動作を可能とするも、バラツキの小さい安定した閾値を有し、十分な高耐圧を実現する信頼性の高い化合物半導体装置を実現する。
【解決手段】電子走行層３と電子供給層４との間にｉ−ＡｌＮからなる中間層５を形成し、キャップ構造７上のゲート電極の形成予定部位に中間層５をエッチングストッパとして用いて開口１１ａを形成した後、中間層５の開口１１ａに位置整合する部位に熱リン酸を用いたウェットエッチングにより開口１１ｂを形成して、開口１１ａ，１１ｂからなる開口１１をゲート絶縁膜１２を介して下部が埋め込み、上部がキャップ構造７上方に突出するゲート電極１３を形成する。 （もっと読む）