【課題】優れた特性を有し、ＩＣ化に適した起動回路を提供する。
【解決手段】Ｎ型エピタキシャル層１２に形成され、ドレイン領域１２１を規定するＰ型素子分離領域１３が形成される。ドレイン領域１２１内にボディ領域１５が形成され、ボディ領域１５内にＮ型ソース領域１６が形成される。ドレイン領域１２１とソース領域１６間のチャネル領域上にゲート電極２０が配置され、ＬＤＭＯＳが形成される。ドレイン領域１２１と、ゲートとして機能するＰ型分離領域１３とドレイン領域１２１に印加される電圧により、Ｐ型素子分離領域１３が逆バイアスされて空乏層が延びるチャネル領域を介して、ＪＦＥＴのソース引出層２３が配置され、ＪＦＥＴが形成される。 （もっと読む）

例示のエッジ終端構造は、半導体素子の周囲に電場停止層を形成することによって、ウエハから切断され実装された後に半導体素子の降伏電圧を維持する。電場停止層は、ドリフト層またはチャネル層のようなエッジ終端構造が提供された層のものより高いドーパント濃度を有する。電場停止層は、素子の周囲に高濃度でドープされた材料を保護し維持するため、素子の製造工程、すなわちメサエッチング中に素子の周囲を選択的にマスキングすることによって形成される。
（もっと読む）

【課題】トランジスタの逆モード動作の特性改善が可能な超接合静電誘導型トランジスタを有する電力用半導体装置を提供する。
【解決手段】ｎ型ドリフト層１２と、ｎ型ドリフト層１２中に膜面に沿う方向に周期的に配置され、膜面に垂直な方向に伸長した複数の柱状のｐ型ゲート・ドリフト層１４と、ｎ型ドリフト層１２の一方の側の表面に設けられｎ型ドリフト層１２と電気的に接続されたドレイン電極２３と、ｎ型ドリフト層１２の他方の側の表面に設けられた低抵抗のｎ＋型ソース層１６と、ｎ＋型ソース層１６の表面に接するように設けられたソース電極２１と、ｐ型ゲート・ドリフト層１４に接続されたゲート電極２５とを有するノーマリオン型のＳＪ−ＳＩＴ１０と、ソース電極２１とゲート電極２５との間に接続され、ゲート電極２５の電圧がソース電極２１の電圧を超えないように維持する抵抗３３とを備えている。 （もっと読む）

【課題】 一対の主電極の間に設けられたゲート電極を有する半導体装置において、高い耐圧を確保しながらオン抵抗を低くする技術を提供する。
【解決手段】 半導体装置１００は、一対の主電極２，２２間に設けられたゲート電極１０を備えている。ゲート部１０は絶縁ゲート電極部１０ａとショットキー電極部１０ｂを有している。半導体装置１００は、主電極２に接続するコンタクト領域１８と、コンタクト領域１８に隣接するチャネル半導体領域８と、チャネル半導体領域８の裏面に接しているｐ型半導体領域２０と、チャネル半導体領域８とｐ型半導体領域２０の両者に隣接するドリフト半導体領域１２を備えている。絶縁ゲート電極部１０ａは、ゲート絶縁膜４を介してコンタクト領域１８の表面に対向している。ショットキー電極部１０ｂは、ドリフト半導体領域１２の表面に直接的に接触している。 （もっと読む）

デバイスにおける電流フローが整流接合（例えば、ｐ−ｎ接合又は金属半導体接合）の間で制限される、半導体デバイスが記載される。デバイスは、非パンチスルー挙動と高められた電流伝導能力を提供する。デバイスは、接合型電界効果トランジスタ（ＪＦＥＴｓ）、静電誘導トランジスタ（ＳＩＴｓ）接合型電界効果サイリスタ、又はＪＦＥＴ電流制限器などのような電力半導体デバイスである。デバイスは、炭化ケイ素（ＳｉＣ）等の広バンドギャップでできている。いくつかの実施形態において、デバイスは、常時オフ型ＳｉＣ垂直接合型電界効果トランジスタである。デバイス及びデバイスを備える回路を製造する方法もまた記載される。 （もっと読む）

【課題】電力変換回路に用いられる電界効果型トランジスタの等価回路モデルにおけるパラメータを比較的簡単な方法において高精度に抽出することにより、高精度な回路シミュレーションが行える環境を提供する。
【解決手段】電力変換回路に用いられる電界効果型トランジスタの等価回路モデルにおいて、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを、電界効果型トランジスタの誘導性負荷におけるスイッチング波形から抽出する。 （もっと読む）

半導体素子が記載されており、当該素子における電流の流れは変換接合（例えば、ｐ−ｎ接合又は金属−半導体接合）の間に閉じ込められる。当該素子は、非パンチスルー挙動と、促進された導電可能性とをもたらす。当該素子は、接合型電界効果トランジスタ（ＪＦＥＴ）、スタティック誘導トランジスタ（ＳＩＴ）、接合型電界効果サイリスタ、又はＪＦＥＴ電流リミッタであり得る。当該素子は、炭化ケイ素（ＳｉＣ）などの広いバンドギャップ半導体により製造され得る。いくつかの実施形態によれば、当該素子は、通常ＯＦＦのＳｉＣ垂直接合型電界効果トランジスタであり得る。当該素子の製法、及び当該素子を備えた回路も記載されている。 （もっと読む）

【課題】電荷輸送性が優れた高分子化合物、及びその製造方法を提供する。
【解決手段】下記式（１）で示される繰り返し単位を有する高分子化合物


〔式中、Ｒ¹は、置換基を有していてもよいアリール基又は置換基を有していてもよいヘテロアリール基を表す。ａは１〜３の整数を表す。Ｒ¹が複数存在する場合、それらは同一でも異なっていてもよい。〕；特定の化合物を縮合重合させる工程を有する前記高分子化合物の製造方法。 （もっと読む）

【課題】電荷輸送性に優れる両極性の有機半導体として利用可能な分岐型化合物の提供。
【解決手段】コア部と、該コア部に結合した少なくとも１つの側鎖部と、末端と、から構成される分岐型化合物であって、上記側鎖部の少なくとも１つは、下記一般式（１）で表される繰返し単位が１又は２以上繰り返しており（但し、コア部と結合する前記繰返し単位においては、Ｔがコア部に結合しており、２以上繰り返す前記繰返し単位においては、ＬがＴに結合している。）、Ｌは、共役形成単位が複数連結して構成され、上記共役形成単位として少なくとも一つのチエニレン単位を含み、Ｌの末端（Ｔと結合していない側のＬの末端）に存在する基は、少なくとも２つがアクセプター性の基である、分岐型化合物。


（式中、Ｌは置換基を有していてもよい２価の有機基を示し、Ｔは置換基を有していてもよい３価の有機基を示す。） （もっと読む）

【課題】解決しようとする課題は、差動増幅器の入力段の対構成の差動トランジスタに最適な特性の揃ったディュアル静電誘導トランジスタを提供して、トランジスタ製造上の選別を容易にし、対形成不良を少なくし、回路製作上の調整作業を容易にすることである。
【解決手段】本発明では、半導体の１ウェーハ内の隣同士に隣接して、対構成の同一導電型、同一サイズの静電誘導トランジスタを構成して、差動増幅器の入力段用には、１チップとして組立し提供したものである。 （もっと読む）

【課題】高い移動度を有し光起電力を利用する有機電子デバイス、該デバイスを容易なプロセスで作製する方法を提供する。
【解決手段】従来とは異なる特定の環状構造のビシクロ化合物を溶媒に溶解した溶液を基板上に塗布することにより膜を製膜し、次いで加熱等の外部作用を加えることで、該ビシクロ化合物からエチレン誘導体を脱離させることにより基板上で変換された化合物を有機半導体として用いてなる光起電力を利用する有機電子デバイス、及びその作製方法。 （もっと読む）

【課題】高いゲート・ソース間耐圧を有する静電誘導トランジスタを提供する。
【解決手段】第１導電型の半導体基板の第１主面に、第１導電型の不純物領域であるソース領域と、前記ソース領域を取り囲むように第２導電型の不純物領域であるドレイン領域と、前記ソース領域と前記ドレイン領域との間にはメサ溝部を有し、前記半導体基板の第２主面の周縁部および前記メサ溝方向に交差する方向に、前記半導体基板の第１導電型の不純物と交互に配列するようにストライプ状の第２導電型不純物領域部であるゲート領域と、前記第１主面から前記ゲート領域まで達する深さの前記メサ溝部と、前記第１主面の前記ソース領域にはソース金属電極、前記ドレイン領域にはドレイン金属電極を有し、前記第２主面の前記ゲート領域の第２導電型不純物領域にゲート金属電極を有することを特徴とする静電誘導トランジスタ。 （もっと読む）

【課題】電力用変換器の過電流においてオン抵抗損失の著しい増大を抑制して、電力用変換器の小型・軽量化および低価格化をはかる。
【解決手段】定格電流容量の５倍ないし２０倍のサージ電流が流れる電力用変換器に炭化ケイ素を素材とした静電誘導トランジスタを適用するにあたり、該静電誘導トランジスタのオン時のゲート電圧を定格電流以下の正常動作時にはゲート接合のビルトイン電圧以下として高速、低損失、高効率の電力変換を行い、定格を超える過電流が流れた場合にかぎりゲート電圧をビルトイン電圧以上に昇圧することにより過電流による素子破壊を防止する制御方法によって変換器に使用される炭化ケイ素静電誘導トランジスタの電流容量を変換のそれを大幅に超えない小容量とする。 （もっと読む）

【課題】ＳｉＣ内に縦型ダイオードおよびトランジスタを作る方法が提供される。
【解決手段】この発明に従った方法は、マスク（たとえば機構を素子にエッチングするために以前使用されたマスク）を選択的エピタキシャル成長または選択的イオン注入用に使用する。このように、静電誘導トランジスタおよびバイポーラ接合トランジスタのゲート領域およびベース領域が、セルフアラインプロセスで形成可能である。プレーナダイオードおよびプレーナエッジ終端構造（たとえばガードリング）を作る方法も提供される。 （もっと読む）

【課題】 有機物を利用して薄膜トランジスタを製造しようとする場合、有機半導体薄膜のキャリア移動度が小さく、実用的な動作速度を有する有機薄膜トランジスタは得られなかった。この課題を解決するために縦型有機薄膜トランジスタが検討され、高速動作が期待されているが、十分な電流オンオフ比が得られないという課題がある。
【解決手段】 本発明の有機薄膜トランジスタは、基板上に第１の電極（ソース又はドレイン）、第１の有機半導体層、第３の電極（ゲート）、第２の有機半導体層、第２の電極（ドレイン又はソース）の順に積層した構造を有する。第３の電極の膜厚を８０ｎｍ以上の厚膜とする。第３の電極の膜厚を厚くすることで、大きなオンオフ比を有する有機薄膜トランジスタが得られる。 （もっと読む）

【課題】 有機物を利用して薄膜トランジスタを製造しようとする場合、有機半導体薄膜のキャリア移動度が小さく、実用的な動作速度を有する有機薄膜トランジスタは得られなかった。この課題を解決するために縦型有機薄膜トランジスタが検討され、高速動作が期待されているが、十分な電流オンオフ比が得られないという課題がある。
【解決手段】 本発明の有機薄膜トランジスタは、第１の絶縁層、第３の電極、第２の絶縁層を有機半導体層の形成前に成膜し、同時にパターニングする。パターニングされた第１の絶縁層、第３の電極、第２の絶縁層を覆うように第１の電極上に有機半導体層を形成する。本発明によれば、良好な製造歩留まりで製造でき、かつ電流オンオフ比の大きな有機薄膜トランジスタが得られる。 （もっと読む）

【課題】小型で、費用効率の良い半導体接合型ゲートトランジスタ用制御回路を提供する。
【解決手段】ゲート電流制限抵抗器４４５は、使用時にワイドバンドギャップ半導体接合ゲートトランジスタのゲート入力に結合され、接合ゲートトランジスタのゲートに入力されるゲート電流を制限する。ＡＣ結合充電コンデンサ４３５は、使用時にワイドバンドギャップ半導体接合ゲートトランジスタのゲート入力に結合され、ゲート電流制限抵抗器４４５に並列に配置されている。ダイオード４３０は、ゲート電流制限抵抗器４４５及びＡＣ結合充電コンデンサ４３５に、ゲート駆動チップの出力に結合されている。使用時に、ダイオード４３０は、ゲート電流制限抵抗器４４５を介してワイドバンドギャップ半導体接合ゲートトランジスタのゲート入力に印加され、ゲート駆動チップからのゲート電圧出力を低下させる。 （もっと読む）

【課題】有機物を利用した論理素子を製造しようとする場合、従来はシリコンデバイスと類似のＭＯＳ型構造を複数組み合わせた構造で検討されてきたが、有機半導体薄膜のキャリア移動度が小さく駆動に高い電圧を必要とするためで実用的な電圧範囲の動作ができなかった。
【解決手段】縦型の構造を有する有機静電誘導型トランジスタを複数組み合わせることによって、低電圧で動作可能なまた実装面積の小さな論理素子を得る。 （もっと読む）

【課題】ＳＩＴ構造とノーマリオフ型の利点が得られるＭＯＳＦＥＴ構造との組み合わせ構造としても、オン抵抗を小さくできる炭化珪素絶縁ゲート型半導体装置の提供。
【解決手段】ＳｉＣｎ^＋基板１上にｎ⁻型半導体層３を備え、該層中に埋め込みｐ型ベース領域２６、２７と、前記ｎ⁻型半導体層３の表面から前記ｐ型ベース領域２６に達する深さのトレンチ１９と、その底部の前記ｐ型ベース領域２６の表面に選択形成されるｎ^＋型第一ソース領域３０と、前記トレンチ１９側壁表面に形成され一端が前記第一ソース領域３０に接するｐ型チャネル領域２４と、この領域の前記トレンチ側表面にゲート絶縁膜２５を介して接するゲート電極２２と、そのトレンチ側表面に層間絶縁膜２８を介して接し、且つ前記トレンチ底部に露出する第一ソース領域３０とｐ型ベース領域２６とに接するソース電極２０とを備える。 （もっと読む）

【課題】 制御電極のリーク電流、周波数分散の抑制とチップの小型化、低オン抵抗化できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上にｎ型ＧａＮ層からなる高濃度の第１の窒化物半導体層と、第２の窒化物半導体層と、高濃度の第３の窒化物半導体層を積層形成し、ソース電極以外の領域を凹状に除去し、露出する第２の窒化物半導体層の側壁及び底面にゲート電極を形成する。基板裏面から第３の窒化物半導体層に接続するドレイン電極を形成する。ソース電極、ゲート電極を微結晶構造のＧａＮ層上に形成することもできる。 （もっと読む）