【課題】オン抵抗が低く、かつ、Ｖｔｈ（閾値電圧）が高い窒化物半導体装置の提供。
【解決手段】アクセプタになるアクセプタ元素を含み、窒化物半導体で形成されたバックバリア層１０６と、バックバリア層１０６上に窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８と電気的に接続された第１主電極１１６、１１８と、チャネル層１０８の上方に形成された制御電極１２０と、を備え、バックバリア層１０６は、制御電極１２０の下側の領域の少なくとも一部に、アクセプタの濃度がバックバリア層の他の一部の領域より高い高アクセプタ領域１２６を有する窒化物半導体装置１００。 （もっと読む）

【課題】高温で動作可能な高電子移動度トランジスタを提供する。
【解決手段】バッファ層１６と、バッファ層１６上のＩＩＩ−Ｖ族層１８と、ＩＩＩ−Ｖ族層１８上のソース接点２０およびドレイン接点２２と、ＩＩＩ−Ｖ族層１８上で、ソース接点２０およびドレイン接点２２間の再成長ショットキー層１０と、成長ショットキー層１０上のゲート接点２４、を備える装置、および装置を用いたシステムを含む。さらに、装置とシステムの製造方法も含む。 （もっと読む）

【課題】スイッチ素子のオン抵抗をより一層小さく抑えることができるスイッチ装置を提供する。
【解決手段】スイッチ素子１０は、半導体基板１０４に直接接合された注入用電極１４を具備するホール注入部１４０を有している。駆動回路２０の注入駆動部２２は、スイッチ素子１０の注入用電極１４およびソース電極１３に接続されており、注入用電極１４−ソース電極１３間に注入電圧Ｖｉｎを印加する。注入駆動部２２は、閾値を超える注入電圧Ｖｉｎをスイッチ素子１０に印加することによって、ホール注入部１４０から半導体基板１０４のヘテロ接合界面にホールを注入する。注入されたホールは、ヘテロ接合界面に同量の電子を引き寄せるので、チャネル領域として２次元電子ガスの濃度が高くなり、スイッチ素子１０のオン抵抗は小さくなる。 （もっと読む）

【課題】ゲート電極のドレイン端の電界を緩和し、ゲート絶縁膜の破損を低減する。
【解決手段】窒化物半導体で形成されたチャネル層１０８と、チャネル層１０８の上方に、チャネル層よりバンドギャップエネルギーが大きい窒化物半導体で形成された電子供給層１１２と、チャネル層１０８の上方に形成されたソース電極１１６およびドレイン電極１１８と、チャネル層１０８の上方に形成されたゲート電極１２０と、チャネル層１０８の上方に形成され、チャネル層１０８からホールを引き抜くホール引抜部１２６と、ゲート電極１２０およびホール引抜部１２６を、電気的に接続する接続部１２４と、を備える電界効果型トランジスタ１００。 （もっと読む）

【課題】転位密度を低減させるバッファ層を有する半導体素子を提供する。
【解決手段】基板と、基板の上方に形成されたバッファ領域と、バッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、バッファ領域は、第１の格子定数を有する第１半導体層と、第１の格子定数と異なる第２の格子定数を有する第２半導体層と、第１の格子定数と第２の格子定数との間の第３の格子定数を有する第３半導体層とが順に積層した複合層を少なくとも一層有する半導体素子。 （もっと読む）

【課題】リーク電流が低減された窒化物系半導体素子及びその製造方法を提供する。
【解決手段】基板１０と、基板１０の上方に形成されたバッファ領域３０と、バッファ領域３０上に形成された活性層７０と、活性層上に形成された少なくとも２つの電極７２、７４、７６とを備え、バッファ領域３０は、格子定数の異なる複数の半導体層３１、３２、３３を含み、バッファ領域３０の表面に、基板１０の裏面より低い電位を与え、基板１０の裏面とバッファ領域３０の表面との間の電圧をバッファ領域３０の膜厚に応じた範囲で変化させたときの基板１０の裏面およびバッファ領域３０の表面との間の静電容量が略一定である半導体素子１００を提供する。 （もっと読む）

【課題】オン抵抗を小さく抑えながらも、スイッチ素子の駆動に必要な電力を小さく抑えることができるスイッチ装置を提供する。
【解決手段】スイッチ装置１は、スイッチ素子１０のドレイン電極１２とソース電極１３との間を流れるドレイン電流Ｉｄｓを計測する電流モニタ部２３を駆動回路２０に備えている。制御部２２は、スイッチ素子１０がオンしている状態において、スイッチ素子１０のオン抵抗が規定値以下になるように電流モニタ部２３の計測値（ドレイン電流Ｉｄｓ）に応じてゲート電圧Ｖｇｓの下限値を設定する。制御部２２は、設定した下限値を下回らない範囲で、電圧印加部２１から印加可能な最小の大きさにゲート電圧Ｖｇｓを調節する。電圧印加部２１は、制御部２２に制御され、制御部２２で決定された大きさのゲート電圧Ｖｇｓをスイッチ素子１０に印加する。 （もっと読む）

【課題】シリコン基板上に形成したクラックが少ない高品位の窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法を提供する。
【解決手段】実施形態によれば、シリコン基板の上に形成されたＡｌＮバッファ層の上に形成された機能層を備える窒化物半導体素子が提供される。機能層は、交互に積層された、複数の機能部低濃度層と、複数の機能部高濃度層と、を含む。機能部低濃度層は、窒化物半導体を含み、Ｓｉ濃度が５×１０^１８ｃｍ^−３未満である。機能部高濃度層は、Ｓｉ濃度が５×１０^１８ｃｍ^−３以上である。複数の機能部高濃度層のそれぞれの厚さは、機能部低濃度層のそれぞれの厚さよりも薄い。複数の機能部高濃度層のそれぞれの厚さは、０．１ナノメートル以上５０ナノメートル以下である。複数の機能部低濃度層のそれぞれの厚さは、５００ナノメートル以下である。 （もっと読む）

【課題】高電圧を印加しても短絡破壊を生じないトランジスタとして動作する半導体装置を提供する。
【解決手段】半導体装置１は、基板１０（シリコン基板１０ａ）の上に形成されたバッファ層２１と、バッファ層２１の上に形成されたチャネル層２２と、チャネル層２２の上に形成され、チャネル層２２とヘテロ接合を構成する障壁層２３とを備える。バッファ層２１およびチャネル層２２は、窒化物半導体で形成されている。チャネル層２２は、膜厚を１μｍ以上２μｍ以下とされ、炭素濃度を５×１０¹⁶ｃｍ^-3以下とされている。 （もっと読む）

【課題】厚膜化が可能で、反りが小さく、かつリーク電流が小さい半導体素子を提供する。
【解決手段】基板と、基板の上方に形成された第１のバッファ領域と、第１のバッファ領域上に形成された第２のバッファ領域と、第２のバッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、第１のバッファ領域は、第１半導体層と、第２半導体層とが順に積層した複合層を少なくとも一層有し、第２のバッファ領域は、第３半導体層と、第４半導体層と、第５半導体層とが順に積層した複合層を少なくとも一層有し、第４半導体層の格子定数は、第３半導体層と第５半導体層の間の格子定数を有する半導体素子。 （もっと読む）

【課題】バッファリーク電流およびゲートリーク電流が抑制された高性能のＨＥＭＴを提供する。
【解決手段】本ＧａＮ薄膜貼り合わせ基板の製造方法は、ＧａＮバルク結晶１０の主表面から０．１μｍ以上１００μｍ以下の深さの面１０ｉへの平均注入量が１×１０¹⁴ｃｍ^-2以上３×１０¹⁷ｃｍ^-2以下の水素イオン注入工程と、水素イオン注入されたＧａＮバルク結晶１０の上記主表面へのＧａＮと化学組成が異なる異組成基板２０の貼り合わせ工程と、ＧａＮバルク結晶１０の熱処理によりＧａＮバルク結晶１０を水素イオンが注入された深さの面１０ｉにおいて分離することによる異組成基板２０上に貼り合わされたＧａＮ薄膜１０ａの形成工程と、を含む。ＧａＮ系ＨＥＭＴの製造方法は、上記ＧａＮ薄膜貼り合わせ基板１のＧａＮ薄膜１０ａ上への少なくとも１層のＧａＮ系半導体層３０の成長工程を含む。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、２次元電子ガス除去領域２６０Ｂが、ドレイン電極２１１の長手方向の一方の端２１１Ａから短手方向に伸ばした仮想線Ｍ７１よりも長手方向外方に位置すると共にソース電極２１２の一端部２１２Ａに対して短手方向に隣接する領域の下のＧａＮ系積層体２０５に形成されている。また、２次元電子ガス除去領域２６０Ａは、２次元電子ガス除去領域２６０Ｂの長手方向外方に隣接すると共にソース電極２１２の一端部２１２Ａからソース電極接続部２１４に沿って短手方向に延在している。２次元電子ガス除去領域２６０Ａ,２６０Ｂの存在によって、スイッチング時の動的な電界変動によってソース電極２１２の端部２１２Ａからドレイン電極２１１の端部２１１Ａへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】順方向電圧降下の平均値を低減し、整流素子の低損失化を実現する半導体装置とその駆動方法を提供する。
【解決手段】アノード電極９とカソード電極３との間に、ｐ型層７と、ｉ層１と、ｎ型層２とを順に形成したダイオード構造の半導体装置において、アノード電極９側に、ｐ型層７と並列に第２ｎ型層８を形成し、順方向バイアス中に、アノード電極９側をｐ型層７と第２ｎ型層８のいずれかに切り替えるゲート駆動回路１０を備えた半導体装置。ゲート電極５は、ｐ型層７と第２ｐ型層６と第２ｎ型層８に接するトレンチ構造４とし、トレンチ内部に絶縁膜４ａと電極とを備えたものとすることができる。このゲート電極５は、ゲート駆動回路１０から印加するゲート電圧に応じてｐ型及びｎ型のチャネルをトレンチ表面に形成する。 （もっと読む）

【課題】装置全体としての長寿命化を図りつつ、装置全体としての小型化を可能とする電動機駆動装置を提供する。
【解決手段】駆動部１２は、横型半導体素子からなる１回路２接点式の切替素子１６，１７を２つ有している。第１の切替素子１６は、コモン端子１６０を電動機１１に接続し、第１の端子１６１および第２の端子１６２を電源部１５に接続する。第２の切替素子１７は、コモン端子１７０を電動機１１に接続し、第１の端子１７１および第２の端子１７２を電源部１５に接続する。制御部１４は、各切替素子１６，１７において、コモン端子１６０，１７０が、第１の端子１６１，１７１および第２の端子１６２，１７２に対して択一的に接続されるように、各切替素子１６，１７を個別に切替制御する。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、各ソース電極１２の長手方向の長さＬ２と各ドレイン電極１１の長手方向の長さＬ１とが同じ長さである。また、ソース電極１２の長手方向の端１２Ａ,１２Ｂの長手方向の位置は、ドレイン電極１１の長手方向の端１１Ａ,１１Ｂの長手方向の位置と一致している。ソース電極１２の長手方向の両端１２Ａ,１２Ｂがドレイン電極１１の長手方向の両端１１Ａ,１１Ｂよりも長手方向外方へ突出していない構成により、ソース電極１２の端１２Ａ,１２Ｂからドレイン電極１１の端１１Ａ,１１Ｂへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、ドレイン電極１２の長手方向の端１２Ａ,１２Ｂから長手方向と直交する短手方向に伸ばした仮想線Ｍ１,Ｍ２よりも長手方向外方に位置すると共にソース電極１１に隣接する領域の下のＧａＮ系積層体５、およびドレイン電極１２の長手方向の端１２Ａ,１２Ｂに長手方向外側に隣接する領域の下のＧａＮ系積層体５に２次元電子ガスが存在しない２次元電子ガス除去領域３１が形成されている。２次元電子ガス除去領域３１の存在によって、スイッチング時の動的な電界変動によってソース電極１１の端部からドレイン電極１２の端部へ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】 半導体装置を高耐圧化する技術を提供することを目的とする。
【解決手段】 半導体装置１００は、ｐ型の埋込み層２６と、ｐ型埋込み層２６上に設けられており、ヘテロ接合面３が構成されている窒化物半導体のヘテロ接合層３２を備えている。ｐ型埋込み層２６は、ソース電極１０側からドレイン電極２側に向けて厚みが減少する厚み減少部２４を有している。厚み減少部２４では、ソース電極１０側の減少開始点１４からドレイン電極２側の減少終了点１６までの長さ２４ｂが、減少開始点１４における厚み２４ａよりも長い。 （もっと読む）

【課題】耐圧特性に優れた高電子移動度トランジスタ（ＨＥＭＴ）を提供する。
【解決手段】基板１２上に形成された複数の活性半導体層１６、１８を含むＨＥＭＴ１０。ソース電極２０、ドレイン電極２２、およびゲート２４は、複数の活性層１６、１８と電気的に接触して形成される。スペーサ層２６は、複数の活性層１６、１８の表面の少なくとも一部の上に形成され、ゲート２４を覆っている。フィールドプレート３０が、スペーサ層２６上に形成されて、ソース電極２２に電気的に接続され、このフィールドプレート３０はＨＥＭＴ１０内の最高動作電界を低減する。 （もっと読む）

【課題】電流コラプスを低減し、ドレイン電流を増大しながら、ゲートリーク電流を減少できるようにする。
【解決手段】半導体装置は、基板１と、基板１の上に形成されたIII族窒化物からなる半導体層２、３と、半導体層２、３の上に、それぞれ形成されたソース電極５、ゲート電極７及びドレイン電極６と、半導体層２、３の上に、ゲート電極７の下部及び半導体層２、３と接し、且つ、ソース電極５及びドレイン電極６と離間するように形成されたシリコンを含まない第１保護膜８と、半導体層２、３の上に、半導体層２、３と接し且つゲート電極７の下部と離間するように形成され、第１保護膜８と組成が異なり且つ窒素を含む第２保護膜９とを備えている。 （もっと読む）

【課題】少ないトランジスタ数で双方向スイッチを構成する。
【解決手段】双方向スイッチ装置は，ＨＥＭＴを有する双方向スイッチと，第１の条件時にＨＥＭＴのソースまたはドレインの一方の端子とゲートとの間に閾値電圧未満の第１の電圧を印加してソースまたはドレインの他方の端子から一方の端子への第１の電流パスをオフにし，第２の条件時に他方の端子とゲートとの間に閾値電圧未満の第２の電圧を印加して一方の端子から他方の端子への第２の電流パスをオフにし，第３の条件時にＨＥＭＴのソース及びドレインとゲートとの間に閾値電圧より高い第３の電圧を印加して第１，第２の電流パスをオンにする制御回路とを有する。 （もっと読む）