【課題】オン抵抗の増加を抑制でき、さらにオフ時のゲートリーク電流およびドレインリーク電流を低減できるノーマリオフ型の窒化物半導体装置およびその製造方法を提供する。
【解決手段】上層の窒化物半導体層１５を下層の窒化物半導体層１４の格子定数より大きい材料とし、ゲート電極とソース電極およびドレイン電極との間の上層の窒化物半導体層表面１５を、窒素ガスのプラズマ処理を施す。プラズマ処理を行うことにより、プラズマ処理なしの窒化物半導体層の積層構造により形成される２次元電子ガス層のキャリア濃度より、高いキャリア濃度の２次元電子ガス層１６が形成され、特性の優れたノーマリオフ型の窒化物半導体装置となる。 （もっと読む）

【課題】ヘテロ接合電界効果型トランジスタに用いられ得る窒化物系半導体層を含むエピタキシャルウエハの反りと結晶性を改善する。
【解決手段】ヘテロ接合電界効果型トランジスタに用いられ得る窒化物系半導体層を含むエピタキシャルウエハは、Ｓｉ基板上においてＡｌＮまたはＡｌＯＮの第１バッファ層、Ａｌ組成比を段階的に減少させたＡｌＧａＮの第２バッファ層、第２バッファ層の上に配置されていてＡｌ_ａＧａ_１−ａＮ層／Ａｌ_ｂＧａ_１−ｂＮ層の繰返し多層からなる第３バッファ層、ＧａＮチャネル層、および電子供給層をこの順に含み、第２バッファ層の最上部のＡｌ組成比ｘが０≦ｘ≦０．３の範囲内にある。 （もっと読む）

【課題】窒化物半導体を用いた電界効果トランジスタで、高いドレイン電流が実現できるようにする。
【解決手段】ドレイン電極１０７とゲート領域１２１との間のドレイン領域１２３の距離は、ソース電極１０６とゲート領域１２１との間のソース領域１２２の距離より長く形成され、加えて、ゲート電極１０４は、ゲート領域１２１からソース電極１０６の側に延在する延在部１４１を備えて形成されている。ゲート電極１０４のソース電極１０６の側への延在部１４１により、ゲート電極１０４に対する電圧印加でソース領域１２２のチャネル層１０１における電子濃度が増加可能とされている。 （もっと読む）

【課題】高周波数動作が可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、成長炉内に配置した基板１０上に、ＧａＮ電子走行層１６を成長する工程と、成長炉に導入する混合ガス中の窒素原料ガスの分圧比を０．１５以上０．３５以下として、ＧａＮ電子走行層１６上に、ＩｎＡｌＮ電子供給層１８を成長する工程と、ＩｎＡｌＮ電子供給層１８上に、ゲート電極２６と、ゲート電極２６を挟むソース電極２８およびドレイン電極３０と、を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】 高電子移動度トランジスタを用いて駆動回路を形成し、信頼性を低下させることなく、スイッチングトランジスタを高速に駆動する。
【解決手段】 駆動回路は、ドレインが第２ハイレベル電圧線に接続され、ソースが第１スイッチングトランジスタのゲートに接続される第１高電子移動度トランジスタと、ドレインが第１スイッチングトランジスタのゲートに接続される第２高電子移動度トランジスタと、ドレインが第２高電子移動度トランジスタのソースに接続され、ソースが接続ノードに接続される第１フィールドプレートと、第１および第２高電子移動度トランジスタを排他的にオンするために、第１および第２高電子移動度トランジスタのゲート電圧を生成し、第２高電子移動度トランジスタをオフするときに、第２高電子移動度トランジスタのゲートをロウレベル電圧線のロウレベル電圧に設定する制御部とを有している。 （もっと読む）

【課題】窒化物半導体層上の層間絶縁膜の開口部が、電界の集中が緩和される形状に安定して精度良く形成された窒化物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体層３０と、窒化物半導体層３０上に配置された第１の絶縁膜４１と、第１の絶縁膜４１上に配置された第２の絶縁膜４２と、窒化物半導体層３０上に互いに離間して配置された第１及び第２の主電極５１，５２と、第１及び第２の主電極５１，５２間で第２の絶縁膜４２上に配置され、第１及び第２の絶縁膜に設けられた開口部を介して窒化物半導体層に接続するフィールドプレート６０とを備える窒化物半導体装置であって、開口部において、窒化物半導体層３０の表面と第１の絶縁膜４１の側面とのなす第１の傾斜角が、窒化物半導体層３０の表面と第２の絶縁膜４２の側面を延長した線とのなす第２の傾斜角よりも小さく形成されている。 （もっと読む）

【課題】動的な耐圧であるダイナミック耐圧の低下を抑制できるＧａＮ系のＨＦＥＴを提供する。
【解決手段】このＧａＮ系のＨＦＥＴでは、各ソース電極１２の長手方向の長さＬ２が各ドレイン電極１１の長手方向の長さＬ１よりも短く、ソース電極１２の長手方向の両端１２Ａ,１２Ｂがドレイン電極１１の長手方向の両端１１Ａ,１１Ｂよりも長手方向外方へ突出していない構成により、ソース電極１２の端１２Ａ,１２Ｂからドレイン電極１１の端１１Ａ,１１Ｂへ向かって電子流が集中することを回避できる。 （もっと読む）

【課題】高いスイッチング速度を有し、電圧降伏耐性を強化したネスト化複合ダイオードを提供する。
【解決手段】ネスト化複合ダイオードの種々の実現を、本明細書に開示する。１つの実現では、ネスト化複合ダイオードが、複合ダイオードに結合されたプライマリ・トランジスタを含む。複合ダイオードは、中間型トランジスタとカスコード接続された低電圧（ＬＶ）ダイオードを含み、中間型トランジスタは、ＬＶダイオードよりは大きく、プライマリ・トランジスタよりは小さい降伏電圧を有する。１つの実現では、プライマリ・トランジスタはIII-V族トランジスタとすることができ、ＬＶダイオードはIV族ＬＶダイオードとすることができる。 （もっと読む）

【課題】ヘテロ接合を有する半導体装置において、リーク電流と電流コラプスのトレードオフ関係を打破し、リーク電流と電流コラプスの双方を抑制すること。
【解決手段】半導体装置１の電子走行層４は、炭素が導入されている高抵抗領域４ａを含んでいる。電子走行層４と電子供給層５のヘテロ接合５ａと平行な断面において、高抵抗領域４ａの炭素の濃度分布が、ドレイン電極１２とソース電極１８の少なくともいずれか一方の下方で相対的に濃く、ドレイン電極１２と絶縁ゲート部１６の間で相対的に薄くなるような断面が存在している。 （もっと読む）

【課題】電極メタルがＳｉＮ絶縁膜に拡散することを抑制でき、電流コラプスの抑制とリーク電流の低減とを両立できるＧａＮ系半導体素子の製造方法を提供する。
【解決手段】このＧａＮ系ＨＦＥＴの製造方法によれば、ＧａＮ系積層体５上に形成したＳｉＮ保護膜７を熱処理により改質してから、Ｔｉ/Ａｌ電極１５,１６をＧａＮ系積層体５上に形成し、Ｔｉ/Ａｌ電極１５,１６を熱処理してオーミック電極としてのソース電極１５,ドレイン電極１６とする。ＳｉＮ保護膜７を熱処理した後に、Ｔｉ/Ａｌ電極１５,１６を熱処理(オーミックアニール)し、オーミック電極としてソース電極１５,ドレイン電極１６を形成することによって、電極メタルがＳｉＮ保護膜７に拡散することを抑制できる。 （もっと読む）

【課題】本実施形態は、窒化物半導体層のクラックがほとんどなく、表面の粗度が極めて優秀であるので、全体的な安定性の向上された窒化物系半導体素子を提供する。
【解決手段】本実施形態の窒化物系半導体素子は、基板と、前記基板上に形成されるアルミニウムシリコンカーバイド（ＡｌＳｉ_ｘＣ_１−ｘ）前処理層と、前記前処理層上に形成されるＡｌがドーピングされたＧａＮ層と、前記ＡｌがドーピングされたＧａＮ層上に形成されるＡｌＧａＮ層とを含む。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】高耐圧を確保でき、かつ大電流を流すことができるＭＯＳトランジスタを備えた半導体装置を提供する。
【解決手段】Ｐ型拡散層１５に起因してＮ型拡散層１３に第１空乏層２３が形成される。ゲート電極１９にゲート電圧が印加されていない状態では、Ｐ型ポリシリコンからなるゲート電極１９及びＮ型拡散層１３の仕事関数差に起因してＮ型拡散層１３に第２空乏層２５が形成される。空乏層２３，２５によってソースコンタクト用拡散層９とドレインコンタクト用拡散層１１が電気的に遮断される。ゲート電極１９にゲート電圧が印加された状態では、第２空乏層２５が消滅又は縮小することによってソースコンタクト用拡散層９とドレインコンタクト用拡散層１１がＮ型拡散層１３を介して電気的に導通する。 （もっと読む）

【課題】本発明は、ノーマリーオフ動作が可能なパワー素子およびその製造方法を提供する。
【解決手段】本発明のパワー素子は、第１窒化物層を形成した後ゲート電極下部に第２窒化物層をさらに形成することによってゲート電極に対応する部分には２次元の電子ガス層が形成されないため、ノーマリーオフ動作が可能である。これによって、本発明の一実施形態に係るパワー素子は、ゲートの電圧に応じて２次元の電子ガス層の生成を調整することができ、ノーマリーオフ動作が可能であるため、消費電力を減少させ得る。また、ゲート電極に対応する第２窒化物層を形成するため、第１窒化物層を形成した後ゲート電極に対応する部分のみを再成長させたり、ゲート電極に対応する部分を除いた残り部分をエッチングする方法を用いることによって、リセス工程を省略することができることから素子の再現性を確保することが化膿であり、工程を単純化させることができる。 （もっと読む）

【課題】単一基板上にソース・ドレインを同一工程で同時形成したＩＩＩ−Ｖ族半導体のｎＭＩＳＦＥＴおよびＩＶ族半導体のｐＭＩＳＦＥＴのソース・ドレイン領域抵抗または接触抵抗を小さくする。
【解決手段】第１半導体結晶層１０４に形成された第１チャネル型の第１ＭＩＳＦＥＴ１２０の第１ソース１２４および第１ドレイン１２６が、第１半導体結晶層１０４を構成する原子と、ニッケル原子との化合物、または、コバルト原子との化合物、またはニッケル原子とコバルト原子との化合物からなり、第２半導体結晶層１０６に形成された第２チャネル型の第２ＭＩＳＦＥＴ１３０の第２ソース１３４および第２ドレイン１３６が、第２半導体結晶層１０６を構成する原子と、ニッケル原子との化合物、または、コバルト原子との化合物、または、ニッケル原子とコバルト原子との化合物からなる。 （もっと読む）

【課題】ダイオード等の保護素子の外付けによる部品点数の増加及び占有面積の増大を抑えた、双方向に高いアバランシュエネルギー耐量を有する窒化物半導体装置を提供する。
【解決手段】半導体基板１０は、第１のｎ型領域１２Ａ、第２のｎ型領域１２Ｂとともにトランジスタ１１を構成する。半導体基板１０の裏面には、裏面電極１３が接合され、また、半導体基板１０の上には、ＨＦＥＴ２１が形成されている。ＨＦＥＴ２１は、ＡｌＧａＮ層２３Ａ及びＧａＮ層２３Ｂを備える半導体層積層体２３と、第１のオーミック電極２４Ａ、第２のオーミック電極２４Ｂ、第１のゲート電極２５Ａ、第２のゲート電極２５Ｂにより構成されている。第１のオーミック電極２４Ａと第１のｎ型領域１２Ａ、第２のオーミック電極２４Ｂと第２のｎ型領域１２Ｂはそれぞれ電気的に接続されている。 （もっと読む）

【課題】精密なエッチング制御を必要とすることなく、ビアホール構造を形成することを可能とするとともに、エッチング後の洗浄を容易にする。
【解決手段】半導体装置において、第１の基板１１と、第１の基板表面に形成された素子領域１２，１３と、素子領域と接続され、第１の基板１１上に形成された電極１４，１５，１６と、第１の基板１１と積層される第２の基板１７と、第２の基板１７を貫通し、電極上に配置されるビアホール１８ａ，１８ｂ，１８ｃと、ビアホール内に形成される金属層１９ａ，１９ｂ，１９ｃと、を備える。 （もっと読む）

【課題】Ｓｉ−ＣＭＯＳプロセス時術とコンパチブルなＨＥＭＴ装置の製造法を提供する。
【解決手段】基板１０１を提供するステップと、III族窒化物層のスタックを基板上に形成するステップと、窒化シリコンからなり、スタックの上方層に対して上に位置すると共に当接する第１パッシベーション層３０１を形成し、第１パッシベーション層が、現場でスタックに堆積されるステップと、第１パッシベーション層に対して上に位置すると共に当接する誘電体層を形成するステップと、窒化シリコンからなり、誘電体層に対して上に位置すると共に当接する第２パッシベーション層３０３を形成し、第２パッシベーション層が、ＬＰＣＶＤ、ＭＯＣＶＤ又は同等の手法によって４５０℃より高い温度で堆積されるステップと、ソースドレイン・オーミック接触とゲート電極６０１を形成するステップとを備える。 （もっと読む）

【課題】半導体装置においてオーミック特性を良好にし、かつ、酸・アルカリによる腐食に対し高い耐性を有することが可能な技術を提供することを目的とする。
【解決手段】半導体装置は、不純物が添加された高濃度不純物領域２を有する窒化物半導体層１と、高濃度不純物領域２上に順に積層された下地電極層３及び主電極層４を含む電極１１とを備える。主電極層４は、窒化物半導体層１に対して下地電極層３よりも仕事関数が近い第１金属と、水素よりもイオン化傾向が小さい第２金属とからなる合金を主成分として含む。下地電極層３は、主電極層４よりも窒素との反応性が高い金属を主成分として含み、かつ、第１金属を含む。 （もっと読む）

【課題】ＧａＮ系トランジスタを簡便な構造で適切に保護することができる半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１１０ｇと保護ダイオード用電極１１５ｐとが互いに接続されている。絶縁膜１１３は、所定値以上の電圧がゲート電極１１０ｇに印加された場合にリーク電流を保護ダイオード用電極１１５ｐと電子走行層１０４及び電子供給層１０３との間に流し、所定値は、ＨＥＭＴがオン動作する電圧より高く、ゲート絶縁膜１０９ｇの耐圧よりも低い。 （もっと読む）